JP2012216201A - 情報処理装置及びデータ保護方法 - Google Patents

情報処理装置及びデータ保護方法 Download PDF

Info

Publication number
JP2012216201A
JP2012216201A JP2012068811A JP2012068811A JP2012216201A JP 2012216201 A JP2012216201 A JP 2012216201A JP 2012068811 A JP2012068811 A JP 2012068811A JP 2012068811 A JP2012068811 A JP 2012068811A JP 2012216201 A JP2012216201 A JP 2012216201A
Authority
JP
Japan
Prior art keywords
encryption key
state
unit
input
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012068811A
Other languages
English (en)
Other versions
JP5422690B2 (ja
Inventor
Sadat Anwar
サダート アンワル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012068811A priority Critical patent/JP5422690B2/ja
Publication of JP2012216201A publication Critical patent/JP2012216201A/ja
Application granted granted Critical
Publication of JP5422690B2 publication Critical patent/JP5422690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

【課題】従来に比べて確実にデータの漏洩を防ぐことが可能な情報処理装置等を提供することを目的とする。
【解決手段】実施形態の情報処理装置は、暗号鍵による暗号化処理が施された第1の記憶部と、ユーザを特定するための情報を含む識別情報が格納されている第2の記憶部と、電源オン状態から他の電源状態へ移行する際、第1の記憶部がアクセス不能となるように暗号鍵を消去する暗号鍵消去部と、識別情報に基づいて通信することができるように構成された通信部と、他の電源状態において、通信部が識別情報に基づいて通信可能であるか否かを検知する通信状態検知部と、通信可能であると通信状態検知部が検知した場合、第1の記憶部をアクセス可能となるように暗号鍵を復元する暗号鍵復元部と、を有する。
【選択図】図1

Description

本発明の実施形態は、情報処理装置及びデータ保護方法に関する。
例えば、PC(パーソナルコンピュータ)等において、紛失時のデータの漏洩を防ぐために、HDD(ハードディスクドライブ)等の記憶装置に暗号化処理を施すとともに、当該記憶装置の暗号化処理の際に用いた暗号鍵をデータ通信により消去することが可能な技術が従来知られている。
しかし、前述のような従来の技術によれば、例えば、データ通信が行えない場所にPCが移送された場合、及び、HDD等の記憶装置をPCから取り外した場合等において、データの漏洩を防ぐことが困難である、という問題点が生じている。
特開2008−269285号公報 特開2008−269232号公報
本発明は、従来に比べて確実にデータの漏洩を防ぐことが可能な情報処理装置及びデータ保護方法を提供することを目的とする。
実施形態の情報処理装置は、暗号鍵による暗号化処理が施された第1の記憶部と、ユーザを特定するための情報を含む識別情報が格納されている第2の記憶部と、電源オン状態から他の電源状態へ移行する際、前記第1の記憶部がアクセス不能となるように前記暗号鍵を消去する暗号鍵消去部と、前記識別情報に基づいて通信することができるように構成された通信部と、前記他の電源状態において、前記通信部が前記識別情報に基づいて通信可能であるか否かを検知する通信状態検知部と、通信可能であると前記通信状態検知部が検知した場合、前記第1の記憶部をアクセス可能となるように前記暗号鍵を復元する暗号鍵復元部と、を有する。
実施形態に係る情報処理装置の要部を示す図。 実施形態に係る情報処理装置の電源状態が、電源オン状態から電源オン状態とは異なる他の電源状態へ移行する際に行われる処理の一例を示すフローチャート。 実施形態に係る情報処理装置の電源状態が、電源オン状態とは異なる他の電源状態である場合に行われる処理の一例を示すフローチャート。
以下、図面を参照しつつ実施形態の説明を行う。
図1は、実施形態に係る情報処理装置の要部を示す図である。
PC(パーソナルコンピュータ)として構成されている情報処理装置1は、図1に示すように、フラッシュメモリ21と、記憶装置22と、CPU23と、メインボード24と、通信モジュール25と、SIMカード26と、入力装置群27と、RAM28と、を有して構成されている。また、図1に示すように、フラッシュメモリ21、記憶装置22、CPU23、通信モジュール25、入力装置群27、及び、RAM28は、メインボード24を介して相互に接続される。さらに、図1に示すように、SIMカード26は、通信モジュール25を介してメインボード24に接続される。
フラッシュメモリ21には、情報処理装置1の各部間の信号(データ)の入出力動作を制御するためのプログラム群を備えたBIOS(Basic Input/Output System)21a、記憶装置22へのアクセスが可能なユーザを特定するための識別データに含まれる電話番号のデータ、及び、後述の処理において用いられるパスワードのデータが予め格納されている。
HDD(ハードディスクドライブ)またはSSD(ソリッドステートドライブ)により構成された記憶装置22には、情報処理装置1の基本的な機能の動作を統合的に制御するためのプログラム群を備えたOS(Operating System)22a、及び、後述の処理において用いられるパスワードのデータを含む種々のデータが予め格納されている。
CPU23は、情報処理装置1の電源が投入された直後において、フラッシュメモリ21からBIOS21aを読み込むとともに、当該読み込んだBIOS21aに基づいて信号(データ)の入出力がなされるようにメインボード24を動作させる。また、CPU23は、フラッシュメモリ21から読み込んだBIOS21aに基づいてメインボード24が動作している状態において、さらに、記憶装置22に格納されたOS22aを起動させることにより、情報処理装置1の基本的な機能の動作に係る制御を行う。
一方、電源状態制御部としての機能を備えたCPU23は、入力装置群27の操作等に基づき、例えば、情報処理装置1の電源のオンオフ、情報処理装置1のサスペンド機能のオンオフ、及び、情報処理装置1のハイバネーション機能のオンオフをそれぞれ切り替えるための制御を行う。
ここで、電源オン状態において情報処理装置1のサスペンド機能がオンされた場合には、サスペンド機能がオフからオンへ切り替えられる直前における作業状態のデータがRAM28に格納されるとともに、情報処理装置1の各部のうちのRAM28を含む必要最小限の部分にのみ駆動電力が供給されるサスペンド状態へ移行する。その後、サスペンド状態において情報処理装置1のサスペンド機能がオンからオフへ切り替えられると、RAM28に格納された作業状態のデータがレジュームされるとともに、情報処理装置1の各部に対する電力の供給が再開されることにより、電源オン状態へ移行する。
また、電源オン状態において情報処理装置1のハイバネーション機能がオンされた場合には、ハイバネーション機能がオフからオンへ切り替えられる直前における作業状態のデータが記憶装置22に格納されるとともに、情報処理装置1の各部に対する駆動電力の供給が停止されるハイバネーション状態へ移行する。その後、ハイバネーション状態において情報処理装置1のハイバネーション機能がオンからオフへ切り替えられると、記憶装置22に格納された作業状態のデータがレジュームされるとともに、情報処理装置1の各部に対する電力の供給が再開されることにより、電源オン状態へ移行する。
メインボード24は、情報処理装置1の各部間における信号(データ)の入出力動作に用いられる様々なインターフェースを具備して構成されている。
通信モジュール25は、例えばアンテナ及び3G通信モジュール等を具備し、メインボード24の拡張スロット(図示せず)等に対して着脱可能であるとともに、情報処理装置1(あるいはCPU23)の外部に設けられた基地局装置(図示せず)との間における無線通信を行うことができるように構成されている。
SIMカード26は、通信モジュール25に対して着脱可能に構成されている。また、SIMカード26には、各SIMカード26毎に固有の電話番号のデータが予め書き込まれている。
入力装置群27は、キーボード及びポインティングデバイス等を具備し、情報処理装置1の種々の機能に関する操作を行うことが可能なユーザインターフェースとして構成されている。
ここで、以上のような構成を具備する情報処理装置1の具体的な動作について説明を行う。なお、以降においては、記憶装置22の暗号化処理が予め実施済の場合、すなわち、記憶装置22の暗号化処理に用いられたNビットの暗号鍵データが予め生成されており、かつ、当該Nビットの暗号鍵データを記憶装置22に戻すことにより記憶装置22内のデータへのアクセスが可能となっているものとして説明を行う。
図2は、実施形態に係る情報処理装置の電源状態が、電源オン状態から電源オン状態とは異なる他の電源状態へ移行する際に行われる処理の一例を示すフローチャートである。
CPU23は、OS22aが起動しており(記憶装置22内のデータへのアクセスが可能であり)、かつ、情報処理装置1の各部に対して電力が供給されている状態として規定される電源オン状態(図2のステップS101)において、電源状態の変更に係る操作が(入力装置群27等により)なされたか否かを判定する(図2のステップS102)。
具体的には、操作状態判定部としての機能を備えたCPU23は、図2のステップS102において、例えば、情報処理装置1の電源をオフするための操作、情報処理装置1のサスペンド機能をオンするための操作、または、情報処理装置1のハイバネーション機能をオンする操作のいずれかが(入力装置群27等により)なされたか否かの判定を行う。
暗号鍵移動部としての機能を備えたCPU23は、電源状態の変更に係る操作が(入力装置群27等により)なされたとの判定結果を図2のステップS102により得た場合には、記憶装置22内に格納されているNビットの暗号鍵データのうちのMビット(1≦M≦N)をフラッシュメモリ21へコピーする(図2のステップS103)。
そして、暗号鍵移動部としての機能を備えたCPU23は、図2のステップS103においてフラッシュメモリ21へコピーしたMビットの暗号鍵データを記憶装置22内の暗号鍵データから消去した(図2のステップS104)後、情報処理装置1の電源状態を、図2のステップS102の判定結果の操作に応じた電源状態へ移行させる(図2のステップS105)。
具体的には、CPU23は、例えば、情報処理装置1の電源をオフするための操作が行われたとの判定結果を図2のステップS102により得た場合には、図2のステップS105において、情報処理装置1の電源状態を電源オン状態から電源オフ状態(情報処理装置1の各部に対する電力の供給が行われない状態)へ移行させる。また、CPU23は、例えば、情報処理装置1のサスペンド機能をオンするための操作が行われたとの判定結果を図2のステップS102により得た場合には、図2のステップS105において、情報処理装置1の電源状態を電源オン状態からサスペンド状態へ移行させる。また、CPU23は、例えば、情報処理装置1のハイバネーション機能をオンするための操作が行われたとの判定結果を図2のステップS102により得た場合には、図2のステップS105において、情報処理装置1の電源状態を電源オン状態からハイバネーション状態へ移行させる。
一方、操作状態判定部としての機能を備えたCPU23は、電源状態の変更に係る操作が(入力装置群27等により)なされていないとの判定結果を図2のステップS102により得た場合には、さらに、所定の時間の経過前に(入力装置群27等により)、電源状態の変更に係る操作を含む任意の操作がなされたか否かの判定を行う(図2のステップS106)。
CPU23は、所定の時間の経過前に(入力装置群27等による)任意の操作が行われたとの判定結果を図2のステップS106により得た場合には、図2のステップS102に戻って処理を行う。また、CPU23は、所定の時間の経過前に(入力装置群27等による)任意の操作が行われなかったとの判定結果を図2のステップS106により得た場合には、パスワードの入力を要求するパスワード入力画面をモニタ等の表示装置(図示せず)に表示させるための制御を、メインボード24に接続されている画像処理回路(図示せず)に対して行う(図2のステップS107)。
その後、パスワード入力判定部としての機能を備えたCPU23は、記憶装置22内に予め格納されているパスワードのデータと、図2のステップS107の要求に応じて(ユーザにより)入力されたパスワードとを照合することにより、当該入力されたパスワードが正しいパスワードであるか否かの判定を行う(図2のステップS108)。
CPU23は、図2のステップS107の要求に応じて入力されたパスワードが正しいパスワードである(記憶装置22内に予め格納されているパスワードと一致する)との判定結果を図2のステップS108により得た場合には、図2のステップS102に戻って処理を行う。一方、暗号鍵移動部としての機能を備えたCPU23は、図2のステップS107の要求に応じて入力されたパスワードが誤ったパスワードである(記憶装置22内に予め格納されているパスワードと一致しない)との判定結果を図2のステップS108により得た場合には、記憶装置22内に格納されているNビットの暗号鍵データのうちのMビット(1≦M≦N)をフラッシュメモリ21へコピーする(図2のステップS109)。
なお、図2のステップS108のパスワードの判定処理においては、図2のステップS107の要求に応じて入力されたパスワードが誤ったパスワードであるとの判定結果を1回得た場合に図2のステップS109の処理に移るものに限らず、図2のステップS107の要求に応じて入力されたパスワードが誤ったパスワードであるとの判定結果を複数回(例えば2〜3回)連続で得た場合に図2のステップS109の処理に移るようにしてもよい。
そして、暗号鍵移動部としての機能を備えたCPU23は、図2のステップS109においてフラッシュメモリ21へコピーしたMビットの暗号鍵データを記憶装置22内の暗号鍵データから消去した(図2のステップS110)後、情報処理装置1の電源状態を電源オン状態から所定の電源状態へ移行させる(図2のステップS111)。なお、前述の所定の電源状態は、電源オフ状態、サスペンド状態、または、ハイバネーション状態のいずれであってもよい。
図3は、実施形態に係る情報処理装置の電源状態が、電源オン状態とは異なる他の電源状態である場合に行われる処理の一例を示すフローチャートである。
一方、情報処理装置1の電源状態の復帰に係る操作が(入力装置群27等により)なされるまでは(図3のステップS122)、図2のステップS105またはステップS111の処理に応じた移行後の情報処理装置1の電源状態(図3のステップS121)が維持される。
具体的には、例えば、情報処理装置1の電源をオンするための操作がなされるまでは、情報処理装置1の電源状態が電源オフ状態に維持される。また、例えば、情報処理装置1のサスペンド機能をオフするための操作がなされるまでは、情報処理装置1の電源状態がサスペンド状態に維持される。また、例えば、情報処理装置1のハイバネーション機能をオフするための操作がなされるまでは、情報処理装置1の電源状態がハイバネーション状態に維持される。
そして、情報処理装置1の電源状態の復帰に係る操作が(入力装置群27等により)なされた場合(図3のステップS122)において、CPU23の動作が開始される。
CPU23は、情報処理装置1の電源状態の復帰に係る操作に応じて起動された直後において、通信モジュール25及びSIMカード26の接続(装着)の有無に関する判定を行う(図3のステップS123)。
CPU23は、通信モジュール25がメインボード24に接続(装着)されていないとの判定結果、または、SIMカード26が通信モジュール25に接続(装着)されていないとの判定結果を図3のステップS123により得た場合には、情報処理装置1の電源状態を図3のステップS121の電源状態(電源オフ状態、サスペンド状態、または、ハイバネーション状態のいずれか)に維持するための制御を行う。また、CPU23は、通信モジュール25がメインボード24に接続(装着)されており、かつ、SIMカード26が通信モジュール25に接続(装着)されているとの判定結果を図3のステップS123により得た場合には、さらに、フラッシュメモリ21内に予め格納されている電話番号のデータと、SIMカード26に書き込まれた電話番号のデータと、を照合することにより、SIMカード26の電話番号が正しい電話番号であるか否か(フラッシュメモリ21内に予め格納されている識別データの電話番号に一致する電話番号が入力されたか否か)の判定を行う(図3のステップS124)。
CPU23は、SIMカード26に書き込まれた電話番号が誤った電話番号である(フラッシュメモリ21内に予め格納されている識別データの電話番号と一致しない電話番号が入力された)との判定結果を図3のステップS124により得た場合には、情報処理装置1の電源状態を図3のステップS121の電源状態(電源オフ状態、サスペンド状態、または、ハイバネーション状態のいずれか)に維持するための制御を行う。また、通信状態判定部としての機能を備えたCPU23は、SIMカード26に書き込まれた電話番号が正しい電話番号である(フラッシュメモリ21内に予め格納されている識別データの電話番号と一致する電話番号が入力された)との判定結果を図3のステップS124により得た場合には、さらに、通信モジュール25を動作させることにより、通信モジュール25と情報処理装置1の外部の基地局装置との間における通信が可能であるか否かの判定を行う(図3のステップS125)。
暗号鍵制御部としての機能を備えたCPU23は、通信モジュール25と情報処理装置1の外部の基地局装置との間における通信が可能である(圏内である)との判定結果を図3のステップS125により得た場合、または、後述の判定結果を図3のステップS129により得た場合には、フラッシュメモリ21に格納されているMビットの暗号鍵データを記憶装置22へ戻すことにより、記憶装置22内のデータへのアクセスを可能とした(図3のステップS126)後、情報処理装置1の電源状態を電源オン状態へ移行させる(図3のステップS127)。また、CPU23は、通信モジュール25と情報処理装置1の外部の基地局装置との間における通信が不可能である(圏外である)との判定結果を図3のステップS125により得た場合には、パスワードの入力を要求するパスワード入力画面をモニタ等の表示装置(図示せず)に表示させるための制御を、メインボード24に接続されている画像処理回路(図示せず)に対して行う(図3のステップS128)。
その後、パスワード入力判定部としての機能を備えたCPU23は、フラッシュメモリ21内に予め格納されているパスワードのデータと、図3のステップS128の要求に応じて(ユーザにより)入力されたパスワードとを照合することにより、当該入力されたパスワードが正しいパスワードであるか否かの判定を行う(図3のステップS129)。
CPU23は、図3のステップS128の要求に応じて入力されたパスワードが正しいパスワードである(フラッシュメモリ21内に予め格納されているパスワードと一致する)との判定結果を図3のステップS129により得た場合には、図3のステップS126及びステップS127の処理を行う。一方、CPU23は、図3のステップS128の要求に応じて入力されたパスワードが誤ったパスワードである(フラッシュメモリ21内に予め格納されているパスワードと一致しない)との判定結果を図3のステップS129により得た場合には、フラッシュメモリ21に格納されているMビットの暗号鍵データを消去した(図3のステップS130)後、図3のステップS121の電源状態がどのような電源状態であるかに係わらず、情報処理装置1の電源状態を強制的に電源オフ状態へ移行させる(図3のステップS131)。
具体的には、例えば、図3のステップS121における電源状態が電源オフ状態である場合には、図3のステップS131の処理により強制的に電源オフ状態が維持される。また、例えば、図3のステップS121における電源状態がサスペンド状態またはハイバネーション状態である場合には、図3のステップS131の処理により強制的に電源オフ状態へ移行される。
すなわち、図3のステップS131の処理が行われた後においては、フラッシュメモリ21及び記憶装置22のいずれにも完全な暗号鍵データが残されていない状態となる。そのため、もし仮に、図3のステップS131の処理が行われた後において、情報処理装置1の電源をオンするための操作が(入力装置群27等により)なされたとしても、記憶装置22内のデータへのアクセスを行うことができず、その結果、記憶装置22内のデータが保護される。
なお、図3のステップS129のパスワードの判定処理においては、図3のステップS128の要求に応じて入力されたパスワードが誤ったパスワードであるとの判定結果を1回得た場合に図3のステップS130の処理に移るものに限らず、図3のステップS128の要求に応じて入力されたパスワードが誤ったパスワードであるとの判定結果を複数回(例えば2〜3回)連続で得た場合に図3のステップS130の処理に移るようにしてもよい。
以上に述べた実施例によれば、通信モジュール25及びSIMカード26が情報処理装置1のメインボード24に接続され、SIMカード26の電話番号がフラッシュメモリ21内の電話番号と一致し、かつ、通信モジュール25と情報処理装置1の外部の基地局装置との通信が可能な場合において、暗号化処理が施された記憶装置22内のデータへのアクセスを可能とするための暗号鍵データが復元される。
また、以上に述べた実施例によれば、通信モジュール25及びSIMカード26が情報処理装置1のメインボード24に接続され、SIMカード26の電話番号がフラッシュメモリ21内の電話番号と一致し、かつ、通信モジュール25と情報処理装置1の外部の基地局装置との通信が不可能な場合において、さらに、フラッシュメモリ21内に予め格納されているパスワードとは異なるパスワードが入力された際に、フラッシュメモリ21に格納されたMビットの暗号鍵データが完全に消去されることにより、暗号化処理が施された記憶装置22内のデータへのアクセスを可能とするための暗号鍵データが復元不可能な状態となる。
従って、以上に述べた実施例によれば、例えば、外部との通信が不可能な場所へ情報処理装置1が移送された場合、及び、情報処理装置1から記憶装置22が取り外された場合において、記憶装置22内のデータへのアクセスを防ぐことができ、すなわち、従来に比べて確実にデータの漏洩を防ぐことができる。
本発明は、上述した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更や応用が可能であることは勿論である。
1 情報処理装置
21 フラッシュメモリ
22 記憶装置
23 CPU
24 メインボード
25 通信モジュール
26 SIMカード
27 入力装置群
28 RAM

Claims (10)

  1. 暗号鍵による暗号化処理が施された第1の記憶部と、
    ユーザを特定するための情報を含む識別情報が格納されている第2の記憶部と、
    電源オン状態から他の電源状態へ移行する際、前記第1の記憶部がアクセス不能となるように前記暗号鍵を消去する暗号鍵消去部と、
    前記識別情報に基づいて通信することができるように構成された通信部と、
    前記他の電源状態において、前記通信部が前記識別情報に基づいて通信可能であるか否かを検知する通信状態検知部と、
    通信可能であると前記通信状態検知部が検知した場合、前記第1の記憶部をアクセス可能となるように前記暗号鍵を復元する暗号鍵復元部と、
    を有する情報処理装置。
  2. 前記通信状態検知部が通信できないと検知した場合に表示される入力画面において、認証情報に一致する入力がされたか否かを判別する認証部をさらに有し、
    前記暗号鍵復元部は、前記認証部が前記認証情報に一致する入力がされたと判別した場合、前記第1の記憶部にアクセス可能となるように前記暗号鍵を復元する
    請求項1に記載の情報処理装置。
  3. 前記暗号鍵消去部は、前記認証部が前記認証情報に一致しない入力がされたと判別した場合、前記暗号鍵を消去する
    請求項2に記載の情報処理装置。
  4. 前記認証部は、所定の時間が経過する前に所定の操作が行われなかった場合に表示される入力画面において、前記認証情報に一致する入力がされたか否かを判別し、
    前記暗号鍵消去部は、前記認証部が前記認証情報に一致しない入力がされたと判別した場合、前記暗号鍵を消去する
    請求項2または3に記載の情報処理装置。
  5. 前記他の電源状態は、電源オフ状態、サスペンド状態、または、ハイバネーション状態のいずれかである
    請求項1乃至4のいずれか一項に記載の情報処理装置。
  6. 電源オン状態から他の電源状態へ移行する際、暗号鍵による暗号化処理が施された第1の記憶部がアクセス不能となるように、演算処理装置が前記暗号鍵を消去する暗号鍵消去ステップと、
    前記他の電源状態において、前記演算処理装置が、ユーザを特定するための情報を含む識別情報が格納されている第2の記憶部から読み込んだ前記識別情報に基づき、通信を行うことが可能であるか否かを検知する通信状態検知ステップと、
    通信可能であると前記通信状態検知ステップにより検知された場合、前記第1の記憶部をアクセス可能となるように、前記演算処理装置が前記暗号鍵を復元する暗号鍵復元ステップと、
    を有するデータ保護方法。
  7. 前記通信状態検知ステップにより通信できないと検知された場合に表示される入力画面において、認証情報に一致する入力がされたか否かを前記演算処理装置が判別する認証ステップをさらに有し、
    前記暗号鍵復元ステップは、前記認証ステップにより前記認証情報に一致する入力がされたと判別された場合、前記第1の記憶部にアクセス可能となるように、前記演算処理装置が前記暗号鍵を復元する
    請求項6に記載のデータ保護方法。
  8. 前記暗号鍵消去ステップは、前記認証ステップにより前記認証情報に一致しない入力がされたと判別された場合、前記演算処理装置が前記暗号鍵を消去する
    請求項7に記載のデータ保護方法。
  9. 前記認証ステップは、所定の時間が経過する前に所定の操作が行われなかった場合に表示される入力画面において、前記認証情報に一致する入力がされたか否かを前記演算処理装置が判別し、
    前記暗号鍵消去ステップは、前記認証ステップにより前記認証情報に一致しない入力がされたと判別された場合、前記演算処理装置が前記暗号鍵を消去する
    請求項7または8に記載のデータ保護方法。
  10. 前記他の電源状態は、電源オフ状態、サスペンド状態、または、ハイバネーション状態のいずれかである
    請求項6乃至9のいずれか一項に記載のデータ保護方法。
JP2012068811A 2012-03-26 2012-03-26 情報処理装置及びデータ保護方法 Active JP5422690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012068811A JP5422690B2 (ja) 2012-03-26 2012-03-26 情報処理装置及びデータ保護方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012068811A JP5422690B2 (ja) 2012-03-26 2012-03-26 情報処理装置及びデータ保護方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011080103A Division JP4966422B1 (ja) 2011-03-31 2011-03-31 情報処理装置及びデータ保護方法

Publications (2)

Publication Number Publication Date
JP2012216201A true JP2012216201A (ja) 2012-11-08
JP5422690B2 JP5422690B2 (ja) 2014-02-19

Family

ID=47268870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012068811A Active JP5422690B2 (ja) 2012-03-26 2012-03-26 情報処理装置及びデータ保護方法

Country Status (1)

Country Link
JP (1) JP5422690B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129329A (ja) * 2004-11-01 2006-05-18 Nec Corp 携帯電話システム及び携帯電話の不正使用防止方法
JP2008017329A (ja) * 2006-07-07 2008-01-24 Toshiba Corp 移動無線端末装置
JP2008269285A (ja) * 2007-04-20 2008-11-06 Nec Networks & System Integration Corp 携帯型記憶媒体の管理システム
JP2009253783A (ja) * 2008-04-09 2009-10-29 Nec Saitama Ltd 携帯端末、データ保護方法およびデータ保護用プログラム
JP2010050951A (ja) * 2008-07-24 2010-03-04 Fujitsu Ltd 通信制御装置、データ保全システム、通信制御方法、およびプログラム
JP2010213104A (ja) * 2009-03-11 2010-09-24 Fujitsu Ltd コンテンツ処理装置、コンテンツ処理システム、およびコンテンツ処理プログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129329A (ja) * 2004-11-01 2006-05-18 Nec Corp 携帯電話システム及び携帯電話の不正使用防止方法
JP2008017329A (ja) * 2006-07-07 2008-01-24 Toshiba Corp 移動無線端末装置
JP2008269285A (ja) * 2007-04-20 2008-11-06 Nec Networks & System Integration Corp 携帯型記憶媒体の管理システム
JP2009253783A (ja) * 2008-04-09 2009-10-29 Nec Saitama Ltd 携帯端末、データ保護方法およびデータ保護用プログラム
JP2010050951A (ja) * 2008-07-24 2010-03-04 Fujitsu Ltd 通信制御装置、データ保全システム、通信制御方法、およびプログラム
JP2010213104A (ja) * 2009-03-11 2010-09-24 Fujitsu Ltd コンテンツ処理装置、コンテンツ処理システム、およびコンテンツ処理プログラム

Also Published As

Publication number Publication date
JP5422690B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
EP3161645B1 (en) Fast data protection using dual file systems
KR102147970B1 (ko) 비휘발성 메모리 기반의 스토리지 디바이스의 복구 방법 및 상기 스토리지 디바이스를 포함하는 전자 시스템의 동작 방법
JP4966422B1 (ja) 情報処理装置及びデータ保護方法
JP5895523B2 (ja) 情報処理装置及びデータ管理方法
CN101663643A (zh) 选择性地擦除系统存储器的方法和系统
US8621195B2 (en) Disabling communication ports
US8898807B2 (en) Data protecting method, mobile communication device, and memory storage device
JP7448593B2 (ja) 改良されたデータ制御及びアクセスの方法及びシステム
JPWO2014167721A1 (ja) データ消去装置、データ消去方法、プログラム、記憶媒体
US7523319B2 (en) System and method for tracking changed LBAs on disk drive
JP4707748B2 (ja) 外部記憶デバイス、外部記憶デバイスに記憶されたデータを処理するための方法、プログラムおよび情報処理装置
JP5304229B2 (ja) 端末装置
US10157149B2 (en) Memory device and host device
JP5347484B2 (ja) 制御支援システム、情報処理装置及びコンピュータプログラム
JP5422690B2 (ja) 情報処理装置及びデータ保護方法
JP2011107956A (ja) コンピュータシステム
JP5126216B2 (ja) 携帯端末の不正使用検知システム
US20100250494A1 (en) Peripheral device and portable electronic device
US7979702B2 (en) Protecting privacy of networked devices containing management subsystems
JP2011239123A (ja) 情報処理装置及び暗号鍵管理方法及びプログラム
EP4339790A1 (en) Storage device deleting encryption key, method of operating the same, and method of operating electronic device including the same
US20120137089A1 (en) Storage device, electronic device, and access control method for storage device
JP5229855B2 (ja) メモリシステム及びコンピュータシステム
JP2022126549A (ja) 情報処理装置
JP2022114702A (ja) 情報処理装置、及び制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R151 Written notification of patent or utility model registration

Ref document number: 5422690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350