TWI748454B - 顯示驅動電路的系統級靜電放電保護電路與方法 - Google Patents

顯示驅動電路的系統級靜電放電保護電路與方法 Download PDF

Info

Publication number
TWI748454B
TWI748454B TW109116175A TW109116175A TWI748454B TW I748454 B TWI748454 B TW I748454B TW 109116175 A TW109116175 A TW 109116175A TW 109116175 A TW109116175 A TW 109116175A TW I748454 B TWI748454 B TW I748454B
Authority
TW
Taiwan
Prior art keywords
logic
circuit
power enable
signal
electrostatic discharge
Prior art date
Application number
TW109116175A
Other languages
English (en)
Other versions
TW202145671A (zh
Inventor
潘亨霖
吳至弘
Original Assignee
敦泰電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 敦泰電子股份有限公司 filed Critical 敦泰電子股份有限公司
Priority to TW109116175A priority Critical patent/TWI748454B/zh
Application granted granted Critical
Publication of TW202145671A publication Critical patent/TW202145671A/zh
Publication of TWI748454B publication Critical patent/TWI748454B/zh

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明關於一種顯示驅動電路的系統級靜電放電保護電路與方法，上述顯示驅動電路包括一自動繞線佈局區塊以及一類比區塊，其中，顯示驅動電路的系統級靜電放電保護電路包括一靜電放電低感度鎖存電路以及一鎖存啟動電路。靜電放電低感度鎖存電路配置於類比區塊，其中，該靜電放電低感度鎖存電路分別對應地接收自動繞線佈局區塊電路中的多個電源致能訊號，其中，當每一該些電源致能訊號致能時，靜電放電低感度鎖存電路用以將電源致能訊號鎖定在致能的狀態。鎖存啟動電路配置於自動繞線佈局區塊，耦接靜電放電低感度鎖存電路。當每一電源致能訊號全數致能時，鎖存啟動電路啟動靜電放電低感度鎖存電路。

Description

顯示驅動電路的系統級靜電放電保護電路與方法
本發明係關於一種顯示驅動電路的技術，更進一步來說，本發明係關於一種顯示驅動電路的系統級靜電放電保護電路與方法。
一般的觸控顯示面板針對靜電放電測試產生異常情況，通常會去定時檢測內部暫存器的數值。第1圖繪示為先前技術的觸控顯示面板的靜電放電檢測重置的流程圖。請參考第1圖，利用定時的偵測IC內部暫存器的狀態，當每一個暫存器的值皆正確時，則每一段時間持續監控。當任一暫存器的值並非預設值時，則進行觸控顯示面板的初始化。初始化則是將顯示觸控面板進入睡眠模式(sleep in)，在睡眠模式時重置暫存器的值，之後恢復正常顯示(sleep out)。
另一個方法則是如第2圖所示，第2圖繪示為 先前技術的觸控顯示面板的靜電放電檢測重置的流程圖。請參考第2圖，在此實施例中，利用觸控感測的微處理器，定時的偵測內部暫存器的狀態。在此實施例中，檢測觸控面板的原始資料(RAW DATA)。當整個觸控面板的原始資料出現異常，則關閉顯示，進行暫存器重置，之後點亮觸控顯示面板恢復正常顯示。
以上這兩種方法都是屬於利用讀取顯示驅動積體電路內部的暫存器之值，檢查其值是否因為靜電放電(ESD)造成的電壓擾動而發生錯誤，當發生錯誤時便會對面板重新進行上下電重新顯示，不過此方法並不能有效的覆蓋各種靜電放電測試時發生的異常狀況。且一般廠商也較為不希望常常發生關屏再開的情形。故需要一種能夠無須復位且能直接保護靜電放電，使屏幕能運作正常的機制。
本發明的一目的在於提供一種顯示驅動電路的系統級靜電放電保護電路與方法，藉由在類比區塊設置對靜電放電抗性較強的鎖存電路，保護電源致能訊號免除靜電放電的影響。
有鑒於此，本發明提供一種顯示驅動電路的系統級靜電放電保護電路，其中，此顯示驅動電路包括一自動繞線佈局區塊以及一類比區塊。此顯示驅動電路的系統級靜 電放電保護電路包括一靜電放電低感度鎖存電路以及一鎖存啟動電路。靜電放電低感度鎖存電路配置於類比區塊，其中，靜電放電低感度鎖存電路分別對應地接收自動繞線佈局區塊電路中的多個電源致能訊號，其中，當每一個電源致能訊號致能時，靜電放電低感度鎖存電路用以將電源致能訊號鎖定在致能的狀態。鎖存啟動電路配置於自動繞線佈局區塊，耦接靜電放電低感度鎖存電路。當每一電源致能訊號全數致能時，鎖存啟動電路啟動靜電放電低感度鎖存電路。
本發明另外提供一種顯示驅動電路的系統級靜電放電保護方法，其中，顯示驅動電路包括一自動繞線佈局區塊以及一類比區塊。此顯示驅動電路的系統級靜電放電保護方法包括下列步驟：在類比區塊配置一靜電放電低感度鎖存電路，其中，靜電放電低感度鎖存電路分別對應地接收自動繞線佈局區塊電路中的多個電源致能訊號；檢測上述多個電源致能訊號是否全數致能；以及當每一個電源致能訊號致能時，包括下列步驟：啟動靜電放電低感度鎖存電路；以及利用靜電放電低感度鎖存電路，將每個電源致能訊號鎖定在致能的狀態。
依照本發明較佳實施例所述之顯示驅動電路的系統級靜電放電保護電路，上述靜電放電低感度鎖存電路包括一可關閉第一邏輯輸出電路、一電壓位準移位器以及多個邏輯閘。電壓位準移位器配置於類比區塊，耦接鎖存啟動電 路，接收來自鎖存啟動電路的一啟動訊號，並將啟動訊號的電壓位準轉換為類比區塊的電壓位準之一強驅動啟動訊號。可關閉第一邏輯輸出電路配置於該類比區塊，耦接電壓位準移位器，接收上述強驅動啟動訊號，並輸出一強驅動第一邏輯訊號。每一邏輯閘包括一第一輸入端、一第二輸入端以及一輸出端。其中，上述每一邏輯閘的第一輸入端接收上述強驅動第一邏輯訊號，上述每一邏輯閘的第二輸入端分別接收上述多個電源致能訊號，上述邏輯閘的輸出端分別輸出多個強化電源致能訊號。其中，上述多個邏輯閘依照上述強驅動第一邏輯訊號，維持多個強化致能訊號的致能狀態。
依照本發明較佳實施例所述之顯示驅動電路的系統級靜電放電保護電路，上述強驅動第一邏輯訊號以及上述多個電源致能訊號為邏輯高電位，且上述多個邏輯閘係邏輯或閘。在另一較佳實施例中，上述強驅動第一邏輯訊號以及上述多個電源致能訊號為邏輯低電位，且該些邏輯閘係邏輯及閘。
依照本發明較佳實施例所述之顯示驅動電路的系統級靜電放電保護電路，上述顯示驅動電路的系統級靜電放電保護電路更包括一邏輯及閘以及一判斷重置電路。上述邏輯及閘包括多個輸入端以及一輸出端，其中，上述邏輯及閘的該些輸入端分別接收該些電源致能訊號。判斷重置電路耦接邏輯及閘的輸出端。在畫面被點亮時，若邏輯及閘的輸 出端輸出邏輯低電壓時，判斷重置電路將面板畫面關閉，並重新開始電源啟動程序，以重置每一電源致能訊號。
依照本發明較佳實施例所述之顯示驅動電路的系統級靜電放電保護電路，上述顯示驅動電路的系統級靜電放電保護電路更包括一邏輯或閘以及一判斷重置電路。上述邏輯或閘包括多個輸入端以及一輸出端，其中，上述邏輯或閘的該些輸入端分別接收該些電源致能訊號。判斷重置電路耦接邏輯或閘的輸出端。在畫面關閉時，若上述邏輯或閘的輸出端輸出邏輯高電壓時，判斷重置電路控制顯示驅動電路，重新開始電源啟動程序，以重置每一電源致能訊號。
本發明的精神在於利用驅動電路內部的類比區塊，設置一靜電放電低感度鎖存電路，用以將電路內部的電源致能訊號給鎖住。由於類比區塊的電壓較高，且有較強的驅動力道，因此不容易受到靜電放電的影響。因此，顯示面板不容易因為靜電放電測試產生花屏的現象，也因此不需要對面板重新進行上下電進行重新顯示(sleep out)。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
30:自動繞線佈局區塊
31:類比區塊
311:靜電放電低感度鎖存電路
301:鎖存啟動電路
401:可關閉第一邏輯輸出電路
402:電壓位準移位器
403:邏輯或閘
501:邏輯及閘
502:邏輯或閘
503:判斷重置電路
esd_strong_en:啟動訊號
LV_HIGH:強驅動第一邏輯訊號
Power1_en、Power2_en、Power3_en、Powerx_en:電源致能訊號
strong_Power1_en、strong_Power2_en、strong_Power3_en、strong_Powerx_en:強化電源致能訊號
S601~S605、S701~S707:本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護方法之各步驟
第1圖繪示為先前技術的觸控顯示面板的靜電放電檢測重置的流程圖。
第2圖繪示為先前技術的觸控顯示面板的靜電放電檢測重置的流程圖。
第3圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護電路的示意圖。
第4圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護電路的靜電放電低感度鎖存電路之示意圖。
第5圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護電路之示意圖。
第6圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護方法之流程圖。
第7圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護方法之流程圖。
第3圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護電路的示意圖。請參考第3圖，此顯示驅動電路包括一自動繞線佈局(Auto Place and Route，APR)區塊30以及一類比(Analog)區塊31。此顯 示驅動電路的系統級靜電放電保護電路包括一靜電放電低感度鎖存電路311以及一鎖存啟動電路301。鎖存啟動電路301配置於自動繞線佈局區塊30，並耦接至靜電放電低感度鎖存電路311，其中，當上述電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)全數致能時(一般來說，是在電源啟動程序完成後)，鎖存啟動電路301將致能一啟動訊號(esd_strong_en)，以啟動靜電放電低感度鎖存電路311。
靜電放電低感度鎖存電路311配置於類比區塊31，其中，靜電放電低感度鎖存電路311分別對應地接收自動繞線佈局區塊30中的多個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)，其中，當每一電源致能訊號(Power1_en、Power2_en、Power3_en…..Powerx_en)致能時，靜電放電低感度鎖存電路311用以將上述電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)鎖定在致能的狀態。
以一般的電路架構來說，類比區塊31的電源電壓VDD可以到達約8V。因此，當靜電放電ESD測試時，對於較高的電源電壓VDD之訊號影響較為輕微。由於本實施例將靜電放電低感度鎖存電路311設計配置於類比區塊31，且類比區塊31的電源電壓VDD相對於數位區塊(自動繞線佈局區塊30)的電源電壓要高。因此，上述這些電源致能訊 號(Power1_en、Power2_en、Power3_en.....Powerx_en)一旦被鎖定後，便難以受到靜電的干擾而改變。因此，即便原始的電源致能訊號因靜電放電脈衝(ESD pulse)影響而暫時發生錯誤操作，被鎖定的電源致能訊號也不會因為靜電放電脈衝而改變。
第4圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護電路的靜電放電低感度鎖存電路311之示意圖。請參考第4圖，此靜電放電低感度鎖存電路311包括一可關閉第一邏輯輸出電路401、一電壓位準移位器(Level Shifter)402以及多個邏輯或閘403。在此實施例中，可關閉第一邏輯輸出電路401例如使用D-型正反器(D Flip Flop，D-FF)實施。另外，可關閉第一邏輯輸出電路401係被配置於類比區塊31，耦接鎖存啟動電路301，接收由鎖存啟動電路301的啟動訊號(esd_strong_en)，並輸出一強驅動第一邏輯訊號(LV_HIGH)。
電壓位準移位器402配置於類比區塊31，耦接可關閉第一邏輯輸出電路401，接收由鎖存啟動電路的啟動訊號(esd_strong_en)，並將該啟動訊號的電壓位準轉換為該類比區塊31的電壓位準之一強驅動啟動訊號，以啟動上述可關閉第一邏輯輸出電路401，使可關閉第一邏輯輸出電路401輸出一強驅動第一邏輯訊號(LV_HIGH)。舉例來說，設置於類比區塊的第一邏輯輸出電路401所輸出的第一 邏輯訊號之電壓位準例如約為8V，而電壓位準移位器402例如將1.2V的電壓轉換為類比區塊31的邏輯電壓位準8V。由於電壓位準移位器402係為類比電路，此強驅動第一邏輯訊號(LV_HIGH)相對於自動繞線佈局區塊30中的邏輯高電壓訊號具有更強的電流驅動能力，因此，此強驅動第一邏輯訊號(LV_HIGH)不容易受到外在因素的干擾，特別是靜電放電的影響。
每一邏輯或閘403的第一輸入端接收上述強驅動第一邏輯訊號(LV_HIGH)，上述每一邏輯或閘403的第二輸入端分別接收上述多個電源致能訊號(Power1_en、Power2_en、Power3_en…..Powerx_en)，上述邏輯或閘403的輸出端分別輸出多個強化電源致能訊號(strong_Power1_en、strong_Power2_en、strong_Power3_en.....strong_Powerx_en)。在此實施例中，假設電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)致能時皆為邏輯高電壓，由於邏輯或閘403只要有一端為邏輯高電壓，其輸出便為邏輯高電壓，因此，即便電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)暫時因為靜電放電脈衝(ESD pulse)發生邏輯準位改變，也不影響邏輯或閘403的輸出，因此，可以達到靜電放電保護的效果。
上述實施例是以電源致能訊號(Power1_en、 Power2_en、Power3_en.....Powerx_en)致能為邏輯高電壓的舉例。所屬技術領域具有通常知識者，藉由上述實施例的啟發後，若電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)被致能時為邏輯低電壓時，只要將上述邏輯或閘403換成邏輯及閘(AND gate)便可以運作。故本發明不以上述實施例為限。
另外，由上述第3與第4圖可以推知，多個邏輯或閘403例如是配置於類比區塊31中。然而，在上述實施例中，雖然第一邏輯訊號(LV_HIGH)的電壓位準舉例為8V，所屬技術領域具有通常知識者亦可以採用另一個電壓位準移位器，使其電壓值適用於自動繞線佈局區塊30的電壓位準。故，所屬技術領域具有通常知識者，藉由上述實施例地說明可以推知，在實際的電路佈局中，邏輯或閘403也可以配置於自動繞線佈局區塊30內。因此，本發明不限定邏輯或閘403的配置區域。
第5圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護電路之示意圖。請參考第5圖，在上述第4圖的實施例中，雖然已經強化了電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)，然而，強化電源致能訊號仍有一定的機率被靜電放電干擾而發生錯誤。故，在此較佳實施例中，額外增加了一邏輯及閘501、一邏輯或閘502以及一判斷重置電路503。上述邏輯及 閘501以及上述邏輯或閘502皆被配置在類比區塊31，一判斷重置電路503則是被配置在自動繞線佈局區塊30。邏輯及閘501的多個輸入端接收上述電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)。邏輯或閘502的多個輸入端同樣地接收上述電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)。邏輯及閘501輸出(ESD_ANA_AND)訊號，邏輯或閘502輸出(ESD_ANA_OR)訊號。
一般來說，觸控顯示面板具有兩種狀態，第一種是畫面關閉(Sleep In)狀態，此狀態時，屏幕是暗的，且每一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)必須維持邏輯低電壓。第二種是正常顯示(Sleep Out)狀態，此狀態時，屏幕是亮的，且每一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)必須維持邏輯高電壓。在畫面被點亮時，也就是正常顯示(Sleep Out)狀態，上述邏輯及閘501的輸出端輸出邏輯高電壓時，表示上述每一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)皆為邏輯高電壓，表示此時為正常狀態。然而，在畫面被點亮時(處於Sleep out狀態)，若上述邏輯及閘501的輸出端輸出邏輯低電壓時，表示此時必定有至少一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)操作 異常，上述判斷重置電路503將面板畫面關閉，短暫進入Sleep In狀態，並重新開始電源啟動程序，以重置每一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)。
同樣的道理，在畫面關閉時(Sleep In狀態)，邏輯或閘502的輸出端輸出邏輯低電壓，表示上述每一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)皆為邏輯低電壓狀態，表示此時為正常狀態。然而，在畫面關閉(處於Sleep In狀態)時，邏輯或閘502的輸出端輸出邏輯高電壓時，表示至少一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)操作異常，判斷重置電路503控制顯示驅動電路，重新開始電源啟動程序，以重置上述每一個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)。
第6圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護方法之流程圖。請參考第6圖，此顯示驅動電路的系統級靜電放電保護方法包括下列步驟：
步驟S601：開始。
步驟S602：配置一靜電放電低感度鎖存電路311，其中，靜電放電低感度鎖存電路311之一部分配置在類比區塊31，其中，靜電放電低感度鎖存電路311分別對應地接收自動繞線佈局區塊30電路中的多個電源致能訊號 (Power1_en、Power2_en、Power3_en.....Powerx_en)。
步驟S603：檢測上述電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)是否全數致能。當檢測出上述多個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)皆已全數致能時，進行步驟S604，反之，則回到步驟S603。
步驟S604：啟動靜電放電低感度鎖存電路311。
步驟S605：利用靜電放電低感度鎖存電路311，將多個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)鎖定在致能的狀態。
依照上述第4圖的實施例，本發明可以歸納另一方法流程圖，如第7圖所示。第7圖繪示為本發明一較佳實施例的顯示驅動電路的系統級靜電放電保護方法之流程圖。請參考第7圖，此顯示驅動電路的系統級靜電放電保護方法包括下列步驟：
步驟S701：開始。
步驟S702：提供一可關閉第一邏輯輸出電路401、一電壓位準移位器402以及多個邏輯閘403。其中，可關閉第一邏輯輸出電路401與一電壓位準移位器402例如配置於類比區塊31。
步驟S703：檢測多個電源致能訊號 (Power1_en、Power2_en、Power3_en.....Powerx_en)是否全數致能。當檢測出上述多個電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)皆已全數致能時，進行步驟S704，反之，則回到步驟S703。
步驟S704：透過鎖存啟動電路301，輸出一啟動訊號(esd_strong_en)。
步驟S705：利用電壓位準移位器402，轉換啟動訊號(esd_strong_en)的電壓位準，以輸出一強驅動啟動訊號。
步驟S706：透過可關閉第一邏輯輸出電路401，輸出強驅動第一邏輯訊號(LV_HIGH)。
步驟S707：利用多個邏輯閘403，使多個強化電源致能訊號(strong_Power1_en、strong_Power2_en、strong_Power3_en.....strong_Powerx_en)，依照強驅動第一邏輯訊號(LV_HIGH)，維持致能狀態。其中，每一個邏輯閘403的第一輸入端，接收強驅動第一邏輯訊號(LV_HIGH)，每一個邏輯閘403的第二輸入端，分別接收對應的電源致能訊號(Power1_en、Power2_en、Power3_en.....Powerx_en)。每一個邏輯閘403的輸出端，分別輸出對應的強化電源致能訊號(strong_Power1_en、strong_Power2_en、strong_Power3_en.....strong_Powerx_en)。
綜上所述，本發明的精神在於利用驅動電路內部的類比區塊，設置一靜電放電低感度鎖存電路，用以將電路內部的電源致能訊號給鎖住。由於類比區塊的電壓較高，且有較強的驅動力道，因此不容易受到靜電放電的影響。因此，顯示面板不容易因為靜電放電測試產生花屏的現象，也因此不需要對面板重新進行上下電進行重新顯示。
在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
30:自動繞線佈局區塊
31:類比區塊
311:靜電放電低感度鎖存電路
301:鎖存啟動電路

Claims (10)

  1. 一種顯示驅動電路的系統級靜電放電保護電路，其中，該顯示驅動電路包括一自動繞線佈局區塊以及一類比區塊，其中，該顯示驅動電路的系統級靜電放電保護電路包括：一靜電放電低感度鎖存電路，配置於該類比區塊，其中，該靜電放電低感度鎖存電路分別對應地接收自動繞線佈局區塊電路中的多個電源致能訊號，其中，當每一該些電源致能訊號致能時，該靜電放電低感度鎖存電路用以將該些電源致能訊號鎖定在致能的狀態；以及一鎖存啟動電路，配置於該自動繞線佈局區塊，耦接該靜電放電低感度鎖存電路，其中，當每一該些電源致能訊號致能時，該鎖存啟動電路啟動該靜電放電低感度鎖存電路。
  2. 如請求項第1項所記載之在顯示驅動電路的系統級靜電放電保護電路，其中，該靜電放電低感度鎖存電路包括：一電壓位準移位器，配置於該類比區塊，耦接該鎖存啟動電路，接收來自該鎖存啟動電路的一啟動訊號，並將該啟動訊號的電壓位準轉換為該類比區塊的電壓位準之一強驅動啟動訊號； 一可關閉第一邏輯輸出電路，配置於該類比區塊，耦接該電壓位準移位器，接收該強驅動啟動訊號，並輸出一強驅動第一邏輯訊號；以及多個邏輯閘，每一該些邏輯閘包括一第一輸入端、一第二輸入端以及一輸出端，其中，每一邏輯閘的第一輸入端接收該強驅動第一邏輯訊號，每一邏輯閘的第二輸入端分別接收該些電源致能訊號，該些邏輯閘的輸出端分別輸出多個強化電源致能訊號，其中，該些邏輯閘依照該強驅動第一邏輯訊號，維持該些強化致能訊號的致能狀態。
  3. 如請求項第2項所記載之顯示驅動電路的系統級靜電放電保護電路，其中，該強驅動第一邏輯訊號以及該些電源致能訊號為邏輯高電位，且該些邏輯閘係邏輯或閘。
  4. 如請求項第1項所記載之顯示驅動電路的系統級靜電放電保護電路，其中，該強驅動第一邏輯訊號以及該些電源致能訊號為邏輯低電位，且該些邏輯閘係邏輯及閘。
  5. 如請求項第1項所記載之顯示驅動電路的系統級靜電放電保護電路，更包括：一邏輯及閘，包括多個輸入端以及一輸出端，其中，該邏輯及閘的該些輸入端分別接收該些電源致能訊號；以及一判斷重置電路，耦接該邏輯及閘的輸出端，其中，當在畫面被點亮時，該邏輯及閘的輸出端輸出邏輯低電壓時，該判斷重置電路將面板畫面關閉，並重新開始電源啟動程序，以重置每一電源致能訊號。
  6. 如請求項第1項所記載之顯示驅動電路的系統級靜電放電保護電路，更包括：一邏輯或閘，包括多個輸入端以及一輸出端，其中，該邏輯或閘的每一輸入端分別接收該些電源致能訊號；以及一判斷重置電路，耦接該邏輯或閘的輸出端，其中，當在畫面關閉時，該邏輯或閘的輸出端輸出邏輯高電壓時，該判斷重置電路控制該顯示驅動電路，重新開始電源啟動程序，以重置每一電源致能訊號。
  7. 一種顯示驅動電路的系統級靜電放電保護方法，其中，該顯示驅動電路包括一自動繞線佈局區塊以及一類比區塊，其中，該顯示驅動電路的系統級靜電放電保護方法包括： 配置一靜電放電低感度鎖存電路，其中，該靜電放電低感度鎖存電路至少一部份配置在該類比區塊，其中，該靜電放電低感度鎖存電路分別對應地接收該自動繞線佈局區塊電路中的多個電源致能訊號；檢測該些電源致能訊號是否全數致能；以及當每一該些電源致能訊號致能時，包括：啟動該靜電放電低感度鎖存電路；以及利用該靜電放電低感度鎖存電路，將每一電源致能訊號鎖定在致能的狀態。
  8. 如請求項第7項所記載之顯示驅動電路的系統級靜電放電保護方法，更包括：提供一電壓位準移位器，耦接一鎖存啟動電路，其中，該電壓位準移位器配置於該類比區塊；提供一可關閉第一邏輯輸出電路，耦接該電壓位準移位器，其中，該可關閉第一邏輯輸出電路配置於該類比區塊；提供多個邏輯閘，其中，每一該些邏輯閘包括一第一輸入端、一第二輸入端以及一輸出端，每一該些邏輯閘的第一輸入端耦接該可關閉第一邏輯輸出電路；以及當該鎖存啟動電路輸出一啟動訊號時，包括以下步驟：透過該電壓位準移位器，將該啟動訊號的電壓位準轉換為該類比區塊的電壓位準之一強驅動啟動訊號； 透過該可關閉第一邏輯輸出電路，輸出一強驅動第一邏輯訊號；以及透過每一該些邏輯閘的第一輸入端，接收該強驅動第一邏輯訊號，透過每一該些邏輯閘的第二輸入端，分別接收該些電源致能訊號，透過該些邏輯閘的輸出端，分別輸出多個強化電源致能訊號；其中，該些邏輯閘依照該強驅動第一邏輯訊號維持致能狀態。
  9. 如請求項第7項所記載之顯示驅動電路的系統級靜電放電保護方法，其中，該第一邏輯訊號以及該些電源致能訊號為邏輯高電位，且該些邏輯閘係邏輯或閘。
  10. 如請求項第7項所記載之顯示驅動電路的系統級靜電放電保護方法，其中，該第一邏輯訊號以及該些電源致能訊號為邏輯低電位，且該些邏輯閘係邏輯及閘。
TW109116175A 2020-05-15 2020-05-15 顯示驅動電路的系統級靜電放電保護電路與方法 TWI748454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109116175A TWI748454B (zh) 2020-05-15 2020-05-15 顯示驅動電路的系統級靜電放電保護電路與方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116175A TWI748454B (zh) 2020-05-15 2020-05-15 顯示驅動電路的系統級靜電放電保護電路與方法

Publications (2)

Publication Number Publication Date
TW202145671A TW202145671A (zh) 2021-12-01
TWI748454B true TWI748454B (zh) 2021-12-01

Family

ID=80680931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116175A TWI748454B (zh) 2020-05-15 2020-05-15 顯示驅動電路的系統級靜電放電保護電路與方法

Country Status (1)

Country Link
TW (1) TWI748454B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200532890A (en) * 2004-03-29 2005-10-01 Taiwan Semiconductor Mfg Output buffer ESD protection using parasitic SCR protection circuit
TW200723491A (en) * 2005-12-08 2007-06-16 Via Tech Inc ESD protection circuits and related techniques
WO2010091497A1 (en) * 2009-02-12 2010-08-19 Mosaid Technologies Incorporated Termination circuit for on-die termination
US20130258534A1 (en) * 2012-04-02 2013-10-03 Intel Mobile Communications GmbH Low voltage esd clamping using high voltage devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200532890A (en) * 2004-03-29 2005-10-01 Taiwan Semiconductor Mfg Output buffer ESD protection using parasitic SCR protection circuit
TW200723491A (en) * 2005-12-08 2007-06-16 Via Tech Inc ESD protection circuits and related techniques
WO2010091497A1 (en) * 2009-02-12 2010-08-19 Mosaid Technologies Incorporated Termination circuit for on-die termination
US20130258534A1 (en) * 2012-04-02 2013-10-03 Intel Mobile Communications GmbH Low voltage esd clamping using high voltage devices

Also Published As

Publication number Publication date
TW202145671A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
US7368960B2 (en) Circuit and method for monitoring the integrity of a power supply
TWI387772B (zh) 用以偵測電源供應位準之系統及方法
US10678634B2 (en) Method and apparatus of using parity to detect random faults in memory mapped configuration registers
KR20090009884A (ko) 다중전압 칩을 위한 파워 오케이 분배
US20230090760A1 (en) Fpga chip with protected jtag interface
US7312644B2 (en) Power failure detection circuit with fast drop response
JP4868980B2 (ja) シングルイベント機能割込み検出システム
EP3595174A2 (en) Comparator circuit with feedback and method of operation
TWI748454B (zh) 顯示驅動電路的系統級靜電放電保護電路與方法
US10452844B2 (en) Protecting isolated secret data of integrated circuit devices
CN111060801B (zh) 允许接口控制的电子设备的测试电路
US20110167324A1 (en) Logic circuit protected against transient disturbances
CN113675183B (zh) 显示驱动电路的系统级静电放电保护电路与方法
CN108872828B (zh) 复位管理电路和用于复位管理电路的方法
TWI717965B (zh) 面板模組、顯示驅動積體電路以及其之異常電壓的重新啓動方法
US20100164559A1 (en) Power-on circuit
US20100327964A1 (en) Semiconductor device and method of removing semiconductor device noise
US9672878B1 (en) Memory circuit
US7839717B2 (en) Semiconductor device with reduced standby failures
US11700003B2 (en) Microcontroller, operation system and control method thereof
KR100531850B1 (ko) 휴대 단말기의 표시부 리셋 장치 및 방법
KR102352610B1 (ko) 드라이버집적회로 및 표시장치
US11686769B1 (en) Signal toggling detection and correction circuit
JPH04115634A (ja) 電源ノイズ検出回路
US8854857B2 (en) Electronic device and method for FRAM power supply management