CN111060801B - 允许接口控制的电子设备的测试电路 - Google Patents

允许接口控制的电子设备的测试电路 Download PDF

Info

Publication number
CN111060801B
CN111060801B CN201910977309.9A CN201910977309A CN111060801B CN 111060801 B CN111060801 B CN 111060801B CN 201910977309 A CN201910977309 A CN 201910977309A CN 111060801 B CN111060801 B CN 111060801B
Authority
CN
China
Prior art keywords
signal
voltage
electronic device
test
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910977309.9A
Other languages
English (en)
Other versions
CN111060801A (zh
Inventor
V·N·斯里尼瓦桑
S·德哈利帕拉
S·阿塔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Publication of CN111060801A publication Critical patent/CN111060801A/zh
Application granted granted Critical
Publication of CN111060801B publication Critical patent/CN111060801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文描述了允许接口控制的电子设备的测试电路。一种电子设备，包括生成多个电压监测器的输出的电源管理电路，每个电压监测器检测从测试装置接收的电压是否是至少不同的最小阈值。电源管理电路还生成指示测试装置是否在向电子设备提供所需要的最小电压的测试使能信号。控制电路接收多个电压监测器的输出和测试使能信号，并且根据多个电压监测器的输出和测试使能信号来生成至少一个控制信号。输出电路接收至少一个控制信号并且响应于至少一个控制信号而生成选择性地启用或禁用与电子设备内的模拟知识产权封装的接口的接口控制信号。

Description

允许接口控制的电子设备的测试电路
技术领域
本公开涉及测试电路的领域，该测试电路集成在设备内使得能够更容易且更便宜地测试这些设备。
背景技术
在制造集成电路之后，期望能够针对正确功能测试这些集成电路，使得发生故障的集成电路可以被移除并且产量可以被确定。这通常使用测试装置来执行，该测试装置连接到集成电路的引脚或焊盘，向集成电路提供功率，并且引起集成电路进入其测试模式中的期望的一个测试模式。
虽然这种方法在某些情况下是合适的，但是可能会出现问题。例如，出于期望针对测试模式进入并且在测试模式期间利用单个电压堆叠，除了用于测试检测和通电复位的最小电压的电压监测器之外的所有电压监测器被屏蔽，这可以允许测试模式期间的正确操作，但是在测试模式进入期间，集成电路内的模拟知识产权封装(IP)可能在其额定操作电压之外被操作，这可能导致无法进入测试模式，最终导致产量损失。作为另一示例，屈服于期望减小由集成电路用于测试而使用的引脚或焊盘的数目并且减小由测试器用于电连接到这些引脚或焊盘而使用的探针的数目可能导致集成电路的功耗过多和寿命的可能缩短。如果在引导期间电源电压斜升时发生任何电压降，则现有技术的设置的另一结果可能导致重复复位，这又可能引起在客户或最终用户环境中使用该设备时(例如，安装在汽车中的设备)应用启动的延迟。
旨在消除该问题的现有设计充其量只是“解决方法”并且产生不必要的设备约束，诸如启动时间的延迟、集成电路上的附加区域的消耗、过多的功耗、以及额外引脚或焊盘和探针的添加以及导致成本增加。因此，这一领域中需要进一步发展。
发明内容
本文中公开了一种用于与测试装置一起使用的电子设备。该电子设备包括被配置为生成多个电压监测器的输出的电源管理电路，每个电压监测器检测从测试装置接收的电压是否是至少不同的最小阈值。电源管理电路还被配置为生成指示测试装置是否在向电子设备提供电压的测试使能信号。控制电路接收多个电压监测器的输出和测试使能信号，并且被配置为根据多个电压监测器的输出和测试使能信号来生成至少一个控制信号。输出电路接收至少一个控制信号，并且被配置为响应于至少一个控制信号而生成选择性地启用或禁用与电子设备内的模拟知识产权(IP)的接口的接口控制信号。从测试装置接收的电压是较高电压和较低电压，并且多个电压监测器中的每一个接收来自较高电压或较低电压的输入，并且指示所接收的较高电压或所接收的较低电压是否是至少不同的给定阈值。
至少一个控制信号可以是置位信号和复位信号，并且输出电路可以是具有接收置位信号的置位输入和接收复位信号的复位输入的锁存器。
控制电路可以包括第一AND门，第一AND门接收多个电压监测器中的每一个的输出并且被配置为如果多个电压监测器中的每一个指示其所接收的较高电压或所接收的较低电压是至少其不同的给定阈值，则确立置位信号。控制电路还可以包括逻辑电路，逻辑电路接收置位信号并且被配置为根据置位信号和测试使能信号来确立复位信号。
电源管理电路还可以被配置为生成在被确立时指示是否要屏蔽置位信号的监测屏蔽信号，并且逻辑电路可以根据置位信号、测试使能信号和监测屏蔽信号来确立复位信号。
逻辑电路可以包括接收置位信号和监测屏蔽信号的OR门、以及接收来自OR门的输出和测试使能信号的第二AND门，第二AND门被配置为根据来自OR门的输出和测试使能信号来生成复位信号。
测试使能信号可以包括通电复位信号和用于测试信号的最小电压检测器。
本文中还公开了一种用于与测试装置一起使用的电子设备。该电子设备包括被配置为生成多个电压监测器的输出的电源管理电路，该多个电压监测器确定由电子设备从测试装置接收的第一电源电压和第二电源电压的范围。控制电路接收多个电压监测器的输出，并且被配置为根据多个电压监测器的输出来生成至少一个控制信号。输出电路接收至少一个控制信号，并且被配置为响应于至少一个控制信号而生成选择性地启用或禁用与电子设备内的模拟知识产权(IP)的接口的接口控制信号。
接口控制信号可以根据至少一个控制信号指示所有模拟IP当前都耦合到第一电源电压和第二电源电压来启用电子设备内的所有模拟IP的接口，并且接口控制信号可以基于它们当前是否耦合到第一电源电压和第二电源电压来禁用或启用模拟IP的接口。
第一电源电压和第二电源电压可以选择性地耦合到用于测试模式进入、非易失性存储器测试和模拟IP的测试的第一电压堆叠、以及耦合到用于数字测试模式的第二电压堆叠。
第一电压堆叠的上端可以小于第二电压堆叠的上端，并且第一电压堆叠的下端可以高于第二电压堆叠的下端。
多个电压监测器中的每一个可以接收来自第一电源电压或第二电源电压的输入，并且指示所接收的第一电源电压或所接收的第二电压是否是至少不同的给定阈值。
至少一个控制信号可以是置位信号和复位信号，并且输出电路可以包括具有接收置位信号的置位输入和接收复位信号的复位输入的锁存器。
电源管理电路还可以被配置为生成指示测试装置是否在向电子设备提供所需要的最小第一电源电压和第二电源电压的测试使能信号。控制电路可以包括第一AND门，第一AND门接收多个电压监测器中的每一个的输出并且被配置为如果多个电压监测器中的每一个指示其所接收的第一电源电压或所接收的第二电源电压是至少其不同的给定阈值，则确立置位信号。逻辑电路可以接收置位信号，并且可以被配置为根据置位信号和测试使能信号来确立复位信号。
电源管理电路还可以被配置为生成在被确立时指示是否要屏蔽置位信号的监测屏蔽信号，并且逻辑电路可以根据置位信号、测试使能信号和监测屏蔽信号来确立复位信号。
逻辑电路可以包括接收置位信号和监测屏蔽信号的OR门、以及接收来自OR门的输出和测试使能信号的第二AND门，第二AND门被配置为根据来自OR门的输出和测试使能信号来生成复位信号。
本文中还公开了一种用于与在第一电源堆叠与第二电源堆叠之间可切换的测试装置一起使用的电子设备。该电子设备包括电源管理电路，该电源管理电路被配置为基于第一电源堆叠和第二电源堆叠从测试装置施加到电子设备来生成第一电源堆叠和第二电源堆叠的输出。电源管理电路还被配置为生成指示第一电源堆叠和第二电源堆叠中的至少一个是否从测试装置耦合到电子设备的测试使能信号。控制电路接收第一电源堆叠和第二电源堆叠的输出以及测试使能信号，并且被配置为根据第一电源堆叠和第二电源堆叠的输出以及测试使能信号来生成至少一个控制信号。输出电路接收至少一个控制信号，并且被配置为响应于至少一个控制信号而生成选择性地启用或禁用与电子设备内的模拟知识产权(IP)的接口的接口控制信号。
至少一个控制信号可以是置位信号和复位信号，并且输出电路可以是具有接收置位信号的置位输入和接收复位信号的复位输入的锁存器。
电源管理电路还可以被配置为生成在从测试装置施加第二电源堆叠时被确立并且指示置位信号的屏蔽的监测屏蔽信号。
控制电路可以包括第一AND门，第一AND门接收第一电源堆叠和第二电源堆叠的输出并且被配置为如果第一电源堆连接到电子设备，则确立置位信号。OR门可以接收置位信号和监测屏蔽信号，并且第二AND门可以接收来自OR门的输出和测试使能信号，并且可以被配置为如果第一电源堆叠和第二电源堆叠中的一个耦合到电子设备，则解除确立复位信号，以及如果第一电源堆叠和第二电源堆叠中的一个没有连接到电子设备，则确立复位信号。
测试使能信号可以是通电复位信号以及与低压电源和高压电源两者相对应的测试信号的最小电压检测器。
附图说明
图1是本文中公开的用于电子设备的测试流程的流程图。
图2是用于与测试装置一起使用的电子设备的示意性电路图。
图3是示出可以与电子设备一起使用以用于测试模式进入、模拟测试模式和数字测试模式的不同电压堆叠的图。
图4是示出针对低电压供应的监测器阈值的示例的图。
图5是示出针对高电压供应的监测器阈值的示例的图。
图6是示出图2的测试模式进入电路的图。
具体实施方式
以下公开内容使得本领域技术人员能够制造和使用本文中公开的主题。在不脱离本公开的精神和范围的情况下，本文中描述的一般原理可以应用于除了上面详述的实施例和应用之外的实施例和应用。本公开不旨在限于所示的实施例，而是与符合本文中公开或建议的原理和特征的最宽范围相一致。
现在参考图1至图2描述的是使用测试装置102(图2中示出)在电子设备106(也在图2中示出)上执行的基本测试流程(图1中示出)。电子设备106可以是集成电路芯片并且具有外部可访问的焊盘(或者，在一些情况下为引脚)107、109、111、113，这些焊盘可以被连接到测试装置102的探针访问。电子设备106经由焊盘113接收来自高电压(HV)电源电压输出105的输出以及经由焊盘109和111接收来自低电压(LV)电源电压输出103的输出。电子设备106包括模拟IP(未示出)和非易失性存储器(未示出)。
测试流程如图1所示。在流程图50中示出的是仅以电子设备106内的非易失性存储器为目标的第一电子晶片分类测试的流程。该测试可以被称为“EWS1仅NVM测试”。对于该测试，在步骤51，仅探测所需要的LV和HV电源，并且不探测其他电源。这样做是为了节省成本。在步骤52，测试模式进入之后是非易失性存储器和模拟IP测试模式，其中测试非易失性存储器，记住仅探测所需要的LV和HV电源。
流程图55中示出的是用于其他电子晶片测试步骤以及所有封装测试步骤的流程，称为“其他EWS和封装测试”。由于这些测试步骤以整个电子设备106为目标，在步骤56，在测试模式进入时探测所有LV和HV电源。测试模式进入之后是步骤57(数字IP测试模式)和/或步骤58(模拟IP测试模式)，不包括非易失性存储器测试。排除非易失性存储器测试的数字IP测试模式和模拟IP测试模式都被执行，其中探测所有LV和HV电源。
现在另外参考图2进一步描述的是用于与测试装置102一起使用的电子设备106。测试装置102可以是测试设备或测试夹具，并且包括数字通道输出(诸如所示的数字通道输出101)以及LV和HV电源电压输出103、105。
电子设备106可以是集成电路芯片，诸如片上系统(SOC)或专用集成电路(ASIC)，并且具有外部可访问的焊盘(或者，在某些情况下为引脚)107、109、111、113，这些焊盘由连接到测试装置102的探针可访问。电子设备106包括电源管理电路108，电源管理电路108经由焊盘113接收来自HV电源电压输出105的输出。电源管理电路108包括屏蔽确定电路110、112，屏蔽确定电路110、112可以确定是否应当屏蔽监测电路114的输出，并且输出指示是否要屏蔽监测电路114的输出的Monitor_Mask信号。监测电路114确定HV电源电压输出105和LV电源电压输出103两者的范围。
为了更好地理解HV电源电压输出105和LV电源电压输出103的潜在电压范围，现在另外参考图3。如图3所示，LV电源电压输出103和HV电源电压输出105的最小和最大电压范围分别为接地(0V)和超高电压检测器最大阈值。但是，不使用该最大和最小范围。相反，在测试模式进入条件下，HV电源电压输出105和LV电源电压输出103被设置在高电压检测器最小阈值(示出为HVD最小阈值)与低电压检测器最大阈值(示出为LVD最大阈值)之间；在数字测试模式条件下(一旦成功进入测试模式时发生)，HV电源电压输出105和LV电源电压输出103被设置在超高电压检测器最大阈值(示出为UVD最大阈值)与用于功能的最小电压检测器最小阈值(示出为MVD_FUNC最小阈值)之间。针对HV电源电压输出105和LV电源电压输出103的HVD最小阈值和LVD最大阈值之间的该范围可以被称为用于测试模式进入的电压堆叠，并且在针对HV电源电压输出105和LV电源电压输出103的UVD最大阈值与MVD_FUNC最小阈值之间变化。该电压堆叠也可以称为用于数字测试模式的电压堆叠。模拟测试模式使用与测试模式进入相同的电压堆叠来被执行，即，HV电源电压输出105和LV电源电压输出103在HVD最小阈值与LVD最大阈值之间。电子设备106内部的设备根据所选择的电压堆叠被供电，该电压堆叠采用超高电压、高电压、低电压等。
为了更好地理解监测LV电源电压输出103的电压检测器或监测器的最小和最大阈值，现在另外参考图4。如图4所示，LV电源电压输出103具有其自己的POR、MVD_TEST、MVD_FUNC、LVD、HVD和UVD阈值。例如，LV电源的范围如下：POR最小阈值＝0.5v，POR最大阈值＝0.55v，MVD_Test最小阈值＝0.6v，MVD_Test最大阈值＝0.65v，MVD_Func最小阈值＝0.7v，MVD_Func最大阈值＝0.75v，LVD_min阈值＝0.8v，LVD_max阈值＝0.85v，HVD_min阈值＝1.0v，HVD_max阈值＝1.05v，UVD_min阈值＝1.1v，UVD_max阈值＝1.15v。
为了更好地理解监测HV电源电压输出105的电压检测器或监测器的最小和最大阈值，现在另外参考图5。如图5所示，HV电源电压输出105具有其自己的POR、MVD_TEST、MVD_FUNC、LVD、HVD和UVD阈值。例如，HV电源的范围如下：POR最小阈值＝2.0v，POR最大阈值＝2.4v，MVD_Test最小阈值＝2.45v，MVD_Test最大阈值＝2.65v，MVD_Func最小阈值＝2.7v，MVD_Func最大阈值＝2.9v，LVD_min阈值＝3.0v，LVD_max阈值＝3.4v，HVD_min阈值＝4.0v，HVD_max阈值＝4.5v，UVD_min阈值＝5.0v，UVD_max阈值＝6.0v。
再次参考图2，电源管理电路108内的可屏蔽监测电路114用于生成MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag、LVD_HVSUPPLY_Flag、HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag。
AND门116从监测电路114接收MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag、LVD_HVSUPPLY_Flag、HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag，并且对这些信号执行逻辑AND运算，并且提供其输出作为置位信号121。
OR门118接收来自屏蔽确定电路112的Monitor_Mask信号以及置位信号121，对这些信号执行逻辑OR运算，并且提供其输出作为信号123。
AND门120接收来自OR门118的信号123、以及来自不可屏蔽监测电路130的MVDTEST_LVSUPPLY_Flag、MVDTEST_HVSUPPLY_Flag、POR_LVSUPPLY_Flag和POR_HVSUPPLY_Flag，对这些信号执行逻辑AND运算，并且提供其输出作为复位信号125。
SR锁存器122在其置位输入处接收置位信号121，并且在其复位输入处接收复位信号125。注意，SR锁存器122的复位输入上的气泡指示复位信号125的反转。
具体地，当LV电源电压输出103低于它们各自的最小阈值时，监测电路114生成MVDFUNC_LVSUPPLY_Flag和LVD_LVSUPPLY_Flag作为逻辑低。因此，在LV电源电压输出103低于MVD_FUNC最小阈值的情况下，MVDFUNC_LVSUPPLY_Flag为低，并且当LV电源电压输出103介于MVD_FUNC最小阈值与MVD_FUNC最大阈值之间时，MVDFUNC_LVSUPPLY_Flag转变为高。同样地，在LV电源电压输出103低于LVD最小阈值的情况下，LVD_LVSUPPLY_Flag为低，并且当LV电源电压输出103介于LVD最小阈值与LVD最大阈值之间时，LVD_LVSUPPLY_Flag转变为高。
当HV电源电压输出105低于它们各自的最小阈值时，监测电路114生成与HV电源电压输出105相对应的MVDFUNC_HVSUPPLY_Flag和LVD_HVSUPPLY_Flag作为逻辑低。因此，在HV电源电压输出105低于MVD_FUNC最小阈值的情况下，MVDFUNC_HVSUPPLY_Flag为低，并且当HV电源电压输出105介于MVD_FUNC最小阈值与MVD_FUNC最大阈值之间时，MVDFUNC_HVSUPPLY_Flag转变为高。同样地，在HV电源电压输出105低于LVD最小阈值的情况下，LVD_HVSUPPLY_Flag为低，并且当HV电源电压输出105介于LVD最小阈值与LVD最大阈值之间时，LVD_HVSUPPLY_Flag转变为高。
在HV电源电压输出105低于它们各自的最小阈值的情况下，监测电路114生成HVD_HVSUPPLY_Flag和UVD_HVSUPPLY_Flag作为逻辑高。因此，在HV电源电压输出105低于HVD最小阈值的情况下，HVD_HVSUPPLY_Flag为高，并且当HV电源电压输出105介于HVD最小阈值与HVD最大阈值之间时，HVD_HVSUPPLY_Flag转变为低。同样地，在HV电源电压输出105低于UVD最小阈值的情况下，UVD_HVSUPPLY_Flag为高，并且当HV电源电压输出105介于UVD最小阈值与UVD最大阈值之间时，UVD_HVSUPPLY_Flag转变为低。
在LV电源电压输出103低于它们各自的最小阈值的情况下，监测电路114生成与LV电源电压输出103相对应的HVD_LVSUPPLY_Flag和UVD_SUPPLY_Flag作为逻辑高。因此，在LV电源电压输出103低于HVD最小阈值的情况下，HVD_LVSUPPLY_Flag为高，并且当LV电源电压输出103介于HVD最小阈值与HVD最大阈值之间时，HVD_LVSUPPLY_Flag转变为低。同样地，在LV电源电压输出103低于UVD最小阈值的情况下，UVD_LVSUPPLY_Flag为高，并且当LV电源电压输出103介于UVD最小阈值与UVD最大阈值之间时，UVD_LVSUPPLY_Flag转变为低。
在LV电源电压输出103低于MVD_Test最小阈值的情况下，电源管理电路108内的未屏蔽监测电路130将MVDTEST_LVSUPPLY_Flag输出为逻辑低，并且当LV电源电压输出介于MVD_Test最小阈值与MVD_Test最大阈值之间时，MVDTEST_LVSUPPLY_Flag转换为高。
在HV电源电压输出105低于MVD_Test最小阈值的情况下，电源管理电路108内的未屏蔽监测电路130将MVDTEST_HVSUPPLY_Flag输出为逻辑低，并且当HV电源电压输出介于MVD_Test最小阈值与MVD_Test最大阈值之间时，MVDTEST_HVSUPPLY_Flag转变为高。
电源管理电路108输出与LV电源相对应的POR_LVSUPPLY_Flag信号作为逻辑低，以指示何时正在执行LV电源的通电复位，以及在其他时间，输出该POR_LVSUPPLY_Flag信号作为逻辑高。
电源管理电路108输出与HV电源相对应的POR_HVSUPPLY_Flag信号作为逻辑低，以指示何时正在执行HV电源的通电复位，以及在其他时间，输出该POR_HVSUPPLY_Flag信号作为逻辑高。
回想一下，在测试模式进入条件下，LV电源电压输出103和HV电源电压输出105被设置在低电压检测器最大阈值(示出为LVD最大阈值)与高电压检测器最小阈值(示出为HVD最小阈值)之间，如图3所示。因此，在探测所有LV电源和HV电源的测试模式进入条件下，MVDTEST_LVSUPPLY_Flag、MVDTEST_HVSUPPLY_Flag、MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag和LVD_HVSUPPLY_Flag将处于逻辑高，因为LV电源电压输出103和HV电源电压输出105都大于LVD最大阈值，并且HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag将处于逻辑高，因为LV电源电压输出103和HV电源电压输出105都不大于HVD最小阈值。
MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag、LVD_HVSUPPLY_Flag、HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag在测试模式进入条件期间全部为高导致AND门116向锁存器122的置位输入和OR门118输出置位信号121作为逻辑高。因此，无论Monitor_Mask信号的状态如何，OR门118的输出123在测试模式进入条件期间将为逻辑高。由于在通电复位被释放之后发生测试模式进入，POR_LVSUPPLY_Flag和POR_HVSUPPLY_Flag将为逻辑高。因此，在测试模式进入期间，AND门120的所有输入都将为逻辑高，并且复位信号125将因此以逻辑高产生。由于在锁存器122的复位输入处的气泡(反相器)，这表示在测试模式进入期间，来自锁存器127的输出将为逻辑高，从而启用用于电子设备106中的所有模拟IP的接口。
在不是所有LV电源和HV电源都被探测的测试模式进入条件下，即，考虑到其中与ADC、PLL、FLEXRAY等其他模拟IP相对应的电源不需要被探测的仅NVM测试模式的情况，仅对于所探测的这些LV电源和HV电源，MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag、LVD_HVSUPPLY_Flag、HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag将为逻辑高，以仅将这些SR锁存器输出127保持为高，即，用于NVM-Only测试模式。对于没有被探测的这些LV电源和HV电源，MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag、LVD_HVSUPPLY_Flag、HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag将为逻辑低，以将这些SR锁存器输出127保持为低，即，用于ADC、PLL、FLEXRAY等。
如从上面应当很清楚，存在图2的电子设备106中所示的电路的多个实例，其中针对非易失性存储器和每个模拟IP一个实例。
当MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag、LVD_HVSUPPLY_Flag、HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag中的一个或全部为低电平，但是监测屏蔽等于“1”时，这将强制SR锁存器122退出复位，但是SR锁存器输出127将保持为低，因为它未被置位。在探测所有LV电源和HV电源的测试模式进入中，SR锁存器输出127将为高并且所有模拟IP接口都被启用，但是在与仅NVM测试模式相对应的测试模式进入的情况下，只有在非易失性存储器和这些模拟IP的对应LV和HV电源被探测时，与非易失性存储器和任何其他模拟IP相对应的SR锁存器输出127才为高。与其LV和HV电源未被探测的其他模拟IP相对应的SR锁存器输出127将保持为逻辑低，即，用于非易失性存储器和仅其LV和HV电源被探测的这些模拟IP的模拟IP接口被启用，并且用于其LV和HV电源未被探测的这些模拟IP的模拟IP接口被禁用。
MVDTEST_LVSUPPLY_Flag、MVDTEST_HVSUPPLY_Flag、POR_LVSUPPLY_Flag、POR_HVSUPPLY_FLAG(LV和HV电源两者的POR)在两种情况(测试模式进入和仅NVM测试模式进入)下都将为逻辑高，因为这些LV和HV电源总是被探测。
回想一下，在数字测试模式条件下，HV电源电压输出105和LV电源电压输出103被设置在超高压检测器最大阈值(示出为UVD最大阈值)与用于功能的最小电压检测器最小阈值(示出为MVD_FUNC最小阈值)之间。
因此，在数字测试模式条件下，MVDTEST_LVSUPPLY_Flag和MVDTEST_HVSUPPLY_Flag将为逻辑高，并且MVD_FUNC_LVSUPPLY_Flag和MVD_FUNC_HVSUPPLY_Flag将为逻辑低，因为LV电源电压输出103和HV电源电压输出105不大于MVD_FUNC最小阈值。LVD_LVSUPPLY_Flag和LVD_HVSUPPLY_Flag将为逻辑低，因为LV电源电压输出103和HV电源电压输出105不大于LVD最小阈值。HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag将为逻辑低，因为LV电源电压输出103和HV电源电压输出105大于UVD最小阈值。
MVDFUNC_LVSUPPLY_Flag、MVDFUNC_HVSUPPLY_Flag、LVD_LVSUPPLY_Flag、LVD_HVSUPPLY_Flag、HVD_LVSUPPLY_Flag、HVD_HVSUPPLY_Flag、UVD_LVSUPPLY_Flag和UVD_HVSUPPLY_Flag在数字测试模式条件期间全部为低导致AND门116向锁存器122的置位输入和OR门118输出置位信号121作为逻辑低。Monitor_Mask标志在测试模式进入、仅NVM测试模式进入、数字测试模式和模拟测试模式期间将保持为高。LV和HV电源两者的POR_LVSUPPLY_Flag、POR_HVSUPPLY_Flag、MVDTEST_LVSUPPLY_Flag和MVDTEST_HVSUPPLY_Flag将保持为高，因为LV和HV电源都大于最大阈值。
因此，即使在数字测试模式期间没有设置SR锁存器122(即，锁存器122的置位输入为逻辑低)，其输出127将保持为高，因为它也不处于复位状态(即，由于复位路径中的气泡，锁存器122的复位输入为逻辑低)，并且在测试模式进入期间，SR锁存器122被更早地设置(即，锁存器122的置位输入为逻辑高)。由于在测试模式进入期间所有SR锁存器输出127将保持为高(因为SR锁存器122的置位输入为高并且SR锁存器122的复位输入为低)，即使在数字测试模式条件期间它们继续保持为高，因为它们从测试模式进入保持其先前值。在数字测试模式期间，所有模拟IP都不在其功能范围(LVD最大阈值与HVD最小阈值之间)内并且保持断电。注意，在数字测试模式期间，模拟IP接口被启用，但这不是问题，因为模拟IP保持断电，以迫使其输出处于复位状态(即，保持静态值)。
注意，模拟IP测试使用测试模式进入的相同电压堆叠(即，在HVD最小阈值与LVD最大阈值之间)来被执行。因此，在测试模式进入和模拟IP测试期间启用用于所有模拟IP的接口，其中探测所有LV和HV电源，但在测试模式进入以仅NVM测试模式为目标的情况下，在测试模式进入期间以及在仅NVM模拟IP测试期间禁用其LV和HV电源未被探测的模拟IP的接口。这是特别有利的，因为其LV和HV电源未被探测的被禁用的这些模拟IP的接口避免了数字LV域上的附加功耗。
即使在模拟IP的LV电源和HV电源被探测时，也只能依靠在导致所有LVD_LVSUPPLY_Flag、LVD_LVSUPPLY_Flag、HVD_LVSUPPLY_Flag和HVD_HVSUPPLY_Flag为逻辑高的条件下正常操作。这是通过将用于测试模式进入和模拟IP测试的电压堆叠保持为与用于数字IP测试的电压堆叠不同来实现的。这特别有利于通过在正确的电压范围内进行测试或不通过测试来避免通电时和模拟IP测试期间的产量问题，但是还可以通过保持模拟IP断电来测试其正确范围内的或未测试的数字IP(即，模拟IP接口被启用，但是模拟IP的输出在复位状态)。
现在将另外参考图6描述其重要性，图6示出了电子设备106内的测试模式进入电路200，其控制电子设备106进入测试模式。测试模式进入电路200包括触发器202，其接收JTAG_Data信号并且由模拟IP复位信号201复位。触发器202在其输出处提供RELEASE_TCU_RESET信号，并且由JTAG_CLK信号钟控。
OR门204从模拟IP 212(其可以是非易失性存储器或一次可编程存储器)接收HOLD_TCU_IN_RESET信号，并且从触发器202接收RELEASE_TCU_RESET，对这些信号执行逻辑OR运算，并且将其输出提供给AND门206。
AND门206接收来自OR门204的输出以及POR_LVSUPPLY_Flag和POR_HVSUPPLY_Flag，对这些信号执行逻辑AND运算，并且生成模拟IP复位信号201作为其输出。模拟IP复位信号201不仅复位触发器202，还复位触发器208a……208n。
触发器208a将其输出作为TESTMODE_0信号提供给模拟IP212，而触发器208b……208n将其各自的输出作为TESTMODE_1……TESTMODE_n信号提供给模拟知识产权封装(IP)210b……210n。
现在描述测试模式进入电路200的操作。在通电时，电子设备106复位，其中POR_LVSUPPLY_Flag和POR_HVSUPPLY_Flag为低，HOLD_TCU_IN_RESET信号由模拟IP 212设置为低，并且RELEASE_TCU_RESET信号由触发器202设置为低。在LV电源和HV电源的POR被释放之后，POR_LVSUPPLY_Flag和POR_HVSUPPLY_Flag将变为高，并且如果存储在模拟IP 212中的安全码未被正确读取，则HOLD_TCU_IN_RESET信号将保持为低，并且无法进入测试模式。
如果存储在模拟IP 212中的安全码被正确读取，则模拟IP 212将HOLD_TCU_IN_RESET信号设置为高。一旦HOLD_TCU_IN_RESET为高，OR门204将输出逻辑高，其与POR_LVSUPPLY_Flag和POR_HVSUPPLY_Flag为高相结合，将引起模拟IP复位信号201上升，释放针对触发器202和208a……208n的复位(其具有有效低复位)。接下来，经由JTAG数据线接收逻辑高位，其当JTAG时钟上升时由触发器202通过时屏蔽HOLD_TCU_IN_RESET的值，使得电子设备106不会被HOLD_TCU_IN_RESET变低再次复位。现在已经正确进入测试模式。
电子设备106试图避免的问题是使得模拟IP 210b……210n和212在低电压检测器最大阈值与高电压检测器最小阈值之间的其正确的操作区域之外。这可以在测试模式进入期间使用现有技术的电压堆叠(参见图3)发生，因为现有技术的电压堆叠在测试进入模式和测试模式(参见图3)两者期间从用于功能的最小电压检测器最小阈值延伸到超高电压检测器最大阈值。例如，结果可能是模拟IP 212未能将HOLD_TCU_IN_RESET信号设置为高，并且因此在测试进入模式期间从不输入任何测试模式(数字或模拟)。通过在测试模式进入期间使用单独的电压堆叠，使得该电压堆叠在低电压检测器最大阈值与高电压检测器最小阈值之间，避免了该问题，并且避免了由于未能进入测试模式而发生的产量损失。
因此，如本文所述的该电子设备106的一个益处是避免不正确的失败进入测试模式。另一好处是通过禁用其LV和HV电源没有被探测的模拟IP接口来降低数字LV电源域的功耗。另一好处是节省成本，因为现有技术设计中用于禁用其LV和HV电源没有被探测的模拟IP接口的附加部件通常需要附加的探头以及面积和部件。更进一步的好处是更快的通电时间，这是由于消除了在设备启动时电源斜升期间由于任何电压降而可能发生的重复复位(即，SR锁存器注意在置位与复位之间存在余裕)。
虽然已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离本文中公开的本公开的范围的其他实施例。因此，本公开的范围仅受所附权利要求的限制。

Claims (21)

1.一种用于与测试装置一起使用的电子设备，所述电子设备包括：
电源管理电路，被配置为生成多个电压监测器的输出，每个电压监测器检测从所述测试装置接收的电压是否是至少不同的最小阈值；
其中所述电源管理电路还被配置为生成指示所述测试装置是否在向所述电子设备提供所述电压的测试使能信号；
控制电路，接收所述多个电压监测器的输出和所述测试使能信号，并且被配置为根据所述多个电压监测器的输出和所述测试使能信号来生成至少一个控制信号；以及
输出电路，接收所述至少一个控制信号，并且被配置为响应于所述至少一个控制信号而生成接口控制信号，所述接口控制信号选择性地启用或禁用与所述电子设备内的模拟知识产权(IP)的接口。
2.根据权利要求1所述的电子设备，其中从所述测试装置接收的所述电压是较高电压和较低电压；并且其中所述多个电压监测器中的每个电压监测器接收来自所述较高电压或所述较低电压的输入，并且指示所接收的较高电压或所接收的较低电压是否是至少不同的给定阈值。
3.根据权利要求2所述的电子设备，其中所述至少一个控制信号包括置位信号和复位信号；并且其中所述输出电路包括锁存器，所述锁存器具有接收所述置位信号的置位输入和接收所述复位信号的复位输入。
4.根据权利要求3所述的电子设备，其中所述控制电路包括：
第一AND门，接收所述多个电压监测器中的每个电压监测器的输出，并且被配置为如果所述多个电压监测器中的每个电压监测器指示其所接收的较高电压或所接收的较低电压是至少其不同的给定阈值，则确立所述置位信号；以及
逻辑电路，接收所述置位信号，并且被配置为根据所述置位信号和所述测试使能信号来确立所述复位信号。
5.根据权利要求4所述的电子设备，其中所述电源管理电路还被配置为生成在被确立时指示是否要屏蔽所述置位信号的监测屏蔽信号；并且其中所述逻辑电路根据所述置位信号、所述测试使能信号和所述监测屏蔽信号来确立所述复位信号。
6.根据权利要求5所述的电子设备，其中所述逻辑电路包括：
OR门，接收所述置位信号和所述监测屏蔽信号；以及
第二AND门，接收来自所述OR门的输出和所述测试使能信号，所述第二AND门被配置为根据来自所述OR门的输出和所述测试使能信号来生成所述复位信号。
7.根据权利要求6所述的电子设备，其中所述测试使能信号包括通电复位信号和用于测试信号的最小电压检测器。
8.一种用于与测试装置一起使用的电子设备，所述电子设备包括：
电源管理电路，被配置为生成多个电压监测器的输出，所述多个电压监测器确定由所述电子设备从所述测试装置接收的第一供应电压和第二供应电压的范围；
控制电路，接收所述多个电压监测器的输出，并且被配置为根据所述多个电压监测器的输出来生成至少一个控制信号；以及
输出电路，接收所述至少一个控制信号，并且被配置为响应于所述至少一个控制信号而生成接口控制信号，所述接口控制信号选择性地启用或禁用与所述电子设备内的模拟知识产权(IP)的接口。
9.根据权利要求8所述的电子设备，其中所述接口控制信号根据所述至少一个控制信号指示所有模拟IP当前都耦合到所述第一供应电压和所述第二供应电压来启用所述电子设备内的所有模拟IP的接口；并且其中所述接口控制信号基于所述模拟IP中的模拟IP当前是否耦合到所述第一供应电压和所述第二供应电压来禁用或启用该模拟IP的接口。
10.根据权利要求8所述的电子设备，其中所述第一供应电压和所述第二供应电压选择性地耦合到用于测试模式进入、非易失性存储器测试和模拟IP的测试的第一电压堆叠、以及耦合到用于数字测试模式的第二电压堆叠。
11.根据权利要求10所述的电子设备，其中所述第一电压堆叠的上端小于所述第二电压堆叠的上端，并且其中所述第一电压堆叠的下端高于所述第二电压堆叠的下端。
12.根据权利要求8所述的电子设备，其中所述多个电压监测器中的每个电压监测器接收来自所述第一供应电压或所述第二供应电压的输入，并且指示所接收的第一供应电压或所接收的第二供应电压是否是至少不同的给定阈值。
13.根据权利要求12所述的电子设备，其中所述至少一个控制信号包括置位信号和复位信号；并且其中所述输出电路包括锁存器，所述锁存器具有接收所述置位信号的置位输入和接收所述复位信号的复位输入。
14.根据权利要求13所述的电子设备，其中所述电源管理电路还被配置为生成指示所述测试装置是否在向所述电子设备提供所需要的最小第一供应电压和第二供应电压的测试使能信号；并且其中所述控制电路包括：
第一AND门，接收所述多个电压监测器中的每个电压监测器的输出，并且被配置为如果所述多个电压监测器中的每个电压监测器指示其所接收的第一供应电压或所接收的第二供应电压是至少其不同的给定阈值，则确立所述置位信号；以及
逻辑电路，接收所述置位信号，并且被配置为根据所述置位信号和所述测试使能信号来确立所述复位信号。
15.根据权利要求14所述的电子设备，其中所述电源管理电路还被配置为生成在被确立时指示是否要屏蔽所述置位信号的监测屏蔽信号；并且其中所述逻辑电路根据所述置位信号、所述测试使能信号和所述监测屏蔽信号来确立所述复位信号。
16.根据权利要求15所述的电子设备，其中所述逻辑电路包括：
OR门，接收所述置位信号和所述监测屏蔽信号；以及
第二AND门，接收来自所述OR门的输出和所述测试使能信号，所述第二AND门被配置为根据来自所述OR门的输出和所述测试使能信号来生成所述复位信号。
17.一种用于与在第一电源堆叠与第二电源堆叠之间可切换的测试装置一起使用的电子设备，所述电子设备包括：
电源管理电路，被配置为基于所述第一电源堆叠和所述第二电源堆叠从所述测试装置施加到所述电子设备来生成所述第一电源堆叠和所述第二电源堆叠的输出；
其中所述电源管理电路还被配置为生成指示所述第一电源堆叠和所述第二电源堆叠中的至少一个电源堆叠是否从所述测试装置耦合到所述电子设备的测试使能信号；
控制电路，接收所述第一电源堆叠和所述第二电源堆叠的输出以及所述测试使能信号，并且被配置为根据所述第一电源堆叠和所述第二电源堆叠的输出以及所述测试使能信号来生成至少一个控制信号；以及
输出电路，接收所述至少一个控制信号，并且被配置为响应于所述至少一个控制信号而生成接口控制信号，所述接口控制信号选择性地启用或禁用与所述电子设备内的模拟知识产权(IP)的接口。
18.根据权利要求17所述的电子设备，其中所述至少一个控制信号包括置位信号和复位信号；并且其中所述输出电路包括锁存器，所述锁存器具有接收所述置位信号的置位输入和接收所述复位信号的复位输入。
19.根据权利要求18所述的电子设备，其中所述电源管理电路还被配置为生成监测屏蔽信号，所述监测屏蔽信号在从所述测试装置施加所述第二电源堆叠时被确立并且指示所述置位信号的屏蔽。
20.根据权利要求19所述的电子设备，其中所述控制电路包括：
第一AND门，接收所述第一电源堆叠和所述第二电源堆叠的输出，并且被配置为如果所述第一电源堆连接到所述电子设备，则确立所述置位信号；
OR门，接收所述置位信号和所述监测屏蔽信号；以及
第二AND门，接收来自所述OR门的输出和所述测试使能信号，所述第二AND门被配置为如果所述第一电源堆叠和所述第二电源堆叠中的一个电源堆叠耦合到所述电子设备，则解除确立所述复位信号，以及如果所述第一电源堆叠和所述第二电源堆叠中的一个电源堆叠没有连接到所述电子设备，则确立所述复位信号。
21.根据权利要求20所述的电子设备，其中所述测试使能信号包括通电复位信号以及与低电压供应和高电压供应两者相对应的测试信号的最小电压检测器。
CN201910977309.9A 2018-10-17 2019-10-15 允许接口控制的电子设备的测试电路 Active CN111060801B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/162,543 2018-10-17
US16/162,543 US10747282B2 (en) 2018-10-17 2018-10-17 Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device

Publications (2)

Publication Number Publication Date
CN111060801A CN111060801A (zh) 2020-04-24
CN111060801B true CN111060801B (zh) 2023-10-03

Family

ID=70280621

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910977309.9A Active CN111060801B (zh) 2018-10-17 2019-10-15 允许接口控制的电子设备的测试电路
CN201921723270.XU Withdrawn - After Issue CN211698063U (zh) 2018-10-17 2019-10-15 电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921723270.XU Withdrawn - After Issue CN211698063U (zh) 2018-10-17 2019-10-15 电子设备

Country Status (3)

Country Link
US (1) US10747282B2 (zh)
CN (2) CN111060801B (zh)
DE (1) DE102019128108A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747282B2 (en) * 2018-10-17 2020-08-18 Stmicroelectronics International N.V. Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device
US11550348B2 (en) 2021-03-24 2023-01-10 Stmicroelectronics International N.V. Methods and devices for bypassing a voltage regulator

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888765B1 (en) * 2002-02-04 2005-05-03 National Semiconductor Corporation Integrated circuit and method for testing same using single pin to control test mode and normal mode operation
CN101023491A (zh) * 2004-09-22 2007-08-22 飞思卡尔半导体公司 保护集成电路免于错误操作的方法和装置
KR100803354B1 (ko) * 2006-08-11 2008-02-14 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 테스트 장치 및 방법
CN102272612A (zh) * 2009-01-08 2011-12-07 爱德万测试株式会社 测试装置
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统
US9471120B1 (en) * 2015-07-27 2016-10-18 Freescale Semiconductor, Inc. Power management controller for integrated circuit
US9698771B1 (en) * 2016-07-06 2017-07-04 Stmicroelectronics International N.V. Testing of power on reset (POR) and unmaskable voltage monitors
US9804207B1 (en) * 2016-03-01 2017-10-31 Xilinx, Inc. Internal voltage monitoring for integrated circuit devices
CN211698063U (zh) * 2018-10-17 2020-10-16 意法半导体国际有限公司 电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951171A (en) * 1989-05-11 1990-08-21 Compaq Computer Inc. Power supply monitoring circuitry for computer system
US5224010A (en) * 1991-08-21 1993-06-29 Compaq Computer Corporation Power supply supervisor with independent power-up delays and a system incorporating the same
US6204706B1 (en) * 1998-06-24 2001-03-20 Hewlett-Packard Company Voltage supervisory circuit for a multi-rail power supply
JP4233205B2 (ja) 2000-09-28 2009-03-04 シャープ株式会社 リセット装置、半導体集積回路装置および半導体記憶装置
US7435990B2 (en) * 2003-01-15 2008-10-14 International Business Machines Corporation Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer
US7420791B1 (en) * 2004-08-09 2008-09-02 Intersil Americas Inc. Fault signature system for power management integrated circuits
GB2434491B (en) 2006-01-24 2007-12-12 Toumaz Technology Ltd Power control circuit
US7590890B2 (en) * 2006-08-23 2009-09-15 Micrel, Inc. Hot-swap power controller generating sequenced power-good signals
KR101138200B1 (ko) * 2008-06-02 2012-05-10 가부시키가이샤 어드밴티스트 반도체 웨이퍼, 반도체 회로, 시험용 기판, 및 시험 시스템
US8138764B2 (en) * 2009-07-02 2012-03-20 Infineon Technologies Ag Test circuit for monitoring a bandgap circuit
JP5193975B2 (ja) * 2009-09-04 2013-05-08 富士通株式会社 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法
CN102468650B (zh) * 2010-11-18 2015-07-08 英业达股份有限公司 多电源供电装置
US9575114B2 (en) * 2013-07-10 2017-02-21 Elite Semiconductor Memory Technology Inc. Test system and device
US9742209B2 (en) 2014-10-24 2017-08-22 Silicon Laboratories Inc. System and apparatus for improving the utility of regulators and associated methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888765B1 (en) * 2002-02-04 2005-05-03 National Semiconductor Corporation Integrated circuit and method for testing same using single pin to control test mode and normal mode operation
CN101023491A (zh) * 2004-09-22 2007-08-22 飞思卡尔半导体公司 保护集成电路免于错误操作的方法和装置
KR100803354B1 (ko) * 2006-08-11 2008-02-14 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 테스트 장치 및 방법
CN102272612A (zh) * 2009-01-08 2011-12-07 爱德万测试株式会社 测试装置
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统
US9471120B1 (en) * 2015-07-27 2016-10-18 Freescale Semiconductor, Inc. Power management controller for integrated circuit
US9804207B1 (en) * 2016-03-01 2017-10-31 Xilinx, Inc. Internal voltage monitoring for integrated circuit devices
US9698771B1 (en) * 2016-07-06 2017-07-04 Stmicroelectronics International N.V. Testing of power on reset (POR) and unmaskable voltage monitors
CN211698063U (zh) * 2018-10-17 2020-10-16 意法半导体国际有限公司 电子设备

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
《基于DSP的多总线通信接口模块设计》;于博;《中北大学研究生学位论文》;20130815;全文 *
Manson, S ; Floyd, HL ; Hughes, B ; Kirby, RD.Best Practices For Motor Control Center Protection And Control.《2013 RECORD OF CONFERENCE PAPERS INDUSTRY APPLICATIONS SOCIETY 60TH ANNUAL IEEE PETROLEUM AND CHEMICAL INDUSTRY TECHNICAL CONFERENCE (PCIC)》.2013, *
Xiao Liu ; Andreas Demosthenous ; Dai Jiang ; Nick Donaldson.Design of an implantable stimulator ASIC with self-adapting supply.《2013 IEEE International Symposium on Circuits and Systems (ISCAS)》.2013, *
核仪器多路电源监测系统设计;陈园园,王磊,蔡婷;《核电子学与探测技术》;20150624;第2015年卷(第2期);全文 *

Also Published As

Publication number Publication date
DE102019128108A1 (de) 2020-04-23
CN111060801A (zh) 2020-04-24
US20200125149A1 (en) 2020-04-23
CN211698063U (zh) 2020-10-16
US10747282B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
US7295051B2 (en) System and method for monitoring a power supply level
US7368960B2 (en) Circuit and method for monitoring the integrity of a power supply
US7639052B2 (en) Power-on-reset circuitry
US8909948B2 (en) On-chip power management
US8896370B2 (en) System and method for controlling bypass of a voltage regulator
US7710105B2 (en) Circuit reset testing methods
CN111060801B (zh) 允许接口控制的电子设备的测试电路
EP3432119B1 (en) Devices and methods for power sequence detection
US9471120B1 (en) Power management controller for integrated circuit
US9476937B2 (en) Debug circuit for an integrated circuit
CN109521262B (zh) 用于测试功率管理模块的不可屏蔽电压监视器的电路
US20120065919A1 (en) Built-in self-test circuit-based radiation sensor, radiation sensing method and integrated circuit incorporating the same
EP3705980B1 (en) Low power mode testing in an integrated circuit
US11243587B2 (en) Data processing device
US7234089B2 (en) Tristate buses
EP3388850B1 (en) Reset management circuit and method therefor
CN116400206A (zh) 具有电源毛刺检测和电源毛刺自测试功能的芯片
US20080129330A1 (en) Integrated Circuit Having State-Saving Input-Output Circuitry and a Method of Testing Such an Integrated Circuit
JP2007303859A (ja) テストセレクト回路およびそれを備える半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant