CN116400206A - 具有电源毛刺检测和电源毛刺自测试功能的芯片 - Google Patents

Abstract

示出了芯片内的电源毛刺检测和电源毛刺自测试。在芯片中，处理器具有电源端、毛刺检测器和自测试电路。电源端用于接收电源。毛刺检测器耦接到处理器的电源端，用于检测电源毛刺。自测试电路包括毛刺产生器和毛刺控制器，毛刺控制器控制毛刺产生器在芯片内产生自测试毛刺信号，以对所述毛刺检测器进行测试。本申请的自测试毛刺信号由芯片自身产生，不需要额外的测试垫测试毛刺检测器。

Description

具有电源毛刺检测和电源毛刺自测试功能的芯片

技术领域

本发明涉及芯片上的电源毛刺(power-glitch)检测和电源毛刺自测试。

背景技术

今天，已知黑客(hacker)使用电源毛刺攻击，这是一种复杂的攻击，旨在迷惑电子设备中的芯片以泄露芯片的秘密。

如何检测这种恶意攻击是片上系统(system-on-chip，SoC)设计中的一个重要问题。

发明内容

示出了与芯片上的电源毛刺检测和电源毛刺自测试相关的技术。

根据本发明示例性实施例的具有电源毛刺检测和电源毛刺自测试的芯片包括处理器、毛刺检测器和自测试电路。处理器具有用于接收电源的电源端。毛刺检测器耦接到处理器的电源端以用于电源毛刺的检测。自测试电路包括毛刺产生器和毛刺控制器。毛刺控制器控制毛刺产生器在芯片内产生自测试毛刺信号，以测试毛刺检测器。

本申请的自测试毛刺信号由芯片自身产生。不需要额外的测试垫来测试毛刺检测器。

在示例性实施例中，芯片具有多路复用器(multiplexer)。多路复用器在正常模式下将处理器的电源端耦接到毛刺检测器，在电源毛刺自测试模式下，自测试毛刺信号被耦接到毛刺检测器。

在示例性实施例中，毛刺控制器包括产生时钟信号的锁相环(phase-lockedloop)，并且毛刺控制器根据时钟信号进行操作。因此，可以生成尖锐的信号用作自测试毛刺信号。

在示例性实施例中，毛刺控制器还包括移位寄存器(shift register)和脉冲产生器。移位寄存器根据锁相环产生的时钟信号操作(operation)。脉冲产生器被移位寄存器驱动产生脉冲信号，该脉冲信号被传送到毛刺产生器以确定自测试毛刺信号的脉冲宽度。

在示例性实施例中，毛刺产生器包括分压器和多个开关，该分压器提供多个可选电压，以及该多个开关用于选择多个可选电压中一个作为自测试毛刺信号。毛刺控制器控制毛刺产生器的开关以利用所述脉冲信号导通选择的开关，所述选择的开关是选择的可选电压对应的开关。

在一个示例性实施例中，自测试毛刺信号被反馈给毛刺控制器进行检验，毛刺控制器呈现错误标志以指示自测试毛刺信号的错误。

在示例性实施例中，毛刺控制器根据脉冲信号产生第一触发信号和第二触发信号，以检测自测试毛刺信号的反相信号的上升转变和自测试毛刺信号的上升转变。当基于第一触发信号检测到自测试毛刺信号的反相信号的上升转变并且基于第二触发信号检测到自测试毛刺信号的上升转变时，错误标志被取消生效(de-asserted)，以表明自测试毛刺信号运行正常。

在示例性实施例中，毛刺控制器具有第一D触发器(flip-flop)、第二D触发器、第三D触发器和与门。第一D触发器的D端接收自测试毛刺信号的反相信号，时钟端接收第一触发信号。第二D触发器的D端接收自测试毛刺信号，时钟端接收第二触发信号。第一D触发器的Q端和第二D触发器的Q端耦接与门的输入端。第三D触发器的D端连接高电平。第三D触发器的时钟端接收与门的输出，QB端示出错误标志。

在示例性实施例中，芯片还具有测试垫和安全开关。安全开关耦接于测试垫与多路复用器的自测试毛刺输入端之间。当启用信号(enable signal)被取消生效以禁止使用测试垫时，安全开关阻止外部毛刺信号通过测试垫进入。

在一个示例性实施例中，芯片还具有可变电阻，耦接在芯片的电源端和多路复用器的自测试毛刺输入端之间，用于IR补偿。

下面结合附图对实施例进行详细说明。

附图说明

通过参考附图阅读随后的详细描述和实施例可以更充分地理解本发明，其中：

图1描绘了根据本发明示例性实施例的芯片100；

图2描绘了根据示例性实施例的自测试电路200；

图3描绘了根据本发明示例性实施例的具有检验电路的自测试电路300；

图4描绘了根据本发明示例性实施例的自测试检验器(self-testing checker)400；

图5描绘了自测试检验器400的操作的信号波形图。

图6示出测试垫Test_pad的安全设计；以及

图7描绘了根据本发明示例性实施例的安全开关700。

具体实施方式

下面的描述是为了说明本发明的一般原理而进行的，不应理解为限制性的。本发明的范围最好参照所附权利要求来确定。

图1描绘了根据本发明示例性实施例的芯片100，其具有处理器102(例如，中央处理器(central processing unit，CPU)、侦测处理单元(tensor processing unit,TPU)等)和毛刺检测设计。处理器102可以具有多个被配置为接收电源的电源端VDD_P。每个电源端VDD_P可以耦接到毛刺检测模块。

毛刺检测模块104包括毛刺检测器106和自测试电路108。毛刺检测器106除了被耦接到电源端VDD_P以检测可能是黑客(hacker)攻击的毛刺外，毛刺检测器106可以被自测试电路108测试。自测试电路108具有毛刺产生器110及毛刺控制器112。毛刺控制器112控制毛刺产生器110在芯片100内产生自测试毛刺信号STsig以测试毛刺检测器106。

由于毛刺检测器106的测试是内嵌在芯片100内，所以不需要设计额外的测试垫来接收外部毛刺测试信号来测试毛刺检测器106。因此，不需要提供复杂的跟踪路由(tracerouting)以将外部毛刺测试信号传送到不同的毛刺检测器。

在一些示例性实施例中，所提出的芯片是片上系统(system-on-chip，SoC)设计，并且可以具有多于一个嵌入其中的处理器。不同处理器的电源端可以各自耦接到一个毛刺检测模块(glitch detection module)104，用于毛刺检测和毛刺检测的自测试。

在图1中，每个毛刺检测模块104具有多路复用器114，用于在正常模式(normalmode)中将处理器102的电源端VDD_P耦接到毛刺检测器106，在电源毛刺自测试模式(power-glitch self-testing mode)中将自测试毛刺信号STsig耦接到毛刺检测器106。

自测试电路108具有锁相环(phase-locked loop，PLL)116、移位寄存器(shiftregister)118和脉冲产生器(pulse generator)120。PLL 116产生时钟信号，例如图5中的500MHz的CLK。毛刺控制器112根据时钟信号进行操作(operate)。由于PLL 116是高频元件，因此基于PLL 116产生的自测试毛刺信号STsig可以非常尖锐(例如具有极短的脉冲宽度2.5ns～40.96us)，甚至比外部专业毛刺放大器产生的外部毛刺测试信号更尖锐。

在此实例中，移位寄存器118根据由锁相环116产生的时钟信号操作。脉冲产生器120由移位寄存器118驱动以产生脉冲信号，所述脉冲信号被发送到毛刺产生器110以确定自测试毛刺信号STsig的脉冲宽度。

在示例性实施例中，自测试毛刺信号STsig可以具有不同的幅度。图2描绘了根据这样的示例性实施例的自测试电路200。

毛刺产生器202包括提供多个可选电压(100％或50％或25％VDD)的分压器(voltage divider)204，以及用于选择多个可选电压的其中一个作为自测试毛刺信号STsig的多个开关(SW1、SW2和SW3)。毛刺控制器206控制毛刺产生器202的开关(SW1、SW2和SW3)，使得基于毛刺控制器206的锁相环(PLL)208产生的脉冲信号可以导通(turne on)所选择的可选电压所对应的开关。自测试毛刺信号STsig的多种幅度选择可以保证毛刺检测器106的灵敏度。

图3描绘了根据本发明示例性实施例的具有检验电路的自测试电路300。

自测试电路300具有频率计(frequency meter)302，用于监测毛刺控制器308内的锁相环(PLL)304或移位寄存器306的故障(malfunction)。

自测试电路300具有自测试检验器(self-testing checker)310。毛刺产生器312所产生的自测试毛刺信号STsig被反馈至毛刺控制器308的自测试检验器310以用于检验。当自测试毛刺信号STsig发生错误时，毛刺控制器308会呈现错误标志Err_flag，如图所示，当自测试毛刺信号STsig发生错误时，自测试检验器310会输出错误标志Err_flag。

在示例性实施例中，毛刺控制器308可以产生依赖于脉冲产生器314产生的脉冲信号(其被产生以控制毛刺产生器312产生的自测试毛刺信号STsig的脉冲宽度)的第一触发信号(Trgl)和第二触发信号(Trg2)，以检测自测试毛刺信号STsig的反相信号(STsigB)的上升转变(rising transition)和自测试毛刺信号STsig的上升转变。当基于第一触发信号(Trg1)检测到自测试毛刺信号STsig的反相信号STsigB的上升转变并且基于第二触发信号(Trg2)检测到自测试毛刺信号STsig的上升转变时,错误标志Err_falg被取消生效(de-asserted)以示出自测试毛刺信号STsig运行正常。

图4描绘了根据本发明示例性实施例的自测试检验器400，其包括第一D触发器DFF_1、第二D触发器DFF_2、第三D触发器DFF_3和与门402。第一D触发器DFF_1的D端接收自测试毛刺信号STsig的反相信号STsigB，时钟端接收第一触发信号Trg1。第二D触发器DFF_2的D端接收自测试毛刺信号STsig，时钟端接收第二触发信号Trg2。第一D触发器DFF_1的Q端和第二D触发器DFF_2的Q端耦接到与门402的输入端。第三D触发器DFF_3的D端接高电平(TieH)，时钟端接收与门402的输出，QB端示出错误标志Err_falg。

图5示出描述自测试检验器400的操作的信号波形。第一触发信号Trg1和第二触发信号Trg2依赖于脉冲信号(脉冲产生器314产生的脉冲信号)的脉冲宽度。第一触发信号Trg1的跳变沿(例如上升沿)和第二触发信号Trg2的跳变沿(例如上升沿)之间的时间差可以等于脉冲信号的脉冲宽度。例如，脉冲产生器产生的脉冲信号的上升沿与时钟信号中的第一时钟周期的时钟的上升沿对齐，脉冲产生器产生的脉冲信号的下降沿与时钟信号中的第二时钟周期的时钟的上升沿对齐，第一时钟周期的时钟的下降沿触发产生第一触发信号Trg1，第二时钟周期的时钟的下升沿触发产生第二触发信号Trg2，例如第一时钟周期的时钟的下降沿与第一触发信号Trg1的上升沿对齐，第二时钟周期的时钟的下升沿与第二触发信号Trg2的上升沿对齐。当自测试毛刺信号STsig的反相信号STsigB为高电平，基于Trg1的上升沿第一D触发器DFF_1的Q端为高电平。当自测试毛刺信号STsig为高电平时，基于Trg2的上升沿，第二D触发器DFF_2的Q端为高电平。因此，与门402的输出切换为高。第三D触发器DFF_3的QB端处呈现的错误标志Err_falg被取消生效。这意味着自测试毛刺信号STsig运行正常。自测试毛刺信号STsig的脉冲宽度是根据脉冲信号的脉冲宽度而设定。

在示例性实施例中，芯片仍然具有耦接到毛刺检测器106的测试垫。图6示出了测试垫Test_pad的安全设计。安全开关Security_SW耦接在测试垫Test_PAD和多路复用器114的自测试毛刺输入端(也标示为STsig)之间。当测试垫Test_PAD的启用信号(EN)被取消生效以禁用测试垫Test_PAD时，安全开关Security_SW阻止外部毛刺信号通过测试垫Test_PAD进入。

图7描绘了根据本发明示例性实施例的安全开关700，其具有高压(HV)输入保护电路702和低压(LV)输入保护电路704。

当测试垫Test_PAD的使用被禁用(EN＝0)时，高压输入保护电路702阻止高压毛刺信号(例如高于最高阈值(例如芯片电源VDD等)的信号)通过测试垫Test_PAD进入。

高压输入保护电路702具有反相器(inverter)Invl和保护传输门(protectiontransmission gate)Tl。反相器Inv1可以包括：PMOS和NMOS，PMOS的栅极和NMOS的栅极耦接输入端，PMOS的一端耦接电源端，PMOS的另一端耦接NMOS。反相器Inv1的输入端接收启用信号EN。反相器Inv1的电源端通过由启用信号EN和启用信号EN的反相信号ENb控制的路径控制传输门Tpc1耦接到测试垫Test_PAD。保护传输门T1耦接于反相器Inv1的电源端与多路复用器114的自测试毛刺输入端STsig之间。保护传输门T1包括PMOS和NMOS，PMOS的两端分别与NMOS的两端耦接。保护传输门T1的PMOS具有由反相器Inv1的输出控制的栅极，以及保护传输门T1的NMOS被启用信号EN控制。保护传输门T1的PMOS具有耦接到反相器Inv1的电源端的阱(well)。

当测试垫Test_PAD被禁用(EN＝0且ENb＝1)并且高压毛刺信号(例如，大于VDD)耦接到测试垫Test_PAD时，高压毛刺信号被通过反相器Inv1的PMOS耦接到保护传输门T1的PMOS的栅极。因此，保护传输门T1完全关断(turn off)。高压毛刺信号被阻断而不被传送到多路复用器114的自测试毛刺输入端STsig。

当测试垫Test_PAD的使用被禁用(EN＝0)时，低压输入保护电路704阻止低压毛刺信号(例如，低于最低阈值(例如芯片地0V)的信号)通过测试垫Test_PAD进入。

低压输入保护电路704具有反相器Inv2和保护传输门T2。反相器Inv2的输入端接收测试垫Test_PAD的启用信号EN的反相信号ENb，反相器Inv2的接地端耦接测试垫Test_PAD。保护传输门T2一端耦接反相器Inv2的接地端，另一端通过路径控制传输门Tpc2(由启用信号EN和启用信号EN的反相信号ENb控制)耦接到多路复用器114的自测试毛刺输入端STsig。

当测试垫Test_PAD被禁用(EN＝0且ENb＝1)且低压毛刺信号(例如，低于0V)耦接到测试垫Test_PAD时，低压毛刺信号被通过反相器Inv2的NMOS耦接到保护传输门T2的NMOS的栅极。因此，保护传输门T2完全关断。低压毛刺信号被阻断而不被传送到多路复用器114的自测试毛刺输入端STsig。

如图6所示，IR补偿电路IR_com由可变电阻器R实现。可变电阻器R耦接于芯片电源VDD与多路复用器114的自测试毛刺输入端STsig之间，用于IR(电压)补偿，例如用于自测试毛刺输入端STsig的自测试毛刺信号的IR补偿。

虽然本发明已通过示例的方式并根据优选实施例进行了描述，但应理解本发明不限于所公开的实施例。相反，它旨在涵盖各种修改和类似的布置(如本领域技术人员显而易见的那样)。因此，所附权利要求的范围应给予最宽泛的解释，以涵盖所有此类修改和类似布置。

Claims (16)

1.一种具有电源毛刺检测和电源毛刺自测试功能的芯片，其特征在于，包括：

处理器，具有用于接收电源的电源端；

毛刺检测器，耦接到所述处理器的电源端，用于检测电源毛刺；以及

自测试电路，包括毛刺产生器和毛刺控制器，所述毛刺控制器控制所述毛刺产生器在芯片内产生自测试毛刺信号，以对所述毛刺检测器进行测试。

2.如权利要求1所述的芯片，其特征在于，还包括：

多路复用器，在正常模式下将所述处理器的电源端耦接到所述毛刺检测器，在电源毛刺自测试模式下将所述自测试毛刺信号耦接到所述毛刺检测器。

3.如权利要求1或者2所述的芯片，其特征在于，

所述毛刺控制器包括产生时钟信号的锁相环；以及

所述毛刺控制器根据所述时钟信号操作。

4.如权利要求3所述的芯片，其特征在于，所述毛刺控制器包括：

移位寄存器，用于根据所述锁相环产生的时钟信号操作；以及

脉冲产生器，被所述移位寄存器驱动以产生脉冲信号，所述脉冲信号被发送到所述毛刺产生器以确定所述自测试毛刺信号的脉冲宽度。

5.如权利要求4所述的芯片，其特征在于，

所述毛刺产生器包括：分压器和多个开关，所述分压器提供多个可选电压，多个开关用于选择所述多个可选电压中的一个作为所述自测试毛刺信号；以及

所述毛刺控制器控制所述毛刺产生器的开关以利用所述脉冲信号导通选择的开关，所述选择的开关是选择的可选电压对应的开关。

6.如权利要求4所述的芯片，其特征在于，所述自测试电路还包括：

频率计，用于监测所述锁相环或所述移位寄存器的故障。

7.如权利要求1所述的芯片，其特征在于，

所述自测试毛刺信号被反馈给所述毛刺控制器以用于检验，所述毛刺控制器通过错误标志呈现所述自测试毛刺信号的错误。

8.如权利要求7所述的芯片，其特征在于，

所述毛刺控制器输出脉冲信号至所述毛刺产生器，以决定所述自测试毛刺信号的脉冲宽度；

所述毛刺控制器根据所述脉冲信号产生第一触发信号和第二触发信号，以检测所述自测试毛刺信号的反相信号的上升转变和所述自测试毛刺信号的上升转变，以及

当基于所述第一触发信号，所述自测试毛刺信号的反相信号的上升转变被检测到，以及基于所述第二触发信号，所述自测试毛刺信号的上升转变被检测到，所述错误标志被取消生效以示出所述自测试毛刺信号运行正常。

9.如权利要求8所述的芯片，其特征在于，

所述毛刺控制器具有第一D触发器、第二D触发器、第三D触发器以及与门；

所述第一D触发器具有D端和时钟端，所述第一D触发器的D端接收所述自测试毛刺信号的反相信号，所述时钟端接收所述第一触发信号；

所述第二D触发器具有D端和时钟端，所述第二D触发器的D端接收所述自测试毛刺信号，所述时钟端接收所述第二触发信号；

所述第一D触发器的Q端与所述第二D触发器的Q端耦接所述与门的输入端；以及

所述第三D触发器具有D端、时钟端和QB端，所述第三D触发器的D端接高电平，所述时钟端接收所述与门的输出，所述QB端示出所述错误标志。

10.如权利要求2所述的芯片，其特征在于，还包括：

测试垫；以及

安全开关，耦接于所述测试垫与所述多路复用器的自测试毛刺输入端之间，所述自测试毛刺信号通过所述自测试毛刺输入端耦接至所述多路复用器，

其中，当所述测试垫的启用信号被取消生效以禁用所述测试垫时，所述安全开关阻止外部毛刺信号通过所述测试垫进入。

11.如权利要求10所述的芯片，其特征在于，所述安全开关包括：

高压输入保护电路，当所述测试垫的使用被禁用时，阻止高压毛刺信号通过所述测试垫进入，其中所述高压毛刺信号大于最高阈值。

12.如权利要求11所述的芯片，其特征在于，所述高压输入保护电路包括：

反相器，具有接收所述启用信号的输入端，其中所述反相器的电源端通过路径控制传输门耦接至所述测试垫，所述路径控制传输门由所述启用信号以及所述启用信号的反相信号控制；以及

保护传输门，耦接在所述反相器的电源端和所述多路复用器的自测试毛刺输入端之间，

其中，所述保护传输门的PMOS的栅极被所述反相器的输出控制，以及所述保护传输门的NMOS被所述启用信号控制。

13.如权利要求12所述的芯片，其特征在于，

所述保护传输门的PMOS具有耦接到所述反相器的电源端的阱。

14.如权利要求10所述的芯片，其特征在于，所述安全开关包括：

低压输入保护电路，当所述测试垫的使用被禁用时，阻止低压毛刺信号通过所述测试垫进入，其中所述低压毛刺信号低于最低阈值。

15.如权利要求14所述的芯片，其特征在于，所述低压输入保护电路包括：

反相器，具有接收所述测试垫的启用信号的反相信号的输入端，其中所述反相器的接地端耦接至所述测试垫；以及

保护传输门，所述保护传输门的一端耦接到所述反相器的接地端，所述保护传输门的另一端通过路径控制传输门耦接到所述多路复用器的自测试毛刺输入端，所述路径控制传输门被所述启用信号和所述启用信号的反相信号控制，

其中，所述保护传输门的NMOS的栅极被所述反相器的输出控制，所述保护传输门的PMOS被所述启用信号的反相信号控制。

16.如权利要求2所述的芯片，其特征在于，还包括：

可变电阻器，耦接在所述芯片的电源端和所述多路复用器的自测试毛刺输入端之间，用于IR补偿；

其中，所述自测试毛刺信号通过所述自测试毛刺输入端耦接至所述多路复用器。

Images