TW202344859A - 具有電源毛刺檢測和電源毛刺自測試功能的晶片 - Google Patents

具有電源毛刺檢測和電源毛刺自測試功能的晶片 Download PDF

Info

Publication number
TW202344859A
TW202344859A TW112100145A TW112100145A TW202344859A TW 202344859 A TW202344859 A TW 202344859A TW 112100145 A TW112100145 A TW 112100145A TW 112100145 A TW112100145 A TW 112100145A TW 202344859 A TW202344859 A TW 202344859A
Authority
TW
Taiwan
Prior art keywords
glitch
test
signal
self
terminal
Prior art date
Application number
TW112100145A
Other languages
English (en)
Inventor
陳品文
陳冠中
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202344859A publication Critical patent/TW202344859A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

示出了晶片內的電源毛刺檢測和電源毛刺自測試。在晶片中，處理器具有電源端、毛刺檢測器和自測試電路。電源端用於接收電源。毛刺檢測器耦接到處理器的電源端，用於檢測電源毛刺。自測試電路包括毛刺產生器和毛刺控制器，毛刺控制器控制毛刺產生器在晶片內產生自測試毛刺信號，以對所述毛刺檢測器進行測試。本申請的自測試毛刺信號由晶片自身產生，不需要額外的測試墊測試毛刺檢測器。

Description

具有電源毛刺檢測和電源毛刺自測試功能的晶片
本發明涉及晶片上的電源毛刺(power-glitch)檢測和電源毛刺自測試。
今天，已知駭客(hacker)使用電源毛刺攻擊，這是一種複雜的攻擊，旨在迷惑電子設備中的晶片以洩露晶片的秘密。
如何檢測這種惡意攻擊是片上系統(system-on-chip，SoC)設計中的一個重要問題。
示出了與晶片上的電源毛刺檢測和電源毛刺自測試相關的技術。
根據本發明示例性實施例的具有電源毛刺檢測和電源毛刺自測試的晶片包括處理器、毛刺檢測器和自測試電路。處理器具有用於接收電源的電源端。毛刺檢測器耦接到處理器的電源端以用於電源毛刺的檢測。自測試電路包括毛刺產生器和毛刺控制器。毛刺控制器控制毛刺產生器在晶片內產生自測試毛刺信號，以測試毛刺檢測器。
本申請的自測試毛刺信號由晶片自身產生。不需要額外的測試墊來測試毛刺檢測器。
在示例性實施例中，晶片具有多工器(multiplexer)。多工器在正常模式下將處理器的電源端耦接到毛刺檢測器，在電源毛刺自測試模式下，自測試毛刺信號被耦接到毛刺檢測器。
在示例性實施例中，毛刺控制器包括產生時鐘信號的鎖相環(phase-locked loop)，並且毛刺控制器根據時鐘信號進行操作。因此，可以生成尖銳的信號用作自測試毛刺信號。
在示例性實施例中，毛刺控制器還包括移位暫存器(shift register)和脈衝產生器。移位暫存器根據鎖相環產生的時鐘信號操作(operation)。脈衝產生器被移位暫存器驅動產生脈衝信號，該脈衝信號被傳送到毛刺產生器以確定自測試毛刺信號的脈衝寬度。
在示例性實施例中，毛刺產生器包括分壓器和多個開關，該分壓器提供多個可選電壓，以及該多個開關用於選擇多個可選電壓中一個作為自測試毛刺信號。毛刺控制器控制毛刺產生器的開關以利用所述脈衝信號導通選擇的開關，所述選擇的開關是選擇的可選電壓對應的開關。
在一個示例性實施例中，自測試毛刺信號被回饋給毛刺控制器進行檢驗，毛刺控制器呈現錯誤標誌以指示自測試毛刺信號的錯誤。
在示例性實施例中，毛刺控制器根據脈衝信號產生第一觸發信號和第二觸發信號，以檢測自測試毛刺信號的反相信號的上升轉變和自測試毛刺信號的上升轉變。當基於第一觸發信號檢測到自測試毛刺信號的反相信號的上升轉變並且基於第二觸發信號檢測到自測試毛刺信號的上升轉變時，錯誤標誌被取消生效(de-asserted)，以表明自測試毛刺信號運作正常。
在示例性實施例中，毛刺控制器具有第一D觸發器(flip-flop)、第二D觸發器、第三D觸發器和及閘(AND gate)。第一D觸發器的D端接收自測試毛刺信號的反相信號，時鐘端接收第一觸發信號。第二D觸發器的D端接收自測試毛刺信號，時鐘端接收第二觸發信號。第一D觸發器的Q端和第二D觸發器的Q端耦接及閘的輸入端。第三D觸發器的D端連接高電平。第三D觸發器的時鐘端接收及閘的輸出，QB端示出錯誤標誌。
在示例性實施例中，晶片還具有測試墊和安全開關。安全開關耦接於測試墊與多工器的自測試毛刺輸入端之間。當啟用信號(enable signal)被取消生效以禁止使用測試墊時，安全開關阻止外部毛刺信號通過測試墊進入。
在一個示例性實施例中，晶片還具有可變電阻器，耦接在晶片的電源端和多工器的自測試毛刺輸入端之間，用於IR補償。
下面結合附圖對實施例進行詳細說明。
下面的描述是為了說明本發明的一般原理而進行的，不應理解為限制性的。本發明的範圍最好參照所附請求項來確定。
第1圖描繪了根據本發明示例性實施例的晶片100，其具有處理器102(例如，中央處理器(central processing unit，CPU)、偵測處理單元(tensor processing unit, TPU)等)和毛刺檢測設計。處理器102可以具有多個被配置為接收電源的電源端VDD_P。每個電源端VDD_P可以耦接到毛刺檢測模組。
毛刺檢測模組104包括毛刺檢測器106和自測試電路108。毛刺檢測器106除了被耦接到電源端VDD_P以檢測可能是駭客(hacker)攻擊的毛刺外，毛刺檢測器106可以被自測試電路108測試。自測試電路108具有毛刺產生器110及毛刺控制器112。毛刺控制器112控制毛刺產生器110在晶片100內產生自測試毛刺信號STsig以測試毛刺檢測器106。
由於毛刺檢測器106的測試是內嵌在晶片100內，所以不需要設計額外的測試墊來接收外部毛刺測試信號來測試毛刺檢測器106。因此，不需要提供複雜的跟蹤路由(trace routing)以將外部毛刺測試信號傳送到不同的毛刺檢測器。
在一些示例性實施例中，所提出的晶片是片上系統(system-on-chip，SoC)設計，並且可以具有多於一個嵌入其中的處理器。不同處理器的電源端可以各自耦接到一個毛刺檢測模組(glitch detection module)104，用於毛刺檢測和毛刺檢測的自測試。
在第1圖中，每個毛刺檢測模組104具有多工器114，用於在正常模式(normal mode)中將處理器102的電源端VDD_P耦接到毛刺檢測器106，在電源毛刺自測試模式(power-glitch self-testing mode)中將自測試毛刺信號STsig耦接到毛刺檢測器106。
自測試電路108具有鎖相環(phase-locked loop，PLL)116、移位暫存器(shift register)118和脈衝產生器(pulse generator)120。PLL 116產生時鐘信號，例如第5圖中的500MHz的CLK。毛刺控制器112根據時鐘信號進行操作(operate)。由於PLL 116是高頻元件，因此基於PLL 116產生的自測試毛刺信號STsig可以非常尖銳(例如具有極短的脈衝寬度2.5ns ~ 40.96us)，甚至比外部專業毛刺放大器產生的外部毛刺測試信號更尖銳。
在此實例中，移位暫存器118根據由鎖相環116產生的時鐘信號操作。脈衝產生器120由移位暫存器118驅動以產生脈衝信號，所述脈衝信號被發送到毛刺產生器110 以確定自測試毛刺信號STsig的脈衝寬度。
在示例性實施例中，自測試毛刺信號STsig可以具有不同的幅度。第2圖描繪了根據這樣的示例性實施例的自測試電路200。
毛刺產生器202包括提供多個可選電壓(100%或50%或25% VDD)的分壓器(voltage divider)204，以及用於選擇多個可選電壓的其中一個作為自測試毛刺信號STsig的多個開關(SW1、SW2和SW3)。毛刺控制器206控制毛刺產生器202的開關(SW1、SW2和SW3)，使得基於毛刺控制器206的鎖相環(PLL)208產生的脈衝信號可以導通(turn on)選擇的開關，該選擇的開關是選擇的可選電壓所對應的開關。自測試毛刺信號STsig的多種幅度選擇可以保證毛刺檢測器106的靈敏度。
第3圖描繪了根據本發明示例性實施例的具有檢驗電路的自測試電路300。
自測試電路300具有頻率計(frequency meter)302，用於監測毛刺控制器308內的鎖相環(PLL)304或移位暫存器306的故障(malfunction)。
自測試電路300具有自測試檢驗器(self-testing checker)310。毛刺產生器312所產生的自測試毛刺信號STsig被回饋至毛刺控制器308的自測試檢驗器310以用於檢驗。當自測試毛刺信號STsig發生錯誤時，毛刺控制器308會呈現錯誤標誌Err_flag，如圖所示，當自測試毛刺信號STsig發生錯誤時，自測試檢驗器310會輸出錯誤標誌Err_flag。
在示例性實施例中，毛刺控制器308可以產生依賴於脈衝產生器314產生的脈衝信號 (其被產生以控制毛刺產生器312產生的自測試毛刺信號STsig的脈衝寬度)的第一觸發信號(Trgl)和第二觸發信號(Trg2)，以檢測自測試毛刺信號STsig的反相信號(STsigB)的上升轉變(rising transition)和自測試毛刺信號STsig的上升轉變。當基於第一觸發信號(Trg1)檢測到自測試毛刺信號STsig的反相信號STsigB的上升轉變並且基於第二觸發信號(Trg2)檢測到自測試毛刺信號STsig的上升轉變時, 錯誤標誌Err_falg被取消生效(de-asserted)以示出自測試毛刺信號 STsig運作正常。
第4圖描繪了根據本發明示例性實施例的自測試檢驗器400，其包括第一D觸發器DFF_1、第二D觸發器DFF_2、第三D觸發器DFF_3和及閘402。第一D觸發器DFF_1的D端接收自測試毛刺信號STsig的反相信號STsigB，時鐘端接收第一觸發信號Trg1。第二D觸發器DFF_2的D端接收自測試毛刺信號STsig，時鐘端接收第二觸發信號Trg2。第一D觸發器DFF_1的Q端和第二D觸發器DFF_2的Q端耦接到及閘402的輸入端。第三D觸發器DFF_3的D端接高電平(TieH)，時鐘端接收及閘402的輸出，QB端示出錯誤標誌Err_falg。
第5圖示出描述自測試檢驗器400的操作的信號波形。第一觸發信號Trg1和第二觸發信號Trg2依賴於脈衝信號(脈衝產生器314產生的脈衝信號)的脈衝寬度。第一觸發信號Trg1的跳變沿(例如上升沿)和第二觸發信號Trg2的跳變沿(例如上升沿)之間的時間差可以等於脈衝信號的脈衝寬度。例如，脈衝產生器產生的脈衝信號的上升沿與時鐘信號中的第一時鐘週期的時鐘的上升沿對齊，脈衝產生器產生的脈衝信號的下降沿與時鐘信號中的第二時鐘週期的時鐘的上升沿對齊，第一時鐘週期的時鐘的下降沿觸發產生第一觸發信號Trg1，第二時鐘週期的時鐘的下升沿觸發產生第二觸發信號Trg2，例如第一時鐘週期的時鐘的下降沿與第一觸發信號Trg1的上升沿對齊，第二時鐘週期的時鐘的下升沿與第二觸發信號Trg2的上升沿對齊。當自測試毛刺信號STsig的反相信號STsigB為高電平，基於Trg1的上升沿第一D觸發器DFF_1的Q端為高電平。當自測試毛刺信號STsig為高電平時，基於Trg2的上升沿，第二D觸發器DFF_2的Q端為高電平。因此，及閘402的輸出切換為高。第三D 觸發器DFF_3的QB端處呈現的錯誤標誌Err_falg被取消生效。這意味著自測試毛刺信號STsig運作正常。自測試毛刺信號STsig的脈衝寬度是根據脈衝信號的脈衝寬度而設定。
在示例性實施例中，晶片仍然具有耦接到毛刺檢測器106的測試墊。 第6圖示出了測試墊Test_pad的安全設計。安全開關Security_SW耦接在測試墊Test_PAD和多工器114的自測試毛刺輸入端(也標示為STsig)之間。當測試墊Test_PAD的啟用信號(EN)被取消生效以禁用測試墊Test_PAD時，安全開關Security_SW阻止外部毛刺信號通過測試墊Test_PAD進入。
第7圖描繪了根據本發明示例性實施例的安全開關700，其具有高壓(HV)輸入保護電路702和低壓(LV)輸入保護電路704。
當測試墊Test_PAD的使用被禁用(EN=0)時，高壓輸入保護電路702阻止高壓毛刺信號(例如高於最高閾值(例如晶片電源VDD等)的信號)通過測試墊Test_PAD進入。
高壓輸入保護電路702具有反相器(inverter)Invl和保護傳輸門(protection transmission gate)Tl。反相器Inv1可以包括：PMOS和NMOS，PMOS的柵極和NMOS的柵極耦接輸入端，PMOS的一端耦接電源端，PMOS的另一端耦接NMOS。反相器Inv1的輸入端接收啟用信號EN。反相器Inv1的電源端通過由啟用信號EN和啟用信號EN的反相信號ENb控制的路徑控制傳輸門Tpc1耦接到測試墊Test_PAD。保護傳輸門T1耦接於反相器Inv1的電源端與多工器114的自測試毛刺輸入端STsig之間。保護傳輸門T1包括PMOS和NMOS，PMOS的兩端分別與NMOS的兩端耦接。保護傳輸門T1的PMOS具有由反相器Inv1的輸出控制的柵極，以及保護傳輸門T1的NMOS被啟用信號EN控制。保護傳輸門T1的PMOS具有耦接到反相器Inv1的電源端的阱(well)。
當測試墊Test_PAD被禁用（EN = 0且ENb = 1)並且高壓毛刺信號（例如，大於VDD)耦接到測試墊Test_PAD時，高壓毛刺信號被通過反相器Inv1的PMOS耦接到保護傳輸門T1的PMOS的柵極。因此，保護傳輸門T1完全關斷(turn off)。高壓毛刺信號被阻斷而不被傳送到多工器114的自測試毛刺輸入端STsig。
當測試墊Test_PAD的使用被禁用(EN=0)時，低壓輸入保護電路704阻止低壓毛刺信號(例如，低於最低閾值(例如晶片地0V)的信號)通過測試墊Test_PAD進入。
低壓輸入保護電路704具有反相器Inv2和保護傳輸門T2。反相器Inv2的輸入端接收測試墊Test_PAD的啟用信號EN的反相信號ENb，反相器Inv2的接地端耦接測試墊Test_PAD。 保護傳輸門T2一端耦接反相器Inv2的接地端，另一端通過路徑控制傳輸門Tpc2(由啟用信號EN和啟用信號EN的反相信號ENb控制)耦接到多工器114的自測試毛刺輸入端STsig。
當測試墊Test_PAD被禁用（EN = 0且ENb = 1)且低壓毛刺信號（例如，低於0V)耦接到測試墊Test_PAD時，低壓毛刺信號被通過反相器Inv2的NMOS耦接到保護傳輸門T2的NMOS的柵極。因此，保護傳輸門T2完全關斷。 低壓毛刺信號被阻斷而不被傳送到多工器114的自測試毛刺輸入端STsig。
如第6圖所示，IR補償電路IR_com由可變電阻器R實現。可變電阻器R耦接於晶片電源VDD與多工器114的自測試毛刺輸入端STsig之間，用於IR(電壓)補償，例如用於自測試毛刺輸入端STsig的自測試毛刺信號的IR補償。
雖然本發明已通過示例的方式並根據優選實施例進行了描述，但應理解本發明不限於所公開的實施例。相反，它旨在涵蓋各種修改和類似的佈置（如本領域技術人員顯而易見的那樣）。 因此，所附請求項的範圍應給予最寬泛的解釋，以涵蓋所有此類修改和類似佈置。
100:晶片 102:處理器 104:毛刺檢測模組 106:毛刺檢測器 114:多工器 112:毛刺控制器 116:PLL 118:移位暫存器 120:脈衝產生器 110:毛刺產生器 200:自測試電路 202:毛刺產生器 204:分壓器 206:毛刺控制器 208:PLL 300:自測試電路 302:頻率計 308:毛刺控制器 304:PLL 306:移位暫存器 314:脈衝產生器 310:自測試檢驗器 312:毛刺產生器
通過參考附圖閱讀隨後的詳細描述和實施例可以更充分地理解本發明，其中： 第1圖描繪了根據本發明示例性實施例的晶片100。 第2圖描繪了根據示例性實施例的自測試電路200。 第3圖描繪了根據本發明示例性實施例的具有檢驗電路的自測試電路300。 第4圖描繪了根據本發明示例性實施例的自測試檢驗器(self-testing checker) 400。 第5圖描繪了自測試檢驗器400的操作的信號波形圖。 第6圖示出測試墊Test_pad的安全設計。 第7圖描繪了根據本發明示例性實施例的安全開關700。
100:晶片
102:處理器
104:毛刺檢測模組
106:毛刺檢測器
114:多工器
112:毛刺控制器
116:PLL
118:移位暫存器
120:脈衝產生器
110:毛刺產生器

Claims (16)

  1. 一種具有電源毛刺檢測和電源毛刺自測試功能的晶片，包括： 處理器，具有用於接收電源的電源端； 毛刺檢測器，耦接到所述處理器的電源端，用於檢測電源毛刺；以及 自測試電路，包括毛刺產生器和毛刺控制器，所述毛刺控制器控制所述毛刺產生器在晶片內產生自測試毛刺信號，以對所述毛刺檢測器進行測試。
  2. 如請求項1所述的晶片，還包括： 多工器，在正常模式下將所述處理器的電源端耦接到所述毛刺檢測器，在電源毛刺自測試模式下將所述自測試毛刺信號耦接到所述毛刺檢測器。
  3. 如請求項2所述的晶片，其中， 所述毛刺控制器包括產生時鐘信號的鎖相環；以及 所述毛刺控制器根據所述時鐘信號操作。
  4. 如請求項3所述的晶片，其中，所述毛刺控制器包括： 移位暫存器，用於根據所述鎖相環產生的時鐘信號操作；以及 脈衝產生器，被所述移位暫存器驅動以產生脈衝信號，所述脈衝信號被發送到所述毛刺產生器以確定所述自測試毛刺信號的脈衝寬度。
  5. 如請求項4所述的晶片，其中， 所述毛刺產生器包括：分壓器和多個開關，所述分壓器提供多個可選電壓的分壓器，多個開關用於選擇所述多個可選電壓中的一個作為所述自測試毛刺信號；以及 所述毛刺控制器控制所述毛刺產生器的開關以利用所述脈衝信號導通選擇的開關，所述選擇的開關是選擇的可選電壓對應的開關。
  6. 如請求項4所述的晶片，其中，所述自測試電路還包括： 頻率計，用於監測所述鎖相環或所述移位暫存器的故障。
  7. 如請求項1所述的晶片，其中， 所述自測試毛刺信號被回饋給所述毛刺控制器以用於檢驗，所述毛刺控制器通過錯誤標誌呈現所述自測試毛刺信號的錯誤。
  8. 如請求項7所述的晶片，其中， 所述毛刺控制器輸出脈衝信號至所述毛刺產生器，以決定所述自測試毛刺信號的脈衝寬度； 所述毛刺控制器根據所述脈衝信號產生第一觸發信號和第二觸發信號，以檢測所述自測試毛刺信號的反相信號的上升轉變和所述自測試毛刺信號的上升轉變，以及 當基於所述第一觸發信號，所述自測試毛刺信號的反相信號的上升轉變被檢測到，以及基於所述第二觸發信號，所述自測試毛刺信號的上升轉變被檢測到，所述錯誤標誌被取消生效以示出所述自測試毛刺信號運作正常。
  9. 如請求項8所述的晶片，其中， 所述毛刺控制器具有第一D觸發器、第二D觸發器、第三D觸發器以及及閘； 所述第一D觸發器具有D端和時鐘端，所述第一D觸發器的D端接收所述自測試毛刺信號的反相信號，所述時鐘端接收所述第一觸發信號； 所述第二D觸發器具有D端和時鐘端，所述第二D觸發器的D端接收所述自測試毛刺信號，所述時鐘端接收所述第二觸發信號； 所述第一D觸發器的Q端與所述第二D觸發器的Q端耦接所述及閘的輸入端；以及 所述第三D觸發器具有D端、時鐘端和QB端，所述第三D觸發器的D端接高電平，所述時鐘端接收所述及閘的輸出，所述QB端示出所述錯誤標誌。
  10. 如請求項2所述的晶片，還包括： 測試墊；以及 安全開關，耦接於所述測試墊與所述多工器的自測試毛刺輸入端之間，所述自測試毛刺信號通過所述自測試毛刺輸入端耦接至所述多工器， 其中，當所述測試墊的啟用信號被取消生效以禁用所述測試墊時，所述安全開關阻止外部毛刺信號通過所述測試墊進入。
  11. 如請求項10所述的晶片，其中，所述安全開關包括： 高壓輸入保護電路，當所述測試墊的使用被禁用時，阻止高壓毛刺信號通過所述測試墊進入，其中所述高壓毛刺信號大於最高閾值。
  12. 如請求項11所述的晶片，其中，所述高壓輸入保護電路包括： 反相器，具有接收所述啟用信號的輸入端，其中所述反相器的電源端通過路徑控制傳輸門耦接至所述測試墊，所述路徑控制傳輸門由所述啟用信號以及所述啟用信號的反相信號控制；以及 保護傳輸門，耦接在所述反相器的電源端和所述多工器的自測試毛刺輸入端之間， 其中，所述保護傳輸門的PMOS的柵極被所述反相器的輸出控制，以及所述保護傳輸門的NMOS被所述啟用信號控制。
  13. 如請求項12所述的晶片，其中， 所述保護傳輸門的PMOS具有耦接到所述反相器的電源端的阱。
  14. 如請求項10所述的晶片，其中，所述安全開關包括： 低壓輸入保護電路，當所述測試墊的使用被禁用時，阻止低壓毛刺信號通過所述測試墊進入，其中所述低壓毛刺信號低於最低閾值。
  15. 如請求項14所述的晶片，其中，所述低壓輸入保護電路包括： 反相器，具有接收所述測試墊的啟用信號的反相信號的輸入端，其中所述反相器的接地端耦接至所述測試墊；以及 保護傳輸門，所述保護傳輸門的一端耦接到所述反相器的接地端，所述保護傳輸門的另一端通過路徑控制傳輸門耦接到所述多工器的自測試毛刺輸入端，所述路徑控制傳輸門被所述啟用信號和所述啟用信號的反相信號控制， 其中，所述保護傳輸門的NMOS的柵極被所述反相器的輸出控制，所述保護傳輸門的PMOS被所述啟用信號的反相信號控制。
  16. 如請求項2所述的晶片，還包括： 可變電阻器，耦接在所述晶片的電源端和所述多工器的自測試毛刺輸入端之間，用於IR補償； 其中，所述自測試毛刺信號通過所述自測試毛刺輸入端耦接至所述多工器。
TW112100145A 2022-01-05 2023-01-04 具有電源毛刺檢測和電源毛刺自測試功能的晶片 TW202344859A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263296503P 2022-01-05 2022-01-05
US63/296,503 2022-01-05
US202263376628P 2022-09-22 2022-09-22
US63/376,628 2022-09-22
US18/057,315 2022-11-21
US18/057,315 US20230213579A1 (en) 2022-01-05 2022-11-21 Chip with power-glitch detection and power-glitch self-testing

Publications (1)

Publication Number Publication Date
TW202344859A true TW202344859A (zh) 2023-11-16

Family

ID=86670394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100145A TW202344859A (zh) 2022-01-05 2023-01-04 具有電源毛刺檢測和電源毛刺自測試功能的晶片

Country Status (4)

Country Link
US (1) US20230213579A1 (zh)
EP (1) EP4209792A1 (zh)
CN (1) CN116400206A (zh)
TW (1) TW202344859A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268600B2 (en) * 2005-11-30 2007-09-11 International Business Machines Corporation Phase- or frequency-locked loop circuit having a glitch detector for detecting triggering-edge-type glitches in a noisy signal
US10466275B1 (en) * 2018-06-28 2019-11-05 Xilinx, Inc. Glitch detector and test glitch generator

Also Published As

Publication number Publication date
CN116400206A (zh) 2023-07-07
EP4209792A1 (en) 2023-07-12
US20230213579A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US6426641B1 (en) Single pin performance screen ring oscillator with frequency division
US7352165B2 (en) Delay-locked loop and a method of testing a delay-locked loop
US7518390B2 (en) Semiconductor integrated circuit device with a test circuit that measures a period to select a test mode
US7471161B2 (en) Signal degradation monitoring
US10361164B2 (en) Integrated circuit protection method, and corresponding integrated circuit
US20080114582A1 (en) Detecting tampering of a signal
Chen et al. Asymmetric aging and workload sensitive bias temperature instability sensors
TW202344859A (zh) 具有電源毛刺檢測和電源毛刺自測試功能的晶片
US8878616B2 (en) Inverting difference oscillator
US8018240B2 (en) Apparatus, circuit and method of monitoring leakage current characteristics
US7348789B2 (en) Integrated circuit device with on-chip setup/hold measuring circuit
US10605861B2 (en) Test device for testing integrated circuit
US10747282B2 (en) Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device
US8134384B2 (en) Method for testing noise immunity of an integrated circuit and a device having noise immunity testing capabilities
US8497722B2 (en) SR flip-flop
Jia et al. A DLL design for testing I/O setup and hold times
KR20210067685A (ko) 파워 온 리셋 신호 생성 장치
US11581850B2 (en) System for enabling external oscillators in system-on-chips
TWI804449B (zh) 具有電源毛刺檢測功能之芯片
Kim et al. Radiation-hardened PLL with a switchable dual modular redundancy structure
US20050207076A1 (en) Sub-circuit voltage manipulation
US20060055376A1 (en) Input and output circuit and method of operation thereof
US11211783B2 (en) Circuit with critical operating condition warning, corresponding device and method
JP2008211708A (ja) 信号ライン監視回路、保護方法およびそれらを用いた電子機器
US20140132303A1 (en) Apparatus and method for sensing transistor mismatch