JP5932935B2 - ディスプレイパネルをディスプレイ送信エンジンに接続する物理層インターフェースについての電力管理 - Google Patents

Description

本発明は概して、物理層インターフェースを介してディスプレイに表示すべき情報を送信するプロセッサベースデバイスに関する。

従来、ディスプレイは、プロセッサベースデバイス等のディスプレイ送信エンジンから、表示すべき情報を受信している。このような情報の送信は、物理層インターフェースを介して行われる。物理層インターフェースは、データレーンおよび制御チャネルを含むとしてよい。

ＤｉｓｐｌａｙＰｏｒｔ規格バージョン１．２に準拠したインターフェースは、４つのレーンを持つメインリンクと、リンクおよびデバイスの管理に用いられる補助チャネルと呼ばれる一のサイドチャネルとを持つ。また、ホットプラグ検出インターフェースも提供されるとしてよい。

概して、ＤｉｓｐｌａｙＰｏｒｔ物理層等の物理層インターフェースの消費電力を管理しようと試みるデバイスは、リンク全体を制御して、データの送信を許可または禁止する。さらに、プロセッサベースデバイスへの電力も切断する場合がある。これに代えて、ＰＨＹをディセーブルしてクロックゲーティングモードとするが、この場合であっても大量の電力を放散し続けるとしてもよい。放散される電力は、システムがこの状態である期間に応じて増加する。

パワーゲーティングモード等の非常に電力が低いモードにＰＨＹが移行できないのは、ＰＨＹがアナログ回路であってウェークアップおよびデータ送信の準備が整うまでに必要なレイテンシ時間が長いためである。レイテンシが長いとユーザの使用感に影響が出るので、ＰＨＹは一般的に、ウェークアップレイテンシが短いことが要件であるモードでは、パワーゲーティング状態への移行は禁止されている。

一部の実施形態を以下の図面に基づいて説明する。
一実施形態に係る物理層インターフェースを示す図である。 一実施形態に係る、図１に図示したソースＰＨＹをより詳細に示す図である。 一実施形態に係る、共通モード維持部を示す回路図である。 図２の場合の複数の異なる消費電力モードにおける信号を説明するための図である。 一実施形態に係る、ディスプレイのＰＨＹ低電力状態を示す表である。 一実施形態を説明するためのフローチャートである。 別の実施形態を説明するためのフローチャートである。

ＤｉｓｐｌａｙＰｏｒｔインターフェース等の物理層インターフェースのソースＰＨＹを複数の電力ドメイン間でパーティション化することによって、一部の実施形態において、エントリレイテンシおよびイグジットレイテンシが短いさまざまな電力モード間で動的に切り替えることが可能になる。一部の実施形態によると、これは、ハードウェアで開始され、本質的に自律的な方法であるとしてよい。ＰＨＹは、利用状況に応じて、コントローラによってさまざまな消費電力モード間を移行させるように切り替えることができる。

一部の実施形態によると、例えば、電圧レギュレータまたは電力スイッチを用いて、複数の電力アイランド、または、別個且つ分離したドメインを作成して高粒度の電力管理制御を実行する。一時停止電圧ドメインは、ＰＨＹのキャリブレーション情報およびステータス情報を格納している重要なロジックブロックに電力を供給する。このため、一部の実施形態によると、この情報は入手が容易であり、低電力状態からのイグジットレイテンシが改善されるとしてよい。同様に、ロジック回路およびアナログ回路は、複数の電力ウェル間でパーティション化され、電力管理に対する制御を改善すると共に、レイテンシを低減する。

パネルを含むディスプレイは主な電力消費源であるので、プラットフォーム全体の消費電力においてディスプレイの電力管理は重要な要素である。このため、ディスプレイを低電力モードにとどめておくことが望ましい。この要求を満たすべく、パワーエンベロープに対して、イグジットレイテンシが異なる複数の低電力状態を導入するとしてよい。ディスプレイコアまたは電力管理コントローラは、低電力ウェークアップレイテンシ要件に基づき、ディスプレイＰＨＹを低消費電力モードに移行させることができる。

ソースＰＨＹを低消費電力モードに移行させる一の用途としては、パネルセルフリフレッシュ（ＰＳＲ）が挙げられる。静止画像を表示する場合、ＰＳＲ中のパネルは、ローカルフレームバッファでフレームを繰り返し続ける。ディスプレイソースは、一部分の電源を落とすことができる。ＰＳＲ中、ＰＨＹ送信機は、オフに制御するか、または、アイドルビットパターンの送信を続けるとしてもよい。ＰＨＹ送信機のオフ状態を保持することで、ＰＨＹ動的消費電力が節約されるが、ＰＨＹ供給電圧はオン状態のままであるので、ＰＨＹでは漏れが発生し続ける。

低消費電力モードからのイグジットレイテンシを短くするべく、低電力モード中は設定レジスタを保持するとしてよい。ドライバまたはベーシックインプット／アウトプットシステム（ＢＩＯＳ）からＰＨＹへと設定レジスタのプログラミングをやり直すと、複数の利用事例において、イグジットレイテンシ要件よりも長い時間がかかってしまう。

このため、ＰＨＹ内の一時停止電圧ドメインは、重要なＰＨＹ設定レジスタを保持するべく低電力モード中もオン状態に維持される。また、低消費電力モードにおける消費電力の漏れを低減するべく、保持セルが設定値を格納するとしてよい。

一実施形態によると、ディスプレイＰＨＹでは少なくとも４つの電力モードがサポートされているとしてよい。動的低電力モードによると、プログラミング可能なレジスタを再設定することなく再初期化を短時間で行うべく、ＰＳＲモード中に必要でない場合にはリンクの電源を落とすことによって、省電力効果を実現するとしてよい。

交流（ＡＣ）に結合されている送信機によって送信されるべきデータは概して、パッドｐおよびｎ（図３）の事前充電レベルに重畳される。事前充電レベルは、共通モード電圧と呼ばれる。低電力モードでは、各送信機の共通モード電圧を保持するとしてよい。共通モード電圧が維持されない限り、ドライバパッドの共通モード電圧を回復するためにかかる時間が長くなり過ぎて、パッドに結合されている大型ＡＣ結合外部キャパシタを充電することができない。低電力モード中はレーン電力が切断されるので、一時停止電圧ドメインでは共通モード維持回路が動作する。

このため、図３に示すように、パッドｐおよびパッドｎという２つの送信ドライバパッドが存在する。これらのパッドは、静電放電（ＥＳＤ）ダイオードマトリクス７０およびパスゲートスイッチ７２を介して、抵抗分割部７８に接続されている。

共通モード維持回路７８は、低減させた電圧を生成する抵抗分割部を有する。一実施形態によると、２ビットレジスタ制御ビットを用いて、抵抗ラダーを流れる電流を決定するとしてよい。共通モード維持部の出力は、スイッチ７２によってイネーブルされると、パッドｐおよびパッドｎの両方に接続される。

低電力モード中にパッドの共通モード電圧を保持することに加え、送信ドライバ回路は、共通モード電圧を保持するべくスリーステートとしてよい。そうでなければ、共通モード電圧は、送信ドライバＰＭＯＳトランジスタから漏れてしまう。また、ＰＭＯＳドライバ（不図示）のウェルおよび任意のその他のＰＭＯＳデバイスは、一時停止電圧ドメインに接続され、送信主要電力供給がオフの場合に、パッドとＮウェルとの間の拡散ダイオード７３に順方向バイアスがかからないようにするとしてよい。送信回路は、共通維持部がオン状態の場合に、スリーステートとなる。

図１を参照すると、一実施形態に係るＤｉｓｐｌａｙＰｏｒｔ規格バージョン１．２に準拠した物理層インターフェース１０は、当該インターフェースを介してシンクディスプレイデバイスまたはパネル１４と通信するシステムオンチップ（ＳＯＣ）等のソースディスプレイデバイス１２を含む。ディスプレイデバイス１２は、ディスプレイエンジン１６およびソース物理層またはＰＨＹ１８を含む。シンクディスプレイデバイスへの接続は、４つのアイソクロナスストリームを持つメインリンク２４と、リンクおよびデバイスの管理用のサイドチャネルまたは補助チャネル２６と、プラグ状態および割り込みの要件を持つホットプラグ検出（ＨＰＤ）２８とを含むインターフェースによって実現される。シンクディスプレイデバイスまたはパネル１４は、一部の実施形態によると、シンクＰＨＹ２０およびパネル電子機器および画素スクリーン２２を含む。

図２を参照すると、入力電力Ｖｃｃａ＿１ｐ２４は、低ドロップアウト電圧（ＬＤＯ）３０または電圧レギュレータに入る。ＬＤＯ３０は、メインリンク２４のうち共通レーン１を含む一時停止電力ドメインを制御する。共通レーン１ＰＬＬ ＬＤＯは、フェーズロックループ（ＰＬＬ）５０、補助チャネル、ＴＡＰネットワークロジック（ＤＦＸ）、設定レジスタの読み書き用のインターフェース、および、アナログデジタルコンバータ４８に電力を供給する。電圧分離ファイアウォール３８は、ゲーティングされた供給ロジック４６から一時停止供給ロジック４２を分離する。一時停止電圧ドメイン４２は、低電力有限状態機械（ＦＳＭ）、ウェークアップロジック、および、ＬＤＯ電源オンオフＦＳＭを含む。また、リテンションラッチ３９およびヒューズオーバーライド４１を含む。

ゲーティングされたロジックは、異なる信号をＬＤＯ３２から受信する。このため、２つのドメイン４２および４６は、ファイアウォール（ＦＷ）３８によって分離される。ゲーティングされたロジックは、ＰＬＬ、コントローラ、システム管理バスおよび動的一時停止クロックコントローラを含む、システムファブリックおよび全体の読み書きアービトレーションを供給する。保持部５２は、特定のストレージデバイス上の電荷を維持する。

電力コントローラ４０は、ＬＤＯ３０を制御し、ロジック４２、４６およびＰＬＬ５０への電力供給を制御する。データスプライン１を含むＬＤＯ３４によって別のドメインが供給される。スプラインは、論理的および物理的にヒエラルキーに収容される２つのレーンを意味する。それは、ＰＣＳ一時停止供給ロジック、ファイアウォール４９、ゲーティングされたロジック５６および保持領域５８について、ＬＤＯ３４から電力を受け取る第１の領域５４を含む。ゲーティングされたロジック６０は、４つの送信機のうち第１の送信機用であり、ゲーティングされたロジック６２は、４つの送信機のうち第２の送信機用である。各送信機は、保持部６１または６４によって、ドライバ６６または６８に接続されている。対応する構造をデータスプライン０についても図示している。

このように、物理層は、ＰＨＹブロックに制御電力を与える４つのＬＤＯを持つ。これらのＬＤＯのうち３つは、ＰＨＹロジックによって動的に制御される。一時停止ＬＤＯ３０は、ディスプレイデバイスの電力管理ユニットによって完全に制御される。一時停止ＬＤＯは、イネーブルされると、１ボルト等の安定した電圧供給を出力し、ＰＨＹが接続されている限りは常にオン状態として扱うことができる。常にオン状態の電源に接続されているロジックは、設定データおよびリテンションラッチ、低電力エントリ／イグジットロジック、電力切り替え制御、および、例えば、ＤｉｓｐｌａｙＰｏｒｔインターフェース等の物理層インターフェースについて一般的なその他の不可欠なロジックを含むとしてよい。

フェーズロックループＬＤＯ３２は、フェーズロックループ、および、共通レーン内に収容されているその他の不可欠な共通ＰＨＹコンポーネントに電力を供給する。フェーズロックループＬＤＯは、低電力モードにおいて、フェーズロジックによって動的に制御される。ＰＬＬ ＬＤＯ３２および一時停止ＬＤＯ３０は、共通レーン１のサブブロック内に埋め込まれている。

スプラインＬＤＯ３４および３６（データラインへの電力供給はゲーティングされている）は、２つの送信機、ならびに、対応するＰＣＳおよび送信ロジックを収容している。各スプラインＬＤＯは、ＰＨＹの完全な制御下に置かれ、ディスプレイコントローラによって駆動される低電力指標の影響を受けて動的に制御されるとしてよい。４つの送信機をサポートする所与のＤｉｓｐｌａｙＰｏｒｔ ＰＨＹについては、２つのスプラインＬＤＯが存在する。

ディスプレイＰＨＹには２つの電力ドメインが存在する。Ｖｃｃａｓｕｓ＿１ｐ０または一時停止（ｓｕｓ）ｖｃｃは、一実施形態によると、１．０５Ｖで常にオン状態の電源である。この電力は、ＳＵＳ ＬＤＯ／ＰＧについてｐｗｒｒｅｑ＿１ｐ０をアサートすることによって、完全に制御される。Ｖｃｃａｇａｔｅｄ＿１ｐ０またはゲーティングされたｖｃｃおよび電圧レールは、ディスプレイＰＨＹにおいて、低電力有限状態機械の制御下で、動的な切り替えが可能である。Ｖｃｃａｓｕｓ＿１ｐ０は、この電力を有効とするべく、アクティブになる。これらの電源は共に、電力スイッチサブブロックと電力金属層を介して隣接する電力メッシュの一部として、ディスプレイＰＨＹに分配される。電力スイッチは、厚みの大きいゲートＰＭＯＳスイッチまたは高性能のＬＤＯであってよい。選択肢に過ぎないが、厚みの大きいゲートＰＭＯＳスイッチの場合、制御が適切にイネーブルされるとすぐに電力は供給される。ＬＤＯの場合、ＬＤＯが適切な入力設定でイネーブルされると電力が供給される。また、出力電圧を微調整するべくＬＤＯコアによってキャリブレーションがサポートされている。個別の「ｏ＿ｐｗｒｒｅｑ１ｐ０」制御は、共通レーンおよびデータレーン電力スイッチを制御するべく用いられ、共通レーンおよびＶｃｃａｇａｔｅｄ＿１ｐ０のデータスプラインについて１つずつ存在する。Ｖｃｃａｓｕｓ＿１ｐ０について、ディスプレイＰＨＹに対する全体電力制御として動作する、外部から制御される一の電力スイッチが存在する。

パネルセルフリフレッシュモードをイグジットする場合、ＰＨＹは、一実施形態によると、電源オフ逆転信号を受信し、ディスプレイＰＨＹ全体は、３μｓから１２０μｓでアクティブ状態になり、クロックは完全に稼働し、送信機は機能する用意が整うとしてよい。数ミリ秒の短時間の同期期間（リンクトレーニング）の後、ディスプレイは、新しい画像（フレーム）を受信する用意が整い、システムはパネルセルフリフレッシュモードに入る前と同様に動作する。ウェークアップコマンド二次データパケット（ＳＤＰ）は、ディスプレイパネルに対してＰＳＲイグジットを通知するべく、コントローラによって発行される。

＜動的低電力ＰＳＲモードエントリ＞
動的低電力モード（ＰＳＲモード）は、全てのアクティブ状態の送信レーンについて、ｉ＿ｐｏｗｅｒｄｏｗｎを０から１にすることで、ディスプレイコアによって開始される。

アクティブ状態のデータスプラインでは、ｉ＿ｐｏｗｅｒｄｏｗｎ［１：０］が「１１」になると、スプライン全体がＰＣＳ一時停止有限状態機械によってクロックゲーティングされるようになる。クロックゲーティングの後、ＰＬＬクロックに対する要求は無い。この情報は、各データスプラインによって共通レーンに通知される。

両方のデータスプラインがクロックゲーティングされる場合、共通レーン一時停止ロジックは、ｉ＿ｐｏｗｅｒｍｏｄｅ［２：０］を評価して、値に基づいた動作を行う。共通レーンにおける動作は、以下を含む。
ＰＬＬクロックバッファのディセーブル

ＰＬＬのディセーブル
パワーゲーティング共通レーン（共通レーンのパワーゲーティングをマスクするマスクビットが存在する）

共通レーン一時停止ロジックはさらに、ｉ＿ｐｏｗｅｒｍｏｄｅビットに対する応答として、全てのデータスプラインに対して２つの隣接する信号を送出する。 詳細は以下の通りである。
共通モード維持部を持つ、または、持たないパワーゲーティングモードにデータスプラインを移行させる。
単に、共通維持部を送信ドライバに適用する。共通モード維持部は、低電力イグジットにおいてＴＸパッドの事前充電時間（約１００μｓ）を回避するように、送信パッドをＶＣＣ／２にするために用いられる。
単に、クロックゲーティングモードに留まる。この場合、データレーン内の両方の送信機はクロックゲーティングされる。

＜動的低電力イグジット＞
データスプラインがクロックゲーティング／パワーゲーティングモードに入ると、送信レーンのいずれかにおいてｉ＿ｐｏｗｅｒｄｏｗｎが１から０に変化する場合は、ＰＬＬおよび対応するデータレーンがアクティブ状態に戻る。各スプラインのＰＣＳ一時停止（ｓｕｓ）有限状態機械は、この移行を探す。

消費電力は、さまざまなＤｉｓｐｌａｙＰｏｒｔ１．２ベース低電力モードをサポートするディスプレイリンクの電源を落とすことによって、低減されるとしてよい。短時間での再初期化は、一部の実施形態によると、プログラミング可能なレジスタを再設定することなく、実行するとしてよい。このような実施形態では、ＰＨＹ再初期化を実行する必要はなく、ウェークアップをソフトウェアに通知する必要もない。これは、ウェークアップ時間が大幅に短くなったことを実質的に意味する。ドライバの影響下では、使われなくなると、ディスプレイＰＨＹをシャットダウンすることが容易であるとしてよい。低電力モード時に設定レジスタおよび状態を保持するべくリテンションラッチを利用すると、ウェークアップ時間要件が低減される。ＰＨＹは、機能する必要が無い場合、所与のチャネルについて３つの全ての電力ゲートをオフにすることによって、漏れ消費電力を低減するべく完全にパワーゲーティングされるとしてよい。

動的パワーゲーティングは、Ｉ＿ｐｏｗｅｒ＿ｓｔａｔｅｓの［２：０］ビットに基づいて動作を取ることによって、有限状態機械を用いて実現されるとしてよい。動的パワーゲーティングをサポートするべく、各スプラインは専用の電力ゲートを持つので、各スプラインは別個にオンまたオフに制御され得る。

多くのシステムオンチップにおいて、供給レールは、プラットフォーム上の電力レールの数を低減し、コストを削減するために、削除されるとしてよい。電力供給は、内部ＬＤＯを持つ電力レールから生成される。ＰＨＹがＬＤＯと一体化すると、ＬＤＯ自体が電力ゲートとして用いられる。

ＰＨＹは、一時停止電力ゲートを制御し、ＰＨＹイネーブル信号として動作するＩ＿ｐｗｒｒｅｑ１ｐｏ＿ｓｕｓ（図４）信号によって複数の異なる電力状態に移行する。ディスプレイコントローラまたは電力管理ユニットは、ディスプレイをオンに制御する（図４においてＰＨＹウェークアップ１００）必要がある場合に、当該信号を駆動する。一時停止電源がオンになると、ＰＨＹ電力管理有限状態機械がイネーブルされ、全ての他のデータレーンおよびフェーズロックループ電力ドメインをオンに制御する。ＰＨＹ初期化、ならびに、グローバルおよびローカルの補償が完了した後、ＰＨＹはアクティブモード１０２を開始する。未使用のデータレーンは、適用可能な電力オフルールに基づいて、電源を落とす。ディスプレイコントローラまたは電力管理ユニットが、Ｉ＿ｐｏｗｅｒ＿ｍｏｄｅ［２：０］信号を＜０００＞から＜１１１＞に変更することによってＰＨＹを低電力モード（１０４）に移行させる旨を知らせると、ＰＨＹ有限状態機械は、ＰＨＹを低電力モード１０４に移行させ、各レーンの電力ゲートを制御する。この後、ＰＨＹはアクティブモード１０６または電源オフ１０８に戻るとしてよい。

パネルセルフリフレッシュは、画像が静止画像である場合、例えば、ＰＤＦファイルを読み出している場合、ビデオプロセッサおよび対応付けられる回路をシャットダウンする。ディスプレイは、最後の画面更新の内容を格納するビデオメモリ（フレームバッファ等）を持つ。コンピュータは、全てのビデオ回路をシャットダウンし、ディスプレイは、画面コンテンツが更新される（例えば、読んでいたドキュメントをスクロールした）まで、最後の更新内容を繰り返し続ける。パネルセルフリフレッシュ技術は、「静止フレームキャプチャ」と呼ばれるＤｉｓｐｌａｙＰｏｒｔコマンドを用いて行われる。このコマンドがビデオエンジンによって発行されると、ディスプレイは、送信された最後の画像（フレーム）をキャプチャし、ＲＡＭメモリ（フレームバッファ）に格納する。このコマンドが発行された後、ＤｉｓｐｌａｙＰｏｒｔメインリンクおよびＰＨＹはオフに制御され、パネルセルフリフレッシュモードがイネーブルされる。

ディスプレイＰＨＹは、動的切り替えデータ経路ロジックへの電力をオフに制御することによってＰＳＲモードをサポートしていると同時に、設定レジスタおよび重要な状態変数は常にオン状態の一時停止電圧ドメインによって保存される。電源オフ制御は全て、ＰＳＲモード中にディスプレイコントローラによって開始される。また、この特徴は、機能に影響を与えることなく未使用のスプライン送信機の電源を落とすために用いられる。各スプラインでは、一のエンティティに２つの送信機が収容されている。

パネルセルフリフレッシュモードをイグジットするべく、ＰＨＹは、電源オフ逆転信号を受信し、ディスプレイＰＨＹ全体は、アクティブモードとなり、クロックは完全に稼働し、送信機は機能する準備が整う。数ミリ秒の短時間の同期期間（リンクトレーニング）の後、ディスプレイは、新しい画像（フレーム）を受信する用意が整い、システムはパネルセルフリフレッシュモードに入る前と同様に動作する。ウェークアップコマンド（二次データパケットは、ディスプレイパネルに対してＰＳＲイグジットを通知するべく、コントローラによって発行される。これによって、特定のケースでは、ＰＳＲモードからのイグジットレイテンシが短くなるとしてよい。

表示データは、ディスプレイレンダリング機能を持つビデオ処理エンジンで生成される。処理されたデータは、ポストされたコマンドを用いてディスプレイコントローラにロードされる。フレームデータは、動作中のプロトコルに対して適切なヘッダでカプセル化される。この後、１０ビットパラレルデータがディスプレイＰＨＹに送信される。データは、送信差動ライン上でスイングおよびインピーダンス整合を適切に設定してディスプレイポートパネルにシリアルに送信される。

パネルセルフリフレッシュは、送信された表示画像が静止画像である場合にディスプレイパイプをシャットダウンするためにビデオ処理エンジンが利用するコマンドモード（ＰＳＲモードと呼ぶ）である。実際には、コントローラは、データ受信を停止させ、ＰＳＲモードが撤回されるまで、コントローラおよびＰＨＹがシャットダウンする理想的な状況を生成する。ディスプレイＰＨＹは、ｉ＿ｐｏｗｅｒｄｏｗｎ入力ピンを介してＰＳＲコマンドを受信し、漏れ電力を低減するべく動的切り替えデータ経路ロジックの電源を落とす。ロジックは、常にオン状態の電源から電力供給を受け、リテンションラッチ内の設定データ、低電力エントリ／イグジットロジック、電力切り替え制御、および、一般的なＤｉｓｐｌａｙＰｏｒｔデュアルリンクであるその他の不可欠なロジックを含むとしてよい。ディスプレイＰＨＹは、抵抗補償、ＪＴＡＧおよびＩＯＳＦインターフェースの他に、ＰＬＬおよび制御ロジックを備える共通レーンで編成されている。データレーンは、２つの送信機および対応するＰＣＳロジック（フロントエンドインターフェースからコントローラ）が、レイアウトの便宜上、一のヒエラルキーに含まれるように編成されている。この２プロトコルレーンデータヒエラルキーは、「スプライン」と呼ばれ、さまざまなその他のディスプレイプロトコルで用いられるべくモジュラー形式で設計されている。

上記の表に基づいて、少なくとも４つの電力モードがディスプレイＰＨＹでサポートされているとしてよい。
１．ＰＳＲモードで必要ない場合には、リンクの電源を落とすことによって省電力効果を奏する。
２．プログラミング可能なレジスタの再設定を省略することで、再初期化を短時間で行う。設定レジスタを保存せずにＰＨＹ再初期化を完了することには欠点がある。つまり、ドライバソフトウェアにウェークアップを通知するべく、全てのレジスタを再度プログラミングし、コントローラに電力を取得させ、ＰＨＹを開始するためにリセットを削除させる。

リテンションラッチが設定レジスタおよび状態を保存しているので、ウェークアップ時間要件が短くなるとしてよい。

ディスプレイＰＨＹには２つの電力ドメインが存在する。Ｖｃｃａｓｕｓ＿１ｐ０つまりｓｕｓ ｖｃｃは常にオン状態の電源である。この電力は、ＳＵＳ ＬＤＯ／ＰＧについてｐｗｒｒｅｑ＿１ｐ０をアサートすることによって、Ｐユニットによって完全に制御される。
Ｖｃｃａｇａｔｅｄ＿１ｐ０つまりゲーティングされたｖｃｃおよび電圧レールは、ディスプレイＰＨＹにおいて、低電力ｆｓｍの制御下で、動的な切り替えが可能である。

これらの電源は共に、電力スイッチサブブロックと電力金属層を介して隣接する電力メッシュの一部として、ディスプレイＰＨＹに分配される。電力スイッチは、厚みの大きいゲートＰＭＯＳスイッチまたは高性能のＬＤＯであってよい。選択肢に過ぎないが、厚みの大きいゲートＰＭＯＳスイッチの場合、制御が適切にイネーブルされるとすぐに電力は供給される。ＬＤＯの場合、ＬＤＯが適切な入力設定でイネーブルされると電力が供給される。また、出力電圧を微調整するべくＬＤＯコアによってキャリブレーションがサポートされている。個別の「ｏ＿ｐｗｒｒｅｑ１ｐ０」制御は、共通レーンおよびデータレーン電力スイッチを制御するべく用いられ、共通レーンおよびＶｃｃａｇａｔｅｄ＿１ｐ０のデータスプラインについて１つずつ存在する。Ｖｃｃａｓｕｓ＿１ｐ０の電源について、ディスプレイＰＨＹに対する全体電力制御として動作する、外部から制御される一の電力スイッチが存在する。

ディスプレイＰＨＹは、ディスプレイコントローラによって、「パネルセルフリフレッシュ」のエントリ／イグジット時に通知を受け取るとしてよい。ディスプレイＰＨＹにおけるアクティブ状態のレーンについては、２つの電力状態が存在する。
ディスプレイＰＨＹがアクティブ状態であり送信バッファクロックレート（ＴＢＣ）でコントローラから１０ビットデータを送信する用意が整っているオン状態。
パネルセルフリフレッシュ状態。これは、「ｖｃｃａｇａｔｅｄ＿１ｐ０」電力レールが切断されている動的低電力状態である。

ディスプレイＰＨＹは、以下の方法で動的低電力状態を処理するようにプログラミングされ得る。
１．ＰＬＬおよびデータレーンについて、「ｖｃｃａｇａｔｅｄ＿１ｐ０」電力の切断を完了。これは、最大限電力を低減することが可能となり、低電力状態においてエントリ／イグジットシーケンスについてｓｕｓｐｅｎｄ＿ｌｏｇｉｃを利用する。電力がオフに切り替えられＰＨＹが平衡状態になると、外部コントローラは、完全にＰＨＹをシャットダウンするべくｓｕｓｖｃｃについてｉ＿ｐｗｒｒｅｑ１ｐ０を削除するとしてよい。
２．ＰＬＬについて「ｖｃｃａｇａｔｅｄ＿１ｐ０」電源がオンになるが、ＰＬＬはディセーブルされる。
３．「ｖｃｃａｇａｔｅｄ＿１ｐ０」電源およびＰＬＬがオンになるが、動的ロジック全体はクロックバッファモジュールにおいてクロックゲーティングされ、送信パッドは高インピーダンスとなる。

図５は、一実施形態に係る、複数の異なる低電力状態を示す図である。スプラインのＩ＿ｐｏｗｅｒ ｄｏｗｎ［１：０］についての複数の異なる状態は、１１、０ＸおよびＸ０である。１１の場合、Ｉ＿ｐｏｗｅｒ ｍｏｄｅ［２．０］は、修正のみが送信される場合、選択更新ＰＳＲモードについての低電力モード１について００１となり、深いＰＳＲモードである低電力モード２について１１１となるとしてよい。スプラインのＩ＿ｐｏｗｅｒ ｄｏｗｎ［１：０］が１１である場合、Ｉ＿ｐｏｗｅｒ ｄｏｗｎ［２：０］で指示されるように、低電力ＰＳＲモードとなる。

Ｉ＿ｐｏｗｅｒ ｄｏｗｎ［１：０］が０ＸまたはＸ０である場合、Ｉ＿ ｐｏｗｅｒ ｍｏｄｅ［２：０］がどの値を取るかは関係ない。スプラインのＩ＿ｐｏｗｅｒ ｄｏｗｎ［１：０］の両方のビットが「００」となる場合、当該スプラインの両方の送信レーンがアクティブである。任意の送信レーンは、対応するＩ＿ｐｏｗｅｒ ｄｏｗｎ入力を０に設定することによって、アクティブ状態に移行させることができる。スプラインにおいてＩ＿ｐｏｗｅｒ ｄｏｗｎ［１：０］が０である場合、パワーゲーティングは適用されない。

信号１＿ｐｗｒｒｅｑ１ｐ０＿ｓｕｓ入力は、ＰＨＹについて電力シーケンスを開始させるべくディスプレイコアによってアサートされるとしてよい。

図５に示す表では、ＰＨＹイネーブルビット（ＥＮ）は、ＰＨＹをイネーブルする場合には１であり、全てがオフである場合には０であってよい。電力モードは、送信がオフ状態の場合は０００、００１であり、送信電力ゲートがオフ状態の場合は０１０、ＰＬＬがオフ状態の場合は１００、送信ゲートおよびＰＬＬがオフ状態の場合は１０１、電力ゲートがオフ状態の場合は１１０、そして、共通モード維持部がオフ状態の場合は１１１である。ＳＵＳ ＰＧ、ＰＬＬ ＰＧおよびデータＰＧといった項目は全て、対象である特定の電力ゲートがオンまたはオフのいずれであるかを表している。このため、一時停止電力ゲート（ＳＵＳ ＰＧ）は、全てがオフ状態となる場合を除き、常にオン状態である。ＰＬＬ電力ゲート（ＰＬＬ ＰＧ）は、電力モード１１０および１１１、ならびに、全てがオフ状態の場合を除きオン状態である。データ電力ゲート（ＤＡＴＡ ＰＧ）は、イベントがアクティブであるかまたは送信機がオフ状態である場合はオン状態であり、送信電力ゲートがオフ状態の場合にはオフ状態であり、ＰＬＬ電力ゲートがオフ状態の場合にはオン状態であり、送信ゲートおよびＰＬＬ電力ゲートがオフ状態の場合はオン状態である。それ以外は、オフ状態である。ＰＬＬ電力ゲート（ＰＬＬ）は、アクティブ状態、送信機がオフ状態、および、送信機電力ゲートがオフ状態のイベントでは、常にオン状態である。データドライバ（ＤＡＴＡ ＤＲＩＶＥＲ）は、通常はアクティブモードにおいてオン状態であり、他の全ての時間はオフ状態である。共通モード維持部（ＣＭ ＫＥＥＰＥＲ）は、アクティブモードではオフ状態であり、全てがオフ状態で共通モード維持部がオフ状態の場合を除き、全てのその他のイベント状況ではオン状態である。

言うまでもなく、図５は、一実施形態を示すのみであり、他の実施形態も当業者によって考案されることは確実である。

図６は、一実施形態において、有限状態機械である低電力状態機械を説明するためのフローチャートである。低電力状態機械３０は、ソフトウェア、ファームウェアおよび／またはハードウェアで実現されるとしてよい。ソフトウェアおよびファームウェアの実施形態では、磁気ストレージ、光ストレージまたは半導体ストレージ等の、１または複数の非一時的コンピュータ可読媒体で格納されているコンピュータで実行される命令によって実現されるとしてよい。

シーケンス８０は、ひし形ブロック８２において電力モードを受信することで開始される。電力モードが受信されると、ブロック８４で示すように、電力ゲート、ＰＬＬ、データドライバおよび共通モード維持部が図５にしたがって設定され、フローは終了する。電力モードが受信されない場合、シーケンスは単に、電力モード選択まで待機する。

図７は、一実施形態に係る電力モードシーケンス９０を説明するためのフローチャートである。ソフトウェア、ファームウェアおよび／またはハードウェアで実現されるとしてよい。ソフトウェアおよびファームウェアの実施形態では、磁気ストレージ、光ストレージまたは半導体ストレージ等の、１または複数の非一時的コンピュータ可読媒体で格納されているコンピュータで実行される命令によって実現されるとしてよい。

電力オフシーケンス９０は、ブロック９２に示すように、電力オフ信号を受信することで開始される。この後、ブロック９４で示すように、電力モード信号を受信する。最後に、既に受信した電力オフ信号および電力モード信号にしたがって、電力制御を行う（ブロック９６）。

以下の説明および／または例は、その他の実施形態に関する。

一の実施形態例は、ディスプレイにおいてソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインを提供する段階と、電源を落とした後に共通モード電圧を保持するべく共通モード電圧維持部を提供する段階とを備える方法であってよい。ここで、第１の電力ドメインは、常にオン状態であり、ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックを提供し、第２の電力ドメインは、第１の電力ドメインよりも電圧が高く、共通レーンについてパワーゲーティングされるドメインであり、共通モード電圧は、高消費電力状態において必要である。当該方法はさらに、第１の電力ドメインについて共通モード電圧を保持するべく共通モード電圧維持部を利用する段階を備えるとしてよい。当該方法はさらに、第１の電力ドメインにおいて送信ドライバ回路をスリーステートで利用する段階を備えるとしてよい。当該方法はさらに、一対の送信ドライバパッドに電力を供給する分圧器に結合されている一対の送信ドライバパッドを提供する段階を備えるとしてよい。当該方法はさらに、一対の送信ドライバパッドを事前に充電する段階を備えるとしてよい。当該方法はさらに、データスプラインについて第３の別個の分離した電力ドメインを提供する段階を備えるとしてよい。当該方法はさらに、一対の送信機をデータスプラインに結合する段階を備えるとしてよい。当該方法はさらに、第２の電力ドメインにおいてロジックへの電力を停止させる一方、第１の電力ドメインにおいて複数の設定レジスタを保持することによって、少なくとも２つの分離した電力ドメインを用いてパネルセルフリフレッシュを実施する段階を備えるとしてよい。当該方法はさらに、第２の電力ドメインの前に第１の電力ドメインの電源を落とす段階を備えるとしてよい。当該方法はさらに、ＤｉｓｐｌａｙＰｏｒｔインターフェースを実現する段階を備えるとしてよい。

別の実施形態例によると、ディスプレイにおいてソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインを提供する手順と、電源を落とした後に共通モード電圧を保持するべく共通モード電圧維持部を提供する手順とを備えるシーケンスを実行するべく実行される命令を格納している１または複数の非一時的コンピュータ可読媒体であってよい。第１の電力ドメインは、常にオン状態であり、ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックを提供し、第２の電力ドメインは、第１の電力ドメインよりも電圧が高く、共通レーンについてパワーゲーティングされるドメインであり、共通モード電圧は、高消費電力状態において必要である。当該媒体はさらに、第１の電力ドメインについて共通モード電圧を保持するべく共通モード電圧維持部を利用することを含むとしてよい。当該媒体はさらに、第１の電力ドメインにおいて送信ドライバ回路をスリーステートで利用することを含むとしてよい。当該媒体はさらに、一対の送信ドライバパッドに電力を供給する分圧器に結合されている一対の送信ドライバパッドを提供することを含むとしてよい。当該媒体はさらに、一対の送信ドライバパッドを事前に充電することを含むとしてよい。当該媒体はさらに、データスプラインについて第３の別個の分離した電力ドメインを提供することを含むとしてよい。当該媒体はさらに、一対の送信機をデータスプラインに結合することを含むとしてよい。当該媒体はさらに、第２の電力ドメインにおいてロジックへの電力を停止させる一方、第１の電力ドメインにおいて複数の設定レジスタを保持することによって、少なくとも２つの分離した電力ドメインを用いてパネルセルフリフレッシュを実施することを含むとしてよい。当該媒体はさらに、第２の電力ドメインの前に第１の電力ドメインの電源を落とすことを含むとしてよい。当該媒体はさらに、ＤｉｓｐｌａｙＰｏｒｔインターフェースを実現することを含むとしてよい。

別の例は、ディスプレイエンジンと、ディスプレイエンジンに結合されているソースＰＨＹとを備えるソースディスプレイデバイスであってよい。ソースＰＨＹは、ディスプレイにおいてソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインを含み、第１の電力ドメインは、常にオン状態であり、ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックを提供し、第２の電力ドメインは、第１の電力ドメインよりも電圧が高く、共通レーンについてパワーゲーティングされるドメインであり、共通モード電圧維持部は、電源を落とした後に共通モード電圧を保持し、共通モード電圧は、高消費電力状態において必要である。当該ソースディスプレイデバイスはさらに、第１の電力ドメインについて共通モード電圧を保持するべく共通モード電圧維持部を備えるとしてよい。当該ソースディスプレイデバイスはさらに、一対の送信ドライバパッドに電力を供給する分圧器に結合されている一対の送信ドライバパッドを備えるとしてよい。当該ソースディスプレイデバイスはさらに、データスプラインについて第３の別個の分離した電力ドメインを備えるとしてよい。当該ソースディスプレイデバイスはさらに、データスプラインに結合されている一対の送信機を備えるとしてよい。当該ソースディスプレイデバイスではさらに、ソースＰＨＹがＤｉｓｐｌａｙＰｏｒｔ ＰＨＹであってよい。

本明細書において「一実施形態」または「実施形態」という場合、当該実施形態に関連付けて説明する特定の特徴、構造または特性が本開示に含まれる少なくとも１つの実施例に含まれることを意味する。このため、「一実施形態」または「実施形態」という表現は必ずしも同じ実施形態を意味するものではない。さらに、特定の特徴、構造または特性は、図示した特定の実施形態以外の適切な形態で実施されるとしてよく、このような形態は全て本願の特許請求の範囲に含まれるものとしてよい。

説明した実施形態の数は限られているが、当業者であれば、開示に基づき数多くの変形例および変更例に想到するであろう。添付した特許請求の範囲はこのような変形例および変更例を全て、本開示の真の意図および範囲に含まれるものとして、含むことを意図する。
本明細書によれば、以下の各項目に記載の構成もまた開示される。
［項目１］
ディスプレイにおいてソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインを提供する段階と、
電源を落とした後に共通モード電圧を保持するべく共通モード電圧維持部を提供する段階と
を備え、
第１の電力ドメインは、常にオン状態であり、前記ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックを提供し、第２の電力ドメインは、前記第１の電力ドメインよりも電圧が高く、共通レーンについてパワーゲーティングされるドメインであり、
前記共通モード電圧は、高消費電力状態において必要である方法。
［項目２］
前記第１の電力ドメインについて前記共通モード電圧を保持するべく前記共通モード電圧維持部を利用する段階を備える項目１に記載の方法。
［項目３］
前記第１の電力ドメインにおいて送信ドライバ回路をスリーステートで利用する段階を備える項目２に記載の方法。
［項目４］
一対の送信ドライバパッドに電力を供給するべく分圧器に結合されている前記一対の送信ドライバパッドを提供する段階を備える項目１から３の何れか１項に記載の方法。
［項目５］
前記一対の送信ドライバパッドを事前に充電する段階を備える項目４に記載の方法。
［項目６］
データスプラインについて第３の別個の分離した電力ドメインを提供する段階を備える項目１から５の何れか１項に記載の方法。
［項目７］
一対の送信機を前記データスプラインに結合する段階を備える項目６に記載の方法。
［項目８］
前記第２の電力ドメインにおいてロジックへの電力を停止させる一方、前記第１の電力ドメインにおいて複数の設定レジスタを保持することによって、前記少なくとも２つの分離した電力ドメインを用いてパネルセルフリフレッシュを実施する段階を備える項目１から７の何れか１項に記載の方法。
［項目９］
前記第２の電力ドメインの前に前記第１の電力ドメインの電源を落とす段階を備える項目１から８の何れか１項に記載の方法。
［項目１０］
ＤｉｓｐｌａｙＰｏｒｔインターフェースを実現する段階を備える項目１から９の何れか１項に記載の方法。
［項目１１］
コンピュータに
ディスプレイにおいてソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインを提供する手順と、
電源を落とした後に共通モード電圧を保持するべく共通モード電圧維持部を提供する手順と
を実行させ、
第１の電力ドメインは、常にオン状態であり、前記ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックを提供し、第２の電力ドメインは、前記第１の電力ドメインよりも電圧が高く、共通レーンについてパワーゲーティングされるドメインであり、
前記共通モード電圧は、高消費電力状態において必要であるプログラム。
［項目１２］
前記コンピュータに、前記第１の電力ドメインについて前記共通モード電圧を保持するべく前記共通モード電圧維持部を利用する手順を実行させるための項目１１に記載のプログラム。
［項目１３］
前記コンピュータに、前記第１の電力ドメインにおいて送信ドライバ回路をスリーステートで利用する手順を実行させるための項目１２に記載のプログラム。
［項目１４］
前記コンピュータに、一対の送信ドライバパッドに電力を供給するべく分圧器に結合されている前記一対の送信ドライバパッドを提供する手順を実行させるための項目１１から１３の何れか１項に記載のプログラム。
［項目１５］
前記コンピュータに、前記一対の送信ドライバパッドを事前に充電する手順を実行させるための項目１４に記載のプログラム。
［項目１６］
前記コンピュータに、データスプラインについて第３の別個の分離した電力ドメインを提供する手順を実行させるための項目１１から１５の何れか１項に記載のプログラム。
［項目１７］
前記コンピュータに、一対の送信機を前記データスプラインに結合する手順を実行させるための項目１６に記載のプログラム。
［項目１８］
前記コンピュータに、前記第２の電力ドメインにおいてロジックへの電力を停止させる一方、前記第１の電力ドメインにおいて複数の設定レジスタを保持することによって、前記少なくとも２つの分離した電力ドメインを用いてパネルセルフリフレッシュを実施する手順を実行させるための項目１１から１７の何れか１項に記載のプログラム。
［項目１９］
前記コンピュータに、前記第２の電力ドメインの前に前記第１の電力ドメインの電源を落とす手順を実行させるための項目１１から１８の何れか１項に記載のプログラム。
［項目２０］
前記コンピュータに、ＤｉｓｐｌａｙＰｏｒｔインターフェースを実現する手順を実行させるための項目１１から１９の何れか１項に記載のプログラム。
［項目２１］
ディスプレイエンジンと、
前記ディスプレイエンジンに結合されているソースＰＨＹと
を備え、
前記ソースＰＨＹは、ディスプレイにおいてソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインを含み、
第１の電力ドメインは、常にオン状態であり、前記ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックを提供し、第２の電力ドメインは、前記第１の電力ドメインよりも電圧が高く、共通レーンについてパワーゲーティングされるドメインであり、
共通モード電圧維持部は、電源を落とした後に共通モード電圧を保持し、前記共通モード電圧は、高消費電力状態において必要であるソースディスプレイデバイス。
［項目２２］
前記第１の電力ドメインについて前記共通モード電圧を保持するべく前記共通モード電圧維持部を備える項目２１に記載のソースディスプレイデバイス。
［項目２３］
一対の送信ドライバパッドに電力を供給するべく分圧器に結合されている前記一対の送信ドライバパッドを備える項目２１または２２に記載のソースディスプレイデバイス。
［項目２４］
データスプラインについて第３の別個の分離した電力ドメインを備える項目２１から２３の何れか１項に記載のソースディスプレイデバイス。
［項目２５］
前記データスプラインに結合されている一対の送信機を備える項目２４に記載のソースディスプレイデバイス。

Claims (24)

1. ディスプレイにおいてメインリンクを介するソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインに対し、共通モード電圧維持部により、前記ソースＰＨＹの電源を落とした後に、第１の電力ドメインについて前記メインリンクを介してデータを送信する送信機の共通モード電圧を保持する段階を備え、
   前記第１の電力ドメインは、常にオン状態であり、前記ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックに電力を供給し、第２の電力ドメインは、前記第１の電力ドメインよりも電圧が高く、前記第１の電力ドメインに含まれる前記メインリンクの共通レーンについてパワーゲーティングされるドメインである、方法。
2. 前記共通モード電圧維持部は、前記第１の電力ドメインにおいてスリーステートで利用される送信ドライバ回路を有する、請求項１に記載の方法。
3. 前記共通モード電圧維持部は、外部キャパシタに結合する一対の送信ドライバパッドと、前記一対の送信ドライバパッドに電力を供給するべく結合された分圧器と、備える請求項１または２に記載の方法。
4. 前記ソースＰＨＹの電源を落とす前に前記一対の送信ドライバパッドを充電する段階を備える請求項３に記載の方法。
5. 前記少なくとも２つの分離した電力ドメインは、前記メインリンクに含まれるレーンのうちのデータスプラインについて、前記第１の電力ドメイン及び前記第２の電力ドメインと別個の分離した第３の電力ドメインを含む請求項１から４の何れか１項に記載の方法。
6. 前記データスプラインには一対の送信機が結合されている請求項５に記載の方法。
7. 前記共通モード電圧を保持する段階の後に、前記第２の電力ドメインにおいてロジックへの電力を停止させる一方、前記第１の電力ドメインにおいて複数の設定レジスタを保持することによって、前記少なくとも２つの分離した電力ドメインを用いてパネルセルフリフレッシュを実施する段階を備える請求項１から６の何れか１項に記載の方法。
8. 前記物理層インターフェースは、ＤｉｓｐｌａｙＰｏｒｔ規格に準拠する請求項１から７の何れか１項に記載の方法。
9. コンピュータに
   ディスプレイにおいてメインリンクを介するソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインに対し、共通モード電圧維持部により、前記ソースＰＨＹの電源を落とした後に、第１の電力ドメインについて前記メインリンクを介してデータを送信する送信機の共通モード電圧を保持する手順を実行させ、
   前記第１の電力ドメインは、常にオン状態であり、前記ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックに電力を供給し、第２の電力ドメインは、前記第１の電力ドメインよりも電圧が高く、前記第１の電力ドメインに含まれる前記メインリンクの共通レーンについてパワーゲーティングされるドメインである、プログラム。
10. 前記共通モード電圧維持部は、前記第１の電力ドメインにおいてスリーステートで利用される送信ドライバ回路を有する、請求項９に記載のプログラム。
11. 前記共通モード電圧維持部は、外部キャパシタに結合する一対の送信ドライバパッドと、前記一対の送信ドライバパッドに電力を供給するべく結合された分圧器と、備える請求項９または１０に記載のプログラム。
12. 前記コンピュータに、前記ソースＰＨＹの電源を落とす前に前記一対の送信ドライバパッドを充電する手順を実行させるための請求項１１に記載のプログラム。
13. 前記少なくとも２つの分離した電力ドメインは、前記メインリンクに含まれるレーンのうちのデータスプラインについて、前記第１の電力ドメイン及び前記第２の電力ドメインと別個の分離した第３の電力ドメインを含む請求項９から１２の何れか１項に記載のプログラム。
14. 前記データスプラインには一対の送信機が結合されている請求項１３に記載のプログラム。
15. 前記コンピュータに、前記共通モード電圧を保持する手順の後に、前記第２の電力ドメインにおいてロジックへの電力を停止させる一方、前記第１の電力ドメインにおいて複数の設定レジスタを保持することによって、前記少なくとも２つの分離した電力ドメインを用いてパネルセルフリフレッシュを実施する手順を実行させるための請求項９から１４の何れか１項に記載のプログラム。
16. 前記物理層インターフェースは、ＤｉｓｐｌａｙＰｏｒｔ規格に準拠する請求項９から１５の何れか１項に記載のプログラム。
17. ディスプレイエンジンと、
    前記ディスプレイエンジンに結合されているソースＰＨＹと
    を備え、
    前記ソースＰＨＹは、ディスプレイにおいてメインリンクを介するソースＰＨＹからシンクＰＨＹへの物理層インターフェースについて少なくとも２つの分離した電力ドメインを含み、
    第１の電力ドメインは、常にオン状態であり、前記ソースＰＨＹの電源を入れるために必要なステータスおよび設定の情報を格納する複数のロジックブロックに電力を供給し、第２の電力ドメインは、前記第１の電力ドメインよりも電圧が高く、前記第１の電力ドメインに含まれる前記メインリンクの共通レーンについてパワーゲーティングされるドメインであり、
    前記ソースＰＨＹの電源を落とした後に、前記第１の電力ドメインについて前記メインリンクを介してデータを送信する送信機の共通モード電圧を保持する共通モード電圧維持部をさらに備える、ソースディスプレイデバイス。
18. 前記共通モード電圧維持部は、前記第１の電力ドメインにおいてスリーステートで利用される送信ドライバ回路を有する、請求項１７に記載のソースディスプレイデバイス。
19. 前記共通モード電圧維持部は、外部キャパシタに結合する一対の送信ドライバパッドと、前記一対の送信ドライバパッドに電力を供給するべく結合された分圧器と、を備える請求項１７または１８に記載のソースディスプレイデバイス。
20. 前記一対の送信ドライバパッドは、前記ソースＰＨＹの電源を落とす前に充電される請求項１９に記載のソースディスプレイデバイス。
21. 前記メインリンクに含まれるレーンのうちのデータスプラインについて、前記第１の電力ドメイン及び前記第２の電力ドメインと別個の分離した第３の電力ドメインを備える請求項１７から２０の何れか１項に記載のソースディスプレイデバイス。
22. 前記データスプラインに結合されている一対の送信機を備える請求項２１に記載のソースディスプレイデバイス。
23. 前記第２の電力ドメインにおいてロジックへの電力を停止させる一方、前記第１の電力ドメインにおいて複数の設定レジスタを保持することによって、前記少なくとも２つの分離した電力ドメインを用いてパネルセルフリフレッシュが実施される請求項１７から２２の何れか１項に記載のソースディスプレイデバイス。
24. 前記物理層インターフェースは、ＤｉｓｐｌａｙＰｏｒｔ規格に準拠する請求項１７から２３の何れか１項に記載のソースディスプレイデバイス。

Images