CN103370878B - 集成电路内的电源管理 - Google Patents
集成电路内的电源管理 Download PDFInfo
- Publication number
- CN103370878B CN103370878B CN201180065339.4A CN201180065339A CN103370878B CN 103370878 B CN103370878 B CN 103370878B CN 201180065339 A CN201180065339 A CN 201180065339A CN 103370878 B CN103370878 B CN 103370878B
- Authority
- CN
- China
- Prior art keywords
- programmable circuit
- circuit system
- processor system
- programmable
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
集成电路(200,300)可包括经配置以运行程序代码的处理器系统(202,310),其中所述处理器系统为硬连线的。所述集成电路还可包括可配置以实施不同物理电路的可编程电路系统(204,315)。所述可编程电路系统可耦接到所述处理器系统并且可经配置以在所述处理器系统的控制下实施断电程序。
Description
技术领域
本说明书内揭示的一项或多项实施例涉及集成电路(IC)。更确切地说,一项或多项实施例涉及包括处理器系统和可编程电路系统的IC内的电源管理。
背景技术
集成电路(IC)可以被实施来执行规定的功能。一类IC为可编程IC,例如,现场可编程门阵列(FPGA)。FPGA通常包括可编程单元片(tile)的阵列。这些可编程单元片可以包括,例如,输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、乘法器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁定环路(DLL)等等。
每个可编程单元片通常包括可编程互连电路系统和可编程逻辑电路系统。可编程互连电路系统通常包括不同长度的大量互连线,这些互连线由可编程互连点(PIP)互连。可编程逻辑电路系统使用可编程元件来实施用户设计的逻辑,这些可编程元件可以包括,例如,函数发生器、寄存器、算术逻辑等等。
可编程互连电路系统和可编程逻辑电路系统的编程方式通常为,将配置数据流载入到内部配置存储器单元中,所述内部配置存储器单元对可编程元件如何配置进行了定义。配置数据可以从存储器读取(例如,从外部PROM读取)或可以通过外部装置写入FPGA中。随后,各个存储单元的整体状态可以确定FPGA的功能。
另一类可编程IC为复杂可编程逻辑装置(CPLD)。CPLD包括用互连开关矩阵连接在一起并且连接到输入/输出(I/O)资源的两个或多个“功能块”。CPLD的每个功能块包括类似于可编程逻辑阵列(PLA)和可编程阵列逻辑(PAL)装置中所用结构的二级AND/OR结构。在CPLD中,配置数据通常存储在非易失性存储器中的芯片上。在一些CPLD中,配置数据首先存储在非易失性存储器中的芯片上,然后作为初始配置(编程)序列的一部分被下载到易失性存储器。
对于所有这些可编程IC,装置的功能性由提供给装置以控制装置功能性的数据位来控制。数据位可存储在易失性存储器(例如,像FPGA和一些CPLD中的静态存储器单元)中、非易失性存储器(例如,像一些CPLD中的FLASH存储器)中或任何其他类型的存储器单元中。
其他可编程IC通过使用处理层(例如,金属层)而得到编程,该处理层可编程地将装置上的各元件互连。这些可编程IC称为掩模可编程装置。可编程IC也可以用其他方式来实施,例如,使用熔丝技术或反熔丝技术。短语“可编程IC”可以包括但不限于这些装置,而且还可以包括仅部分可编程的装置,包括,例如,专用集成电路(ASIC)。例如,另一种类型的可编程IC包括硬编码晶体管逻辑与可编程交换组构的组合,该可编程交换结构可编程地将硬编码晶体管逻辑互连。
一些现代IC,包括上文论述的各种IC中的一些,包括能够运行程序代码的嵌入式处理器。该处理器可以制造成包括可编程逻辑电路系统和可编程互连电路系统的同一裸片的一部分,这两种电路系统也统称为IC的“可编程电路系统”。应了解,在处理器内对程序代码的运行有别于IC上可以提供的对可编程电路系统进行的“编程”或“配置”。使用配置数据对IC中可编程电路系统进行编程或配置的动作,会导致在该可编程电路系统内实施不同的物理电路。在复杂IC内,例如,在具有可编程电路系统和处理器的复杂IC内,电源管理可能是重大的问题。
发明内容
本说明书中所揭示的一项或多项实施例涉及集成电路(IC),且更确切地说,涉及包括处理器系统(PS)和可编程电路系统的IC内的电源管理。
用于调节集成电路内功耗的方法的一项实施例可以包括耦接到硬连线的处理器系统的可编程电路系统,其中该方法可以包括:将该集成电路的该处理器系统和该可编程电路系统置于运作模式中;以及在该处理器系统的控制下在该可编程电路系统内启动断电程序,同时该处理器系统保持在运作模式中,其中该可编程电路系统可以经配置以独立于该处理器系统而断电。
在该实施例的一方面,该方法还可以包括:响应于确定该可编程电路系统的断电程序完成,在该处理器系统的控制下使该可编程电路系统断电。
在该实施例的另一方面,该方法还可以包括:在使该可编程电路系统断电之前,确定可编程电路系统内实施的电路的状态信息;以及将该状态信息存储在存储器内。
在该实施例的又另一方面,该方法还可以包括:将该状态信息存储在该处理器系统内的存储器内;或者在该处理器系统的控制下使该可编程电路系统通电;或者在该可编程电路系统内实施的电路内恢复该状态信息。
在该实施例的另一方面,该方法还可以包括:在该处理器系统的控制下使该可编程电路系统通电,其中该可编程电路系统包括第一电路;以及对该可编程电路系统的至少一部分进行配置以在该可编程电路系统内实施第二电路。
在该实施例的又另一方面,该方法还可以包括:在该处理器系统的控制下使该可编程电路系统通电;以及用根据多个电路的功率资料所选择的该多个电路中的一者来对可编程电路系统的至少一部分进行配置,其中该多个电路中的每一者是功能等效的并且具有不同的功率资料。
集成电路的一项实施例可以包括:经配置以运行程序代码的处理器系统,其中该处理器系统为硬连线的;以及耦接到该处理器系统的可编程电路系统,用于实施不同的物理电路,其中该可编程电路系统可以经配置以独立于该处理器系统而断电并且可以在该处理器系统的控制下断电。
在该实施例的一方面,该集成电路还可以包括经配置以执行模拟-数字转换的系统监控器,其中该系统监控器直接耦接到该处理器系统上。
在该实施例的另一方面,响应于确定该可编程电路系统已经完成了断电程序,该处理器系统可以发信号通知电源供应开关以使该可编程电路系统断电。
在该实施例的又另一方面,该处理器系统可以经配置以在使该可编程电路系统断电之前确定该可编程电路系统内实施的电路的运作状态,并且将规定可编程电路系统的运作状态的状态信息存储在存储器内。
在该实施例的另一方面,处理器系统可以包括:核心;以及内部存储器,其中该核心可以经配置以将该状态信息存储在该处理器系统的内部存储器内。
在该实施例的又另一方面,该处理器系统可以经配置以使该可编程电路系统通电,并且根据所存储的状态信息来恢复该可编程电路系统的运作状态。
在该实施例的另一方面,第一电平转换器可以经配置以在处理器系统与可编程电路系统之间传递系统电平信号;而第二电平转换器可以经配置以在处理器系统与可编程电路系统之间传递用户信号,其中第一电平转换器和第二电平转换器可以是可独立地激活的。
在该实施例的又另一方面,处理器系统可以经配置以响应于对可编程电路系统的至少一部分进行配置的请求而从低功率模式中唤醒(awake)。
在该实施例的另一方面,可编程电路系统可以包括电平检测电路系统,该电平检测电路系统经配置以检测提供给可编程电路系统的电源供应的电压电平是否已经达到了使可编程电路系统运作所必需的预定电压电平,其中该电平检测电路系统可以经配置以在第一模式或第二模式下运作,该第一模式响应于检测到该电源供应的电压电平已经达到了预定电压电平而立刻发信号通知该处理器系统,该第二模式响应于该电源供应的电压电平已经达到了预定电压电平之后的预定时间量结束而立刻发信号通知该处理器系统。
在该实施例的另一方面,该处理器系统可以经配置以根据多个功能等效电路中每一者的性能资料来从该多个功能等效电路中选择一个电路并且可以启动对可编程电路系统的配置以在该可编程电路系统内实施所选电路。
在该实施例的另一方面,该多个电路中每一者的性能资料可以包括功耗信息,其中该处理器系统可以选择具有对应于功耗要求的性能资料的电路。
该集成电路的另一项实施例可以包括:经配置以运行程序代码的处理器系统,其中该处理器系统可以为硬连线的;以及可经配置以实施不同物理电路的可编程电路系统,其中该可编程电路系统可以耦接到该处理器系统并且可以经配置以在该处理器系统的控制下实施断电程序,其中该处理器系统可以经配置以根据多个功能等效电路中每一者的性能资料来从该多个功能等效电路中选择一个电路并且可以启动对可编程电路系统进行的配置以在可编程电路系统内实施所选电路。
在该实施例的一方面,该多个电路中每一者的性能资料可以包括功耗信息,其中该处理器系统可以选择性能资料对应于功耗要求的电路。
附图说明
图1为示出了根据本说明书内所揭示的一项实施例的集成电路(IC)的架构的第一方框图。
图2为示出了根据本说明书内所揭示的另一项实施例的IC的第二方框图。
图3为示出了根据本说明书中所揭示的另一项实施例的、经配置以用于电源管理的系统的第三方框图。
图4为示出了根据本说明书中所揭示的另一项实施例的IC的电源管理方法的第一流程图。
图5为示出了根据本说明书中所揭示的另一项实施例的IC的电源管理方法的第二流程图。
图6为示出了根据本说明书中所揭示的另一项实施例的IC的电源管理方法的第三流程图。
具体实施方式
尽管本说明书是以权利要求书作为结论,权利要求书限定了被看做是新颖的一项或多项实施例的特征,但是据信,如果考虑了结合附图所做的描述,那么该一项或多项实施例将得到更好的理解。按照要求,本说明书内揭示了一项或多项详细实施例。但应了解,该一项或多项实施例仅仅为示例性的。因此,本说明书内所揭示的特定结构及功能细节不应解释为限制性的,而是仅仅作为权利要求书的依据,以及作为用于教示本领域技术人员在实际中的任何恰当详细结构中以各种方式应用该一项或多项实施例的代表性依据。另外,本文所使用的术语和短语并不意图用作限制,而是意图提供对本文所揭示的一项或多项实施例的可理解的描述。
本说明书中所揭示的一项或多项实施例涉及集成电路(IC),且更确切地说,涉及包括处理器系统和可编程电路系统部分的IC内的电源管理。IC可以被实施以包括耦接到可编程电路系统的处理器系统。一般来说,可编程电路系统可以经配置以独立于处理器系统而通电和/或断电。处理器系统可以担有管理可编程电路系统的电力循环的任务。独立于处理器系统而使可编程电路系统断电的能力允许IC以高电源效率的方式运转。另外,当可编程电路系统保持断电时,处理器系统可以持续运作并且运行程序代码。
由于电源管理功能在IC的两个子系统(即,处理器系统与可编程电路系统)之间提供独立性,因此处理器系统也可以被置于低功率或睡眠模式。当从低功率模式中唤醒时,处理器系统可以执行诸如在可编程电路系统内启动通电程序的功能。
当处理器系统和可编程电路系统运作时,处理器系统可以启动有关可编程电路系统的一个或多个配置和/或重新配置功能。使处理器系统具有重新配置能力以在可编程电路系统内物理地实施电路系统,允许在IC内实施的系统即使在现场被部署和运作时也能持续进化和升级。
图1为示出了根据本说明书中所揭示的一项实施例的IC的架构100的第一方框图。架构100可以在,例如,现场可编程门阵列(FPGA)类型的IC内实施。如图所示,架构100包括若干不同类型的可编程电路,例如,逻辑、块。例如,架构100可以包括大量不同的可编程单元片,包括多吉比特收发器(MGT)101、可配置逻辑块(CLB)102、随机存取存储器块(BRAM)103、输入/输出块(IOB)104、配置与时钟逻辑(CONFIG/CLOCK)105、数字信号处理块(DSP)106、专门输入/输出块(I/O)107(例如,配置端口和时钟端口),以及其他可编程逻辑108,诸如数字时钟管理器、模拟-数字转换器、系统监控逻辑等等。
在一些可编程IC中,每个可编程单元片包括可编程互连元件(INT)111,该可编程互连元件具有通往和来自每个邻近单元片中相应INT111的标准化连接。因此,这些INT111一起实施所示IC的可编程互连结构。如图1顶部处所包括的实例所示,每个INT111还包括引向和引自同一单元片内的可编程逻辑元件的连接。
例如,CLB102可以包括可配置逻辑元件(CLE)112,该可配置逻辑元件可以经编程以实施用户逻辑加上单个INT111。除了一个或多个INT111之外,BRAM103还可以包括BRAM逻辑元件(BRL)113。通常,一个单元片中所包括的INT111的数量取决于该单元片的高度。在所描绘的实施例中,一个BRAM单元片与五个CLB具有相同的高度,但也可使用其他数量(例如,四个)。除了合适数量的INT111之外,DSP单元片106还可以包括DSP逻辑元件(DSPL)114。除了一项INT111之外,IOB104还可以包括,例如,两项输入/输出逻辑元件(IOL)115。所属领域的技术人员将会清楚,连接至,例如,IOL115的实际的I/O板通常并不局限于IOL115区域。
在图1所描绘的实例中,裸片中心附近的列状区域(图1中所示为阴影部分)用于配置、时钟以及其他控制逻辑。从此列延伸出去的水平区域109用于在可编程IC的整个宽度上分布时钟与配置信号。
利用图1中所示架构的一些可编程IC包括额外逻辑块,该等额外逻辑块使该规则列状结构分裂,构成可编程IC的大部分。额外逻辑块可以是可编程块和/或专用电路。例如,描绘为PROC110的处理器块横跨了若干列的CLB和BRAM。
PROC110可以实施为硬连线处理器,该硬连线处理器制造成裸片的一部分,该裸片用于实施IC的可编程电路系统。PROC110可以表示多种不同处理器类型和/或系统中的任何一种,从复杂性上说,包括从单个处理器,例如,能够运行程序代码的单核心,到具有一个或多个核心、模块、协处理器、接口等的整个处理器系统。
在更复杂的布置中,例如,PROC110可以包括一个或多个核心,例如,中央处理单元、高速缓冲存储器、存储器控制器、单向和/或双向接口,该单向和/或双向接口可配置用于直接耦接到可编程IC的I/O引脚以及/或者耦接到可编程IC的可编程电路系统。短语“可编程电路系统”可以指本文所描述的各种可编程或可配置电路块或单元片,以及互连电路,该互连电路用于根据载入到IC中的配置数据选择性地对各种逻辑块、单元片和/或元件进行耦接。在一项实施例中,可编程电路系统也可以实施为或称为可编程组构。使用使PROC110与可编程电路系统耦接的一个或多个接口,PROC110可以执行整个IC的电源管理功能。例如,PROC110可以控制可编程电路系统的电力循环。此外,PROC110可以进入和离开睡眠或低功率模式。
图1意在只示出可以用于实施IC的一个示例性架构。例如,一列中的逻辑块数量、这些列的相对宽度、列的数量与次序、这些列中所包括的逻辑块类型、逻辑块的相对大小,以及图1顶部处所包括的互连/逻辑实施方案,均纯粹为示例性的。在实际IC中,例如,无论CLB出现在何处,此处通常都包括一个以上邻近列的CLB,以促进用户电路设计的有效实施。然而,相邻CLB列的数量可以随IC的总大小变化。
图2为示出了根据本说明书中所揭示的另一项实施例配置的IC200的第二方框图。IC200可以使用各种不同架构中的任何一种来进行实施,该等不同架构包括耦接到可编程电路系统204的处理器系统(PS)202。例如,IC200可以使用与图1的架构100相同的或相似的架构进行实施,但并不必须是这种情况。一般来说,IC200更详细地示出了可以用于将PS202与可编程电路系统204内实施的电路系统耦接起来的各种接口。
在图2所示的实例中,所示出的PS202占据了IC200的裸片的近三分之二,而所示的可编程电路系统204占据了同一裸片的近三分之一。然而,图2并不意图为IC200的成比例表示。相反,所提供的图2是出于说明的目的,并且它并不意图作为对本说明书中所揭示的一项或多项实施例的限制。
一般来说,PS202实施为IC200内的硬连线系统。在PS202内的各种组件或模块通过带箭头的线(例如,信号或通信链路)耦接这个方面,这些箭头意在示出控制的方向或流向。以此而言,用带方向箭头的线示出的信号大体指示出对该信号的控制,是由发出箭头的源组件施加的,而不是由目标组件施加的。这些箭头一般并不意图指示出数据的单向流动或者信号的方向性。以此而言,尽管存在带方向箭头,但是信号仍可以被实施为双向信号或通信链路。
在本说明书中,相同的参考符号用于指代端子、信号线、导线以及它们的对应信号。以此而言,本说明书中的术语“信号”、“导线”、“连接”、“端子”以及“引脚”有时可以互换使用。还应了解,术语“信号”、“导线”等可以表示一个或多个信号,例如,单个位通过单根导线的传送或多个并行位通过多根并联导线的传送。此外,根据具体情况,所提及的每根导线或每个信号都可以表示由该信号或导线连接的两个或多个组件之间的双向通信。
如图所示,PS202可以包括核心复合物206。核心复合物206可以包括核心208和210、DSP单元212和214、中断请求单元(IRQ)216以及窥探控制单元(SCU)218。核心208和210中的每一者可以包括嵌入其中的一级(L1)缓存器(未示出)。尽管本文所揭示的实施例中可以使用各种不同类型的处理器核心和/或DSP单元中的任何一种,但是核心208和210各自可以实施为ARMCortexTM-A9类型的处理器核心,其中每个核心均具有32KB的指令缓存器和32KB的数据缓存器。DSP单元212和214可以实施为NEONTM媒体和/或浮点处理引擎的形式。DSP单元212和214中的每一者可以提供基于128位向量的DSP功能。ARMCortexTM-A9处理器核心和NEONTM媒体以及/或者浮点处理引擎均可以从英国剑桥的ARM技术有限公司(ARMHoldingsofCambridge,UK)(ARM)购得。
在PS202内,核心复合物206耦接到二级(L2)缓存器220和芯片上存储器(OCM)222。L2缓存器220可以实施为256KB的存储器。OCM222也可以实施为256KB的存储器。核心208和210以及DSP单元212和214可以直接存取L2缓存器220和OCM222。一般来说,OCM222提供了局部存储,该局部存储可用于PS202和/或可编程电路系统204,例如,可编程电路系统204内实施的电路。通过比较,L2缓存器220(也可以为存储器)用作PS202的缓存器。相应地,L2缓存器220可以存储小块或小部分的数据,它们为存储在RAM(例如,芯片外的运行存储器)中的数据位的有效副本。如果,例如,针对存储在L2缓存器220中的数据发出读取请求时,所述数据可以从L2缓存器220处读取出而非从RAM中撷取出。
PS202还可以包括复位单元224、时钟单元226和存储器控制器228。复位单元224可以接收来自IC200外部的源处产生的一个或多个信号,例如信号230。信号230可以指导复位单元224以使PS202和/或PS202内的一个或多个组件或所有组件复位。时钟单元226也可以从IC200外部的源处接收一个或多个参考信号,例如信号232。时钟单元226,例如,可以实施为或可以包括能够与接收到的信号232同步化的锁相环电路系统。时钟单元226可以生成可以在整个PS202内分布的一个或多个不同频率的一个或多个时钟信号(未示出)。另外,时钟单元226可以生成一个或多个不同频率的一个或多个时钟信号,该一个或多个时钟信号可以分布到可编程电路系统204中以供其中实施的电路使用。
存储器控制器228可以经实施以与定位在IC200外部(例如,“芯片外”)的一个或多个不同类型的RAM进行通信。例如,存储器控制器228可以经实施以存取(例如,读取和/或写入)各种类型的存储器,包括但不限于,双数据速率(DDR)2、DDR3、低功率(LP)DDR2类型的存储器,无论是16位、32位,还是带ECC的16位等。能够与存储控制器228进行通信的不同存储器类型的列表仅出于说明的目的而提供,而并不意图形成限制或做到详尽。
PS202也可以包括耦接到核心交换机236和可编程电路系统204的直接存储器存取(DMA)接口234。PS202还包括存储器交换机238,该存储器交换机耦接到将在本说明书中更详细描述的接口256中的一个接口(即,接口256D)、OCM222和存储器控制器228。
如图所示,核心交换机236可以在PS202的各组件之间路由信号。在一项实施例中,核心交换机236可以直接耦接到PS202的内部总线(未示出)。在这样的实施例中,PS202内与核心交换机236连接的每个其他组件可以通过该内部总线而耦接到核心交换机236。例如,接口240、242、246和248各自可以经由该内部总线而耦接到核心交换机236。该内部总线可以实施为多种不同总线中的任何一种,例如,高级外围总线(APB)。
一般来说,PS202可以包括大约四类I/O。PS202可以提供闪存类型的接口、较高性能接口、较低性能接口,以及调试接口。对于第一类I/O,PS202可以包括一个或多个闪存接口240,所示为240A和240B。例如,一个或多个闪存接口240可以实施为经配置以进行4位通信的四串行外围接口(QSPI)。一个或多个闪存接口240可以实施为并行8位的NOR/SRAM类型的接口。一个或多个闪存接口240可以实施为经配置以进行8位和/或16位通信的NAND接口。然而,可以使用其他位宽度。
对于第二类I/O,PS202可以包括所提供的性能水平高于第一类I/O的一个或多个接口242。接口242A至242C中的每一者可以分别耦接到DMA控制器244A至244C。例如,一个或多个接口242可以实施为通用串行总线(USB)类型的接口。一个或多个接口242可以实施为吉比特以太网类型的接口。一个或多个接口242可以实施为安全数字(SD)类型的接口。
对于第三类I/O,PS202可以包括所提供的性能水平低于第二类I/O的一个或多个接口246,例如接口246A至246D。例如,一个或多个接口246可以实施为通用I/O(GPIO)类型的接口。一个或多个接口246可以实施为通用异步接收器/发射器(UART)类型的接口。一个或多个接口246可以采用串行外围接口(SPI)总线类型的接口形式进行实施。一个或多个接口246可以采用控制器局域网(CAN)类型的接口形式进行实施。一个或多个接口246可以采用三重定时器计数器(TripleTimerCounter,TTC)和/或看门狗定时器(WatchdogTimer,WDT)类型的接口形式进行实施。
对于第四类I/O,PS202可以包括一个或多个调试接口248,例如,处理器JTAG(PJTAG)端口或接口248A和跟踪接口248B。PJTAG端口248A可以向PS202提供外部调试接口。跟踪接口248B可以提供一个端口用于从可编程电路系统204处接收调试(例如,跟踪)信息,一个接口用于将PS202的调试数据发送到可编程电路系统204,以及一个交叉触发端口。交叉触发端口使可编程电路系统204内的电路系统能够在PS202内触发调试功能,例如,跟踪。相似地,PS202可以在可编程电路系统204内实施的电路内启动调试功能。
如图所示,接口240、242、246和248中的每一者可以耦接到多工器250。多工器250提供了可以直接路由到或耦接到IC200外部引脚的多个输出端,例如,设置IC200的包内的球。例如,IC200的多个I/O引脚,例如,53个引脚,可以由接口240、242、246和248所共享。用户可以将多工器250作为PS202的一部分来进行配置,用于在接口240至248中选择将被使用的接口,且因此,此接口会经由多工器250耦接到IC200的I/O引脚。
如图所示,接口242至248还可以选择性地耦接到组构多工器输入/输出(FMIO)接口252。相应地,基于IC200的用户配置,且更确切地说是PS202的用户配置,I/O类型二、三或四,即接口242至248中任一者均可以经由FMIO接口252耦接到IC200的可编程电路系统204。这使得经由接口242至248中任一者进行通信的数据能路由到可编程电路系统204内的电路系统,以进行进一步处理和/或监控。
控制寄存器254可以经配置以控制PS202的各方面(如果不是大部分)。可以将一个或多个命令写入控制寄存器254以控制或调节PS202的运作。例如,可编程电路系统204内的电路可以通过下文将更详细描述的接口(例如,接口256B)来对控制寄存器254进行写入。控制寄存器254可以控制或调节功能,例如控制知识产权(IP)启用复位,对时钟单元226产生的时钟频率进行设置,规定I/O驱动强度,以及其他系统级功能。控制寄存器254可以调节额外的功能,例如,使PS202断电、单独使PS202的特定接口断电或停用,等等。可以通过总线来对控制寄存器254进行存取,例如,将控制寄存器254耦接到核心交换机236的APB(未示出)。
PS202也可以包括直接与可编程电路系统204耦接的一个或多个接口256,描绘为接口256A至256D。在一项实施例中,接口256中的一个或多个或所有接口可以根据由ARM公布的AMBAAXI协议规范(AXI)来实施。例如,接口256中的每一者可以根据AMBAAXI协议规范v.2.0来实施。一般来说,AXI为一种高性能高频率的接口,它适用于亚微米互连。
再次参看图2,接口256A和256B,例如,每一者均可以经实施以提供两个32位信道,这两个信道将可编程电路系统204与核心交换机236耦接起来。接口256A可以实施为通用主接口。接口256A,例如,可以用于执行从PS202和/或其中的DMA控制器到可编程电路系统204的通用数据传递。接口256B可以实施为通用从属接口。例如,接口256B可以用于执行PS202与可编程电路系统204之间的通用数据传递。
通过接口256A至256B以及核心交换机236,可编程电路系统204内实施的电路可以存取接口240、242、246和248中的各个装置。通过接口256A和/或256B以及核心交换机236,可编程电路系统204内的电路还可以直接存取OCM222以及通过存储器控制器228存取芯片外存储器,等等。在一项实施例中,接口246可以经由例如APB总线(未示出)等总线而耦接到核心交换机236。
接口256C可以实施为64位从属接口,它将可编程电路系统204直接与核心复合物206耦接起来,且更确切地说是,直接与SCU218耦接起来。通过接口256C和SCU218,可编程电路系统204内实施的电路具备对以下装置的直接存取能力:核心208和210中每一者内的L1缓存器、IRQ216、L2缓存器220和OCM222。相应地,可编程电路系统204内的电路可以对这些存储器进行读取和/或写入,并且可以检测核心复合物206内生成或断定的中断。此外,信号290还可以表示来自可编程电路系统204的一个或多个中断,这些中断可以作为端口或信号提供给IRQ216;以及/或者表示来自PS202且具体来说是来自核心复合物206的一个或多个中断副本,这些中断副本可以作为端口或信号提供给可编程电路系统204。在另一项实施例中,接口256C可以提供对核心复合物206的一致存取,该核心复合物适用于供充当协处理器的电路使用。例如,可编程电路系统204内实施的软处理器可以经由接口256C而与PS202进行通信。
接口256D可以经实施以提供多个,例如,四个,64位从属接口。接口256D可以用于有效地在PS202与可编程电路系统204内实施的电路之间交换大量数据。如图所示,接口256D使可编程电路系统204内实施的电路能够经由存储器交换机238存取OCM222并能够经由存储器交换机238和存储器控制器228存取芯片外存储器。
PS202还包括处理器配置存取端口(PCAP)258。如图所示,PCAP258可以耦接到位于可编程电路系统204内的配置控制器260和系统监控器块(系统监控器)262。
此外,PS202可以包括PS电压检测器292。PS电压检测器292可以监控来自电源(描绘为信号294)的输入电压源。响应于确定信号294的电压满足预定电压电平,PS电压检测器292可以通过发出控制信号(未示出)来启用一个或多个其他组件。例如,响应于确定信号294的电压至少为最小电压电平,PS电压检测器292可以启用IC200的一个或多个IOB。在另一个实例中,响应于确定信号294的电压满足最小电压电平,PS电压检测器292可以同时启用一个或多个电平转换器,所示为电平转换电路系统296。PS电压检测器292的其他功能将参看剩余附图进行描述。
一般来说,电平转换电路系统296有助于使PS202与可编程电路系统204电气隔离。电平转换电路系统296经配置以将第一电压电平的信号转换为第二电压电平的信号。在一些情况下,第一电压电平与第二电压电平可以是不同的电压值。例如,在一些情况下,PS202可以使用某一电力信号来运作,该电力信号具有的电压电势不同于提供给可编程电路系统204的电力信号。在其他情况下,PS202可以接收与提供给可编程电路系统204的电力信号具有或意图具有相同电压电势的一个或多个电力信号。然而,这些电力信号可以被独立地控制,从而使得尽管电力信号的电压电势相似或相同,但仍存在两个不同的电力域。与提供给可编程电路系统204的电力信号相比,电力信号的独立性会使提供给PS202的电力信号的电压电势发生小量变动。
为了虑及电力信号中的电势变化,并且也为了支持可编程电路系统204独立于PS202的电力循环能力,在PS202与可编程电路系统204之间来往的信号可以穿过电平转换电路系统296。尽管所示为单个块,但应了解,所述多个接口中的每个接口,例如,FMIO接口252、跟踪接口248B、接口256A至256D、PCAP258以及诸如时钟信号和DMA信号的任何其他信号,均可以包括,或穿过用电平转换电路系统296表示的电平转换器。电平转换电路系统296确保在PS202与可编程电路系统204之间传播的信号的电压电平是相匹配的。
IC200可以包括电平转换电路系统296内的一个或多个不同类别的电平转换器。例如,第一类别的电平转换器可以经配置以将信号,例如系统级信号如配置信号、边界扫描信号,和/或功能,直接从PS202连接到可编程电路系统204内的组件,例如,所述的系统监控器262。在PS离开复位状态(例如,进入运作模式)且供给可编程电路系统204的电力被确定足够运作时,可以启用属于第一类别电平转换电路系统的电平转换器。足够使可编程电路系统204运作的电力可以包括用于使可编程电路系统204的配置发生的充足电力,和/或用于使可编程电路系统204内实施的任何电路运转的充足电力。
第二类别电平转换器可以经配置以将测试信号从可编程电路系统204连接到PS202。第二类别电平转换器可以在以下时候启用:PS202离开复位状态且可编程电路系统204具有足够电力且还经配置以实施电路系统。当禁用时,第二类别电平转换器可以经配置以输出默认的逻辑高。
第三类别电平转换器可以经配置以或者可用于连接PS202与可编程电路系统204之间的用户信号。第三类别电平转换器可以在以下时候启用:PS202离开复位状态并且可编程电路系统204具有足够电力且已配置。在一项实施例中,第三类别电平转换器在禁用时可以经配置以输出默认的逻辑低。
第四类别电平转换器可以经配置以在可编程电路系统204与PS202之间传输一个或多个系统级信号。第四类别电平转换器可以经配置以一直被启用,例如,在运作。
可编程电路系统204可以经实施以包括一个或多个可编程电路块,这些块可以使用可编程互连电路系统而耦接在一起。可编程电路块以及可编程互连电路系统可以经配置以基于载入到IC200中的配置数据来实施一个或多个不同的物理电路,例如,用户电路280。应了解,可编程电路系统204(除了其中实施的各种硬连线电路之外)是不运作或运转的,直到有配置数据载入到配置存储器中致使物理电路系统将在可编程电路系统204内实施为止。
如图所示,可编程电路系统204可以包括配置控制器260和系统监控器262。配置控制器260和系统监控器262可以耦接到PS202内的PCAP258。配置控制器260和系统监控器262可以采用硬连线电路系统的形式进行实施。配置控制器260负责将配置数据写入配置存储器单元中,从而在可编程电路系统204内物理性地实施配置数据所规定的电路系统。
如配置控制器260一样,系统监控器262经由PCAP258而直接与PS202相连,系统监控器262可以执行功能例如模拟-数字(A/D)转换,此功能可以用于提供电压监控、电流监控,以及/或者温度监控。系统监控器262可以包括多个输入端,例如16。一个或多个输入端可以选择性地经配置以用于信号的连续监控。一般来说,系统监控器262可以高达约1MHz的采样率提供在大约零与一伏特之间电压的12位采样。通过采样功能,系统监控器262可以监控电压变化以检测事件例如电流变化、温度变化等。例如,系统监控器262可以对二极管的正向电压进行采样,以产生温度的测量值,因为正向电压是与温度有关的。一般来说,较大的电压指示较低的温度。
可以被监控的信号可以包括IC200内的信号或从外部源提供给IC200的信号。在一方面,当信号变化超过某一预定量时,系统监控器262可以提供警报或通知功能。例如,当满足特定条件时,例如当信号的值增大或减小到规定范围以外时,可以将警报或其他指示信号提供给可编程电路系统204内的电路系统。在另一实例中,中断可以由系统监控器262产生,它可以被提供给PS202,例如,提供给IRQ216。系统监控器262还可以经配置以流出由A/D转换产生的样本数据,周期性地提供样本数据,或当被可编程电路系统204内的电路系统或被PS202轮询时提供样本数据。
系统监控器262可以包括一个或多个不同类型的接口。为了执行A/D转换,系统监控器可以包括可被采样的一个或多个模拟输入端。系统监控器262可以包括JTAG接口,通过该接口PS202可以与系统监控器262交互。使用JTAG接口,系统监控器262可以用作PS202的外围设备。系统监控器262还可以包括可由可编程电路系统204内的电路系统来控制的一个或多个可配置信号。例如,在可编程电路系统204内实施的电路系统可以控制系统监控器262的一个或多个信号,以从系统监控器262接收采样值。系统监控器262还可以包括一个或多个信号,通过该等信号,参考电压可以从外部提供给IC200。
在另一项实施例中,系统监控器262可以为IC200内的模拟信号提供测试功能。例如,当置于测试模式中时,PS202和/或可编程电路系统204内一个或多个或所有模拟信号可以选择性地耦接到系统监控器262。相应地,在该测试模式下,这些模拟信号可以使用系统监控器262来监控。例如,当IC200被置于测试模式中时,在时钟单元226的带隙电路系统中使用的模拟信号等模拟信号,可以耦接到系统监控器262以用于测试。
一般来说,系统监控器262可以在所述IC200内提供高度精确的采样能力以监控例如电压、电流、温度等量。不同于下文将描述的、在IC200的开启或通电过程中涉及的其他电压检测器,直到可编程电路系统204已被配置,例如,已通过载入配置数据而在其中实施某一电路设计,系统监控器262才会运转。
可编程电路系统204还可以经配置以实施采用硬连线电路形式的一个或多个接口。例如,JTAG接口264、一个或多个MGT266A至266D、外围组件互连高速(PCIe)接口268、内部配置存取端口(ICAP)270以及安全端口272可以作为硬连线电路而被包含在内,尽管它们位于IC200的可编程电路系统部分内。参照可编程电路系统204进行描述的各个接口示出了可以被实施的示例性接口,且并不意图为限制性的或对本说明书中揭示的一项或多项实施例构成限制。
例如,配置数据可以被载入到IC200中,并由配置控制器260接收。在一项实施例中,配置数据可以通过PS202进行接收,该PS可以控制IC200的配置过程。可以在可编程电路系统204内实施为硬连线电路的配置控制器260,可以将经由PCAP258而接收自PS202的配置数据载入IC200的配置存储器(未示出)内。可以在可编程电路系统204内实施或形成不同的物理电路,例如,用户电路280,如载入到IC200的配置存储器中的特定配置数据所规定。应了解,由于使用了硬连线电路系统,通过这种方式来载入配置数据不需要可编程电路系统204的初始配置。
由于载入配置数据的缘故而在可编程电路系统204内实施的电路,尽管是物理电路,但它们通常被称为是“软”的,因为此电路是在可编程电路系统内形成的,而不是硬连线的或用其他方式固定在IC200内的。用户电路系统280可以通过上述各种接口中任一接口而耦接到PS202。经由接口256可以实现直接存取,然而,通过FMIO接口252可以有助于实现对PS202的进一步存取。
图3为示出了根据本说明书中所揭示的另一项实施例的、经配置以用于电源管理的系统300的第三方框图。如图所示,系统300可以包括IC305、电源330,以及一个或多个开关,所示为开关335、340和345。IC305可以大体如参考图1和图2中描绘的IC所述来实施。然而,图3示出了IC305的抽象图以更清楚地示出电源管理功能。相应地,IC305可以包括PS310和可编程电路系统315。在一项实施例中,可编程电路系统315可以实施为可编程组构或FPGA的形式。PS310和可编程电路系统315可以通过一个或多个电平转换器320而耦接在一起。
电源330可以产生多个电力信号,例如电力信号350、352和354。在一项实施例中,电力信号350至354中的每一者可以具有不同的电压电势。如图所示,电力信号350至354耦接到IC305的PS310内的PS电压检测器312。
电力信号350至354中的每一者还可以分别耦接到开关335至345中的一者。开关335至345可以经配置以选择性地将电力信号350至354传递给可编程电路系统315内的组构电压检测器325。开关335至345中的每一者可以响应于由PS310产生的控制信号356而选择性地将电力信号350至354传递给组构电压检测器325。在图3中所示的实施例中,PS电压检测器312可以产生控制信号356。当开关335至345被接通时,电力信号350至354传播到可编程电路系统315。当被关掉时,开关335至345将电力信号350至354从可编程电路系统315中去耦。
PS电压检测器312可以经配置以监控电力信号350至354并且确定每个电力信号350至354何时满足一个或多个不同的电压阈值,下文将对此进行更详细的描述。如图所示,PS电压检测器312在两个位置耦接到电力信号354。PS电压检测器354可以在电源330与开关345之间的位置处以及在开关345与组构电压检测器325之间的位置处耦接到电力信号354。
电力信号350可以实施为1.2至1.8伏特的电力信号,它可以用于向IC305的I/O提供电力。电力信号352可以实施为1.8伏特的电力信号,它可以用于向IC305提供预驱动器电压(pre-drivervoltage)和偏压。例如,电力信号354可以实施为1伏特的电力信号,它可以用于供应IC305的逻辑电路。所述实例和值出于说明的目的,且同样地,并非意图作为本说明书中揭示的一项或多项实施例的限制。
电平转换器320可以如参考图2中的电平转换电路系统296所述来实施。如图所示,电平转换器320可以在两个位置耦接到电力信号354,例如,在开关345之前和作为开关345的输出。一般来说,开关335至345中的每一者将具有电阻,该电阻会引起电压降,使得各个开关的输出端的电压将低于作为该开关输入的电力信号。因此,在意图使两个电力域以相同电压运作的情况下,由于开关335至345有电阻以及一个或多个其他因素,因此提供给每个电力域的电力信号的电压会发生波动。电平转换器320会导致电压中的这些波动,以在第一电力域(即,PS310)与第二电力域(即,可编程电路系统315)之间传递信号。
如图所示,可编程电路系统315还可以包括所示为组构电压检测器325的电压检测器。组构电压检测器325可以检测信号350至354中的每一者何时达到预定电压电平并且作为响应产生信号358。信号358可以经由电平转换器320A而提供给PS310。例如,电平转换器320A可以实施为第四类别电平转换器。应了解,尽管未示出,但是电力信号可以从PS电压检测器312或从一个或多个其他组件开始,分布在PS310中。相似地,电力信号可以从组构电压检测器325或从一个或多个其他组件开始,分布在可编程电路系统315中。此外,尽管位于可编程电路系统315内,但是组构电压检测器325可以与IC300的一个或多个其他系统级组件一起实施为硬连线电路系统。
在运作中,IC300可以通电。例如,电源330可以开始向IC300供应电力。PS310可能有助于使可编程电路系统315通电以及可编程电路系统315的配置。一旦向PS310供应电力,PS电压检测器312立刻可以开始监控电力信号350至354上的电压。响应于确定电力信号350至354上的电压中的一者或多者或全部满足第一预定的最小电压电平(也称为最小IOB电压),PS电压检测器312可以经由控制信号360而启用IOB328。
一般来说,当PS电压检测器312启用IOB328时,PS电压检测器312已经确定了经由电力信号350至354中的一者或多者或全部而接收到的电压电势足以驱动IOB328,例如,已经满足了最小IOB电压。例如,可以通过将内部电力信号耦接到IOB328来启用IOB328。最小IOB电压可以足够高到使IOB328运作,但无需高到足以启动PS310的开启或开机(boot)。相应地,最小IOB电压仍然可以低于用于使PS310在运作模式下运作的优选电压范围或合法电压范围。
一旦激活,IOB328便能够接收电力指示信号362。电力指示信号362可以由电源330或另一外部源提供。例如,当电源330稳定时,因此,当电力信号350至354稳定且在PS310开始开启所必需的范围内时,电力指示信号362可以设置得较高。相应地,尽管PS310利用PS电压检测器312来启用IOB328,但是PS310依靠电力指示信号362来指示出电源330何时在运作且稳定。
响应于接收到电力指示信号362,例如信号变高,PS310可以开始开机或开启过程。将参照剩余附图对该开启过程进行更详细描述。在一项实施例中,作为开启过程的一部分,PS电压检测器312可以经由控制信号356来接通开关335至345,从而使可编程电路系统315与电力信号350至354耦接在一起。
随着开关335至345被接通,PS电压检测器312可以对作为开关345输出的电力信号354上的电压进行监控。当PS电压检测器312确定信号354上的电压满足第二预定最小电压(称为最小电平转换器电压)时,PS电压检测器312可以启用一个或多个电平转换器320,例如电平转换器320A。最小电平转换器电压可以是足够使可编程电路系统315内的一个或多个所选装置(例如,电平转换器320A)运作的电压。
在一项实施例中,最小电平转化器电压可以是高到足以使可编程电路和/或一个或多个电平转换器320(例如,使用互补型金属氧化物半导体(CMOS)装置来实施的电路)运转的电压。最小电平转化器电压可以是这样的电压,尽管大到足以使装置运转,但仍然低于使可编程电路系统315内的装置的运作支持例如配置功能和可编程组构315大体处于运作模式而所必需的优选或合法电压范围。最小IOB电压可以,但无需与最小电平转换器电压相同或相等。
另外,随着开关335至345启用,组构电压检测器325可以开始运作。组构电压检测器325可以开始监控电力信号350至354中每一者上的电压,以确定电力信号350至354中一者或多者或全部的电压何时满足使可编程电路系统315运作所需的第三预定的最小电压,也称为最小可编程电路系统电压。
响应于组构电压检测器325确定电力信号350至354中一者或多者或全部的电压满足了最小可编程电路系统电压,组构电压检测器325可以向PS310产生信号358,例如可编程电路系统电力指示信号,从而指示出可编程电路系统315被通电。例如,当电力信号350至354中的一者或多者或全部满足最小可编程电路系统电压时,组构电压检测器325可以使信号358变高。最小可编程电路系统电压为使可编程电路系统315适当运转(例如,保持在运作模式中)并且经受配置所需的最小的合法电压电平。最小可编程电路系统电压通常高于最小IOB电压和/或最小电平转换器电压。响应于组构电压检测器325确定电力信号350至354中的一者或多者或全部满足最小可编程电路系统电压而产生信号358,这指示出可编程电路系统315已准备好被配置,例如,准备好载入配置数据以在其中实施物理电路。
在一项实施例中,组构电压检测器325可以在两种不同模式中的一种模式下运作。组构电压检测器325运作的特定模式,可以响应于接收自外部源的控制信号364来进行选择。根据控制信号364的状态,组构电压检测器325可以在第一模式或第二模式下运作。
在第一模式下,组构电压检测器325可以在确定电力信号350至354中的一者或多者或全部满足最小可编程电路系统电压之后等待预定时间量,再产生信号358,例如使信号358变高。例如,该时间量可以约为50毫秒,但是也可以使用其他时间段。在第二模式下,组构电压检测器325可以响应于确定电力信号350至354中的一者或多者或全部满足最小可编程电路系统电压而立刻产生信号358。信号358向PS310指示出可编程电路系统315在运转,例如,处于运作模式下,并且可以经配置以实施一个或多个不同电路。
尽管将图3描述成使用PS310与可编程电路系统315之间的开关和共同电力信号来实现独立的电力域,但是可以用各种不同方式来实现相似的结果。例如,可以使用两个完全独立的电源。在此情况下,并非向外部开关提供控制信号,控制信号364可以被提供给电源,从而向可编程电路系统315提供电力以使可编程电路系统315通电和/或断电。在另一个实例中,开关可以被包含在IC300内。在此情况下,控制信号356可以被提供给位于IC300内的开关,以使可编程电路系统315通电和/或断电。
图4为示出了根据本说明书中所揭示的另一项实施例的IC的电源管理方法400的第一流程图。更确切地说,方法400示出了使IC通电的示例性方法。方法400可以由IC来执行,如参照本说明书中的图1至图3所述。相应地,在步骤405中,电力可以被施加或耦接到IC的PS。在步骤410中,PS电压检测器可以确定供应给PS的电力信号满足电压要求,例如最小IOB电压,以使耦接到外部产生的电力指示信号的IOB运作。相应地,响应于确定该(等)电力信号满足最小IOB电压,在步骤415中,PS电压检测器可以使耦接到该电力指示信号的IOB通电。在一项实施例中,使IOB运作所需的电压电平可以低于使PS运作通常所需的电压电平。
在步骤420中,PS可以检测该电力指示信号已经变高,从而指示出电源已经达到稳定状态。例如,该电力指示信号可以被IC外部的电源保持较低,直到实现稳定状态为止。一旦实现了稳定状态,电源便可以使电力指示信号变高,从而指示出使PS运作所需的电压可以得自电源。PS电压检测器可以检测由于IOB的激活而导致的电力指示信号中的状态变化,其中电力指示信号在步骤415中耦接。
在步骤425中,响应于检测到电力指示信号的高状态,PS电压检测器可以在PS中启动开机或开启过程。一般来说,步骤430至450描述了可以由PS执行的开启过程。在步骤430中,PS可以使用内部产生的参考时钟开始运作。例如,内部产生的参考时钟可以由图2中的时钟单元226产生。一般来说,内部参考时钟以某一频率运作,该频率低于用于最终在正常运作(例如,运作模式)期间对PS进行计时的时钟信号的频率。例如,在一项实施例中,内部时钟信号可以具有约为30MHz的频率。
在步骤435中,PS可以使带隙电路系统启用或通电。例如,带隙电路系统可以位于PS的时钟单元内,且一般来说,提供参考电压以由同样位于该时钟单元内的PLL来使用。相应地,在步骤440中,PS可以启用PLL并且开始全速运作。例如,当使用内部产生的参考时钟来运作时,该时钟单元的PLL被绕过。当启用带隙电路系统和PLL时,PLL不再被绕过,从而允许PS根据时钟单元的PLL可以同步的外部提供的时钟信号以全速运作。如上所述,由PLL输出的时钟信号的频率,一旦运作,便可以明显高于内部产生的参考时钟。
在步骤445中,PS可以启用RAM,该RAM经由该存储器控制器而耦接到该PS。在步骤450中,该PS可以激活任何终端校准程序和/或电路,从而与RAM同步。一般来说,在步骤450之后,PS可以被认为处于运作模式中。例如,在离开复位状态之后,PS可以运行程序代码。在另一实例中,PS还可以开始管理可编程电路系统的电源。
在步骤455中,PS可以开始管理IC的可编程电路系统部分的程序上的电力。例如,在步骤455中,PS可以接通开关以将电力供应给IC的可编程电路系统或者以其他方式为可编程电路系统启用电源。例如,PS可以经由控制信号来指导开关接通,从而允许由开关接收的任何电力信号被输出,并且被传播到可编程电路系统。
在步骤460中,PS电压检测器确定到达可编程电路系统的电力信号满足使耦接到可编程电路系统电力指示信号的电平转换器运作的最小电平转换器电压。在步骤465中,可编程电路系统可以确定这些电力信号满足最小可编程电路系统电压。在步骤470中,响应于确定这些电力信号满足最小可编程电路系统电压,可编程电路系统发信号通知PS可编程电路系统准备好被配置。如上所述,可编程电路系统可以通过可编程电路系统电力指示信号来传达配置准备就绪,该可编程电路系统电力指示信号耦接到已经被PS启用的系统电平转换器中的一者。
在步骤475中,PS可以启用用于在PS与可编程电路系统之间传送系统级信号的任何电平转换器。在一项实施例中,PS可以启用无需对可编程电路系统进行配置的电平转换器。对在PS与可编程电路系统之间传递的时钟信号进行传播的一个或多个电平转换器也可以被启用。
当禁用时,每个电平转换器可以经配置以输出恒定值,例如,低或高。一旦启用,电平转换器的输出将变得与提供给该电平转换器的输入相关。在一项实施例中,当电平转换器接收到逻辑高时,该电平转换器可以输出逻辑高,当电平转换器接收到逻辑低时,该电平转换器可以输出逻辑低。在另一项实施例中,电平转换器可以经配置以输出互补值。例如,当电平转换器接收到作为输入的逻辑高时,该电平转换器可以输出逻辑低。类似地,当电平转换器接收到作为输入信号的逻辑低时,该电平转换器可以经配置以输出逻辑高。无论如何,当禁用时,电平转换器可以经配置以输出恒定的逻辑高或恒定的逻辑低。
在步骤480中,PS可以对可编程电路系统进行配置以实施一个或多个电路。PS可以存取存储在芯片外的配置数据。PS可以将配置数据载入IC中并且将此配置数据传送到配置控制器。配置控制器可以将配置数据载入配置存储器单元中,一旦载入,该配置存储单元便按照该配置数据所规定,在该可编程电路系统内实施一个或多个物理电路。
在步骤485中,PS可以启用可用于在PS与可编程电路系统之间传递用户信号的电平转换器。在步骤485之后,整个IC在运作。如上所述,PS处于运作模式并且能够运行程序代码。另外,该可编程电路系统为运作模式。在一项实施例中,该可编程电路系统可以在通过产生用户规定信号来进行配置之后从复位类型的状态中释放。用户规定的信号可以是由于如参照步骤480所述载入配置数据的缘故而由可编程电路系统内实施的电路系统所产生的信号。
图5为示出了根据本说明书中所揭示的另一项实施例的IC的电源管理方法500的第二流程图。更确切地说,方法500示出了一种技术,用于使参考本说明书图1至图4所述进行配置的IC的可编程电路系统断电。方法500示出了PS可以如何执行对IC(包括可编程电路系统)的电源管理。方法500可以开始于一状态,其中PS和可编程电路系统均运作,例如,处于运作模式。PS可以运行程序代码,并且可编程电路系统内实施的电路可以正在运作。响应于某一信号或事件,PS可以确定可编程电路系统是否将断电,且相应地,可以开始对可编程电路系统的断电程序。
开始于步骤505,PS可以在可编程电路系统内启动断电程序,从而使可编程电路系统内实施的电路系统的状态被保存并且随后当可编程电路系统再次通电时,至少部分地被恢复。断电程序,由于它涉及可编程电路系统,一般包括步骤505至520。
相应地,在步骤505中,PS可以将可编程电路系统置于空闲状态。例如,PS可以将可编程电路系统置于某一状态中,在该状态中正在进行的或已经提供给可编程电路系统的任何操作被允许完成,同时防止任何其他,或新的事务进入可编程电路系统。当对可编程电路系统的操作已经完成时,例如,PS可以暂停可编程电路系统,例如,对提供给可编程电路系统等的各个时钟信号进行门控。相应地,可编程电路系统不再处于运作模式中。
在步骤510中,PS可以询问可编程电路系统以确定可编程电路系统内实施的电路系统(例如,用户电路系统)的状态信息。在一项实施例中,存储在可编程电路系统内的数据可以由PS使用配置回读功能、边界扫描功能等来获得。例如,存储在可编程电路系统内的一个或多个存储器中的数据可以由PS获得或读取。这样的数据可以包括系数表,或由可编程电路系统内实施的电路系统所需要的其他数据。在另一个实例中,当软处理器(例如,MicroBlazeTM,可以得自加利福尼亚州圣何塞的赛灵思公司)实施在可编程电路系统内时,可以获得存储在寄存器中的值以及可编程电路系统内的软处理器的程序存储器中的内容。
在步骤515中,PS可以将获自可编程电路系统的状态信息存储在存储器内。在一项实施例中,PS可以将该状态信息存储在位于芯片外的存储器内。例如,PS可以将该状态信息存储在外部RAM内。在另一项实施例中,PS可以将该状态信息存储在内部存储器内。例如,PS可以将该状态信息存储在参照图2所述的OCM内,该OCM位于PS内。
在步骤520中,PS可以使可编程电路系统断电。例如,PS可以经由控制信号来指导开关将可编程电路系统从电力信号中去耦。一旦可编程电路系统断电,PS便可以持续运作并且在正常运作状态下运行程序代码。或者,在使可编程电路系统断电之后,PS可以视情况置于低功率模式中。当处于低功率模式中时,PS并不运行程序代码并且消耗的电力远少于运作模式中的情况,例如在该运作模式中系统时钟以全速运作。
相应地,步骤525至545实际上可以是可选的,并且示出了将PS置于低功率(例如,睡眠)模式中的步骤。在一项实施例中,例如,PS可以经配置以响应于使可编程电路系统断电而启动低功率模式。在另一实施例中,PS可以被指导以响应于接收自IC外部的信号或中断而进入低功率模式。
在步骤525中,PS可以绕过在时钟单元内运作的PLL。当PLL被绕过时,PS可以使用内部产生的参考时钟来开始运作。在步骤530中,PS可以使带隙电路系统断电。在步骤535中,PS可以将RAM置于自我充电(self-refresh)模式中。在步骤540中,PS可以禁用RAM的终端校准功能。在步骤545中,参考时钟可以被频率划分以进一步降低PS内的功耗。例如,内部产生的时钟具有约为30MHz的频率,它可以被频率划分为约1MHz。
图6为示出了根据本说明书中所揭示的另一项实施例的IC的电源管理方法600的第三流程图。更确切地说,方法600示出了使IC离开低功率模式的示例性方法。方法600可以由IC来实施,如参照本说明书中的图1至图5所述。一般来说,方法600示出了一种技术,用于使PS离开低功率模式以执行可编程电路系统的重新配置。
在步骤605中,PS可以使内部产生的参考时钟的频率划分中止。PS可以在步骤610中启用带隙电路系统,并且在步骤615中启用PLL。一旦启用,PLL便不再被绕过,且PS可以开始以全速(例如,由时钟单元的PLL输出的时钟信号的频率)运作。在步骤620中,PS可以使RAM离开自我充电模式。在步骤625中,PS可以启动或开始终端校准程序。
在步骤630中,PS可以使可编程电路系统通电。例如,PS可以经由控制信号来接通开关以将可编程电路系统耦接到电力信号。在一项实施例中,PS可以响应于请求对可编程电路系统进行配置的信号或中断而从低功率模式中唤醒。例如,该信号可以请求在可编程电路系统内实施完全新的电路系统或实施部分新的电路系统,在实施部分新的电路系统的情况下,最后有一些电路系统可以不中断地持续运作,而新规定的电路系统被实施。使PS从低功率模式中唤醒的信号可以规定某一特定电路被实施在可编程电路系统内,可以规定性能资料参数等。例如,PS可以从低功率或睡眠模式中唤醒,以执行或启动可编程电路系统的重新配置、动态重新配置,或局部动态重新配置。
在步骤635中,PS可以从多个不同电路中选择某一电路以在可编程电路系统中实施。例如,一个或多个电路设计可以配置数据的形式存储在IC外部的存储器内。PS可以存取外部存储器,例如,闪存或RAM。多个电路设计中的每一者还可以与性能资料相关联。每个电路的性能资料可以存储在PS内的存储器中,例如,存储在由PS运行的程序代码内,存储在带有配置数据的外部存储器内,或存储在另一存储器内。
在一项实施例中,由配置数据规定的多个电路中的每一者,可以是功能等效的。然而,这些电路可能消耗不同量的电力,因此在每个电路执行相同任务或功能所需的时间量方面,一般呈现出不同的性能特性。每个电路的时间信息和功耗信息可以被规定为每个电路的性能资料的一部分。
无论如何,PS可以经编程以根据性能资料内的一个或多个属性来选择多个电路中的一者。在一个实例中,PS可以从IC外部的源接收信号,该信号规定特别需要的性能要求。该性能要求可以规定时间、功耗,或这两者的组合。PS可以选择最匹配规定性能特性的电路。
在另一实例中,PS可以根据可编程电路系统的重新配置被执行时在PS内存在的运作状态来选择特定电路。PS可以用来选择电路的特定方式并不意图受限于所提供的不同实例。
在步骤640中,PS可以载入对应于所选电路的配置数据。载入所选电路的配置数据,使此电路被物理地实施在可编程电路系统内。例如,PS可以从外部存储器读取配置数据,并且将该配置数据提供给可编程电路系统内的配置控制器。该配置控制器可以将接收到的配置数据写入合适的配置存储器单元中,从而在可编程电路系统内物理地实施该电路设计。
尽管图6示出了一个实例,在该实例中PS在断电之前对可编程电路系统的至少一部分进行重新配置以实施与可编程电路系统中实施的电路不同的电路,但是在另一实施例中,PS可以使可编程电路系统通电。一旦通电,PS无需执行可编程电路系统的重新配置。相反,先前实施在可编程电路系统内的电路系统可以保持原样。随后,PS可以将来自存储器的存储的电路状态信息载入可编程电路系统内相关的存储器和/或寄存器中,以在使可编程电路系统断电之前至少部分地恢复该电路系统的运作状态。一旦该状态被恢复,或部分地被恢复,可编程电路系统便可以离开复位状态并且在运作模式下运转。
附图中的流程图示出了根据本说明书中揭示的一项或多项实施例的系统、方法以及计算机程序产品的可行实施方案的架构、功能和操作。在此方面,流程图中的每个方框可以表示模块、片段,或代码的一部分,所述代码包括实施规定逻辑功能的可运行程序代码的一个或多个部分。
应注意,在一些替代性实施方案中,在各方框中提到的功能可以用与图中不一致的顺序出现。例如,连续示出的两个方框实际上可基本并行地执行,或各方框有时可按照相反的顺序来执行,这取决于所涉及的功能。还应了解,流程图图解中的每个方框,以及流程图图解中的方框的组合可通过基于专用硬件的系统来实施,所述专用系统执行规定功能或行为,或专用硬件和可执行指令的组合。
一项或多项实施例可在硬件或者硬件和软件的组合中加以实现。一项或多项实施例可在一个系统中以集中方式实现,或者以不同元件散布在若干互连系统上的分散方式来实现。任何种类的数据处理系统或适于执行本文所描述方法至少一部分的其他设备都可适用。
一项或多项实施例进一步可以嵌入在诸如计算机程序产品之类的装置中,这种装置包括能实施本文所述方法的所有特征。所述装置可以包括非暂时性数据存储媒体,例如,计算机可用或计算机可读媒体,用于存储程序代码,所述程序代码在载入到系统(包括存储器和处理器)中并运行时,会致使系统执行本说明书中所述功能的至少一部分。非暂时性数据存储媒体的实例可以包括,但不限于,光学媒体、磁性媒体、磁光媒体、例如随机存取存储器或硬盘等的计算机存储器,等等。
本文中的术语“计算机程序”、“软件”、“应用”、“计算机可用程序代码”、“程序代码”、“可运行代码”,其变体和/或组合,指的是一组指令的任何表示法,无论是任何语言、代码或符号,所述指令意图使具有信息处理能力的系统执行特定功能,无论是直接执行,还是在以下行为中的一者或两者之后执行:a)转换为另一种语言、代码或符号;b)采用不同的材料形式进行复制。例如,程序代码可以包括,但不限于,子例程、功能、程序、目标方法、目标实施方式、可运行应用、小应用程序、小服务程序、源代码、目标代码、共享库/动态加载库和/或设计用于在计算机系统上运行的其他指令序列。
本文中所用的术语“一”定义为一个或一个以上。本文中所用的术语“多个”定义为两个或两个以上。本文中所用的术语“另一个”定义为至少第二个或更多。本文中所用的术语“包括”和/或“具有”定义为包含,即,开放性语言。本文中所用的术语“耦接”定义为连接,无论是未使用任何介入元件的直接连接还是使用一个或多个介入元件的间接连接,除非另有指示。两个元件也可以按照机械方式、电方式或通信链接方式通过通信信道、路径、网络或系统来耦接。
在不脱离实施例的精神或基本属性的前提下,本说明书中所揭示的一项或多项实施例也可通过其他形式来实施。因此,应参考以上权利要求,而不是参考上述指示一项或多项实施例的范围的说明书。
Claims (15)
1.一种调节集成电路内功耗的方法,其特征在于,所述集成电路包括耦接到硬连线的处理器系统的可编程电路系统,所述方法包括:
将所述集成电路的所述处理器系统和所述可编程电路系统置于运作模式中;
其中所述处理器系统包括核心和接口,所述核心经配置以运行程序代码,且所述接口耦接到所述可编程电路系统;
其中所述接口经配置以传递所述处理器系统与所述可编程电路系统之间的数据;以及
在所述处理器系统的控制下在所述可编程电路系统内启动断电程序,同时所述处理器系统保持在所述运作模式中,其中所述可编程电路系统经配置以在无需将所述处理器系统断电之下而断电。
2.根据权利要求1所述的方法,其特征在于,进一步包括:
响应于确定所述可编程电路系统的所述断电程序完成,在所述处理器系统的控制下使所述可编程电路系统断电。
3.根据权利要求1或2所述的方法,其特征在于,进一步包括:
在使所述可编程电路系统断电之前,确定所述可编程电路系统内实施的电路系统的状态信息;以及
将所述状态信息存储在位于所述集成电路内的存储器内。
4.根据权利要求3所述的方法,其特征在于,其中所述存储器为所述处理器系统的芯片上存储器,所述方法进一步包括:
在所述处理器系统的控制下使所述可编程电路系统通电;以及
在所述可编程电路系统内实施的电路系统内恢复所述状态信息。
5.根据权利要求1或2所述的方法,其特征在于,进一步包括:
在所述处理器系统的控制下使所述可编程电路系统通电,其中所述可编程电路系统包括第一电路;以及
对所述可编程电路系统的至少一部分进行配置以在所述可编程电路系统内实施第二电路。
6.根据权利要求1或2所述的方法,其特征在于,进一步包括:
在所述处理器系统的控制下使所述可编程电路系统通电;以及
用根据多个电路的性能资料而由所述处理器系统所选择的所述多个电路中的一者来对所述可编程电路系统的至少一部分进行配置,其中所述多个电路中的每一者是功能等效的并且具有不同的性能资料;
其中所述性能资料包括所述多个电路的时间属性和功耗属性的其中至少一个属性。
7.一种集成电路,其特征在于,包括:
处理器系统,所述处理器系统包括核心和接口,所述核心经配置以运行程序代码,其中所述处理器系统为硬连线的;以及
可编程电路系统,所述可编程电路系统通过所述接口耦接到所述处理器系统;
其中所述可编程电路系统经配置以实施不同的物理电路;
其中所述接口传递所述可编程电路系统与所述处理器系统之间的数据;以及
其中所述可编程电路系统经配置以在无需将所述处理器系统断电之下而断电,并且在所述处理器系统的控制下断电。
8.根据权利要求7所述的集成电路,其特征在于,进一步包括:
经配置以执行模拟-数字转换的系统监控器,其中所述系统监控器直接耦接到所述处理器系统上。
9.根据权利要求7或8所述的集成电路,其特征在于,其中响应于确定所述可编程电路系统已经完成了所述断电程序,所述处理器系统发信号通知电源供应开关以使所述可编程电路系统断电。
10.根据权利要求7或8所述的集成电路,其特征在于,其中所述处理器系统经配置以在使所述可编程电路系统断电之前确定所述可编程电路系统内实施的电路系统的运作状态,并且将规定所述可编程电路系统的所述运作状态的状态信息存储在位于所述集成电路内的存储器内。
11.根据权利要求10所述的集成电路,其特征在于,其中所述处理器系统经配置以使所述可编程电路系统通电,并且根据所存储的状态信息来恢复所述可编程电路系统的所述运作状态。
12.根据权利要求7或8所述的集成电路,其特征在于,进一步包括:
第一电平转换器,所述第一电平转换器经配置以在所述处理器系统与所述可编程电路系统之间传递系统级信号;以及
第二电平转换器,所述第二电平转换器经配置以在所述处理器系统与所述可编程电路系统之间传递用户信号,
其中所述第一电平转换器和所述第二电平转换器可以独立地激活。
13.根据权利要求7或8所述的集成电路,其特征在于,其中所述可编程电路系统包括:
电平检测电路系统,所述电平检测电路系统经配置以检测提供给所述可编程电路系统的电源供应的电压电平是否已经达到了使所述可编程电路系统运作所必需的预定电压电平,
其中所述电平检测电路系统经配置以在第一模式或第二模式下运作,所述第一模式响应于检测到所述电源供应的所述电压电平已经达到了所述预定电压电平而立刻发信号通知所述处理器系统,所述第二模式响应于所述电源供应的所述电压电平已经达到了所述预定电压电平之后的预定时间量结束而立刻发信号通知所述处理器系统。
14.根据权利要求7或8所述的集成电路,其特征在于,其中所述处理器系统经配置以根据多个功能等效电路中每一者的性能资料来从所述多个功能等效电路中选择一个电路并且启动对所述可编程电路系统的配置,以在所述可编程电路系统内实施所选电路;且
其中所述性能资料包括所述多个功能等效电路的时间属性和功耗属性的其中至少一个属性。
15.根据权利要求14所述的集成电路,其特征在于,其中所述处理器系统选择具有对应于功耗要求的性能资料的电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/005,994 | 2011-01-13 | ||
US13/005,994 US8612789B2 (en) | 2011-01-13 | 2011-01-13 | Power management within an integrated circuit |
PCT/US2011/064043 WO2012096736A1 (en) | 2011-01-13 | 2011-12-08 | Power management within an integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103370878A CN103370878A (zh) | 2013-10-23 |
CN103370878B true CN103370878B (zh) | 2016-07-06 |
Family
ID=45346585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180065339.4A Active CN103370878B (zh) | 2011-01-13 | 2011-12-08 | 集成电路内的电源管理 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8612789B2 (zh) |
EP (1) | EP2664066B1 (zh) |
JP (1) | JP5654143B2 (zh) |
KR (1) | KR101606247B1 (zh) |
CN (1) | CN103370878B (zh) |
WO (1) | WO2012096736A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8612789B2 (en) | 2011-01-13 | 2013-12-17 | Xilinx, Inc. | Power management within an integrated circuit |
US8713388B2 (en) * | 2011-02-23 | 2014-04-29 | Qualcomm Incorporated | Integrated circuit testing with power collapsed |
US8667192B2 (en) * | 2011-02-28 | 2014-03-04 | Xilinx, Inc. | Integrated circuit with programmable circuitry and an embedded processor system |
US8629691B2 (en) * | 2011-05-17 | 2014-01-14 | Altera Corporation | Systems and methods for interfacing between hard logic and soft logic in a hybrid integrated device |
US9696789B2 (en) * | 2014-08-18 | 2017-07-04 | Xilinx, Inc. | Sub-system power management control |
US9419624B2 (en) * | 2014-11-12 | 2016-08-16 | Xilinx, Inc. | Power management system for integrated circuits |
CN104811185B (zh) * | 2015-04-02 | 2018-11-13 | 广东高云半导体科技股份有限公司 | 提供多种主电压源电压的可编程逻辑器件 |
CN104951334B (zh) * | 2015-05-22 | 2018-01-23 | 中国电子科技集团公司第十研究所 | FPGA双片QSPI flash的程序加载方法 |
US10437829B2 (en) | 2016-05-09 | 2019-10-08 | Level 3 Communications, Llc | Monitoring network traffic to determine similar content |
US10725520B2 (en) | 2017-06-23 | 2020-07-28 | Hewlett Packard Enterprise Development Lp | Determining a power capping signal using direct memory access |
US11709624B2 (en) | 2018-02-15 | 2023-07-25 | Xilinx, Inc. | System-on-chip having multiple circuits and memory controller in separate and independent power domains |
US10528513B1 (en) | 2018-04-30 | 2020-01-07 | Xilinx, Inc. | Circuit for and method of providing a programmable connector of an integrated circuit device |
KR102067128B1 (ko) * | 2018-06-07 | 2020-01-16 | 코츠테크놀로지주식회사 | 헬스 모니터링 장치 및 이를 포함하는 대화면 시현기 |
US10637462B1 (en) * | 2019-05-30 | 2020-04-28 | Xilinx, Inc. | System and method for SoC power-up sequencing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1525565A (zh) * | 2003-02-27 | 2004-09-01 | 恩益禧电子股份有限公司 | 半导体集成器件及用于设计该半导体集成器件的设备 |
US7026840B1 (en) * | 2004-03-02 | 2006-04-11 | Altera Corporation | Programmable logic device |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581482A (en) | 1994-04-26 | 1996-12-03 | Unisys Corporation | Performance monitor for digital computer system |
US5867644A (en) | 1996-09-10 | 1999-02-02 | Hewlett Packard Company | System and method for on-chip debug support and performance monitoring in a microprocessor |
US5835702A (en) | 1996-10-21 | 1998-11-10 | International Business Machines Corporation | Performance monitor |
US6233531B1 (en) | 1997-12-19 | 2001-05-15 | Advanced Micro Devices, Inc. | Apparatus and method for monitoring the performance of a microprocessor |
US7085670B2 (en) | 1998-02-17 | 2006-08-01 | National Instruments Corporation | Reconfigurable measurement system utilizing a programmable hardware element and fixed hardware resources |
JP3587095B2 (ja) * | 1999-08-25 | 2004-11-10 | 富士ゼロックス株式会社 | 情報処理装置 |
JP2001093275A (ja) * | 1999-09-20 | 2001-04-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6662302B1 (en) * | 1999-09-29 | 2003-12-09 | Conexant Systems, Inc. | Method and apparatus of selecting one of a plurality of predetermined configurations using only necessary bus widths based on power consumption analysis for programmable logic device |
US6745369B1 (en) | 2000-06-12 | 2004-06-01 | Altera Corporation | Bus architecture for system on a chip |
US6803785B1 (en) | 2000-06-12 | 2004-10-12 | Altera Corporation | I/O circuitry shared between processor and programmable logic portions of an integrated circuit |
US6785107B1 (en) | 2001-06-22 | 2004-08-31 | Lsi Logic Corporation | Power sequence protection for a level shifter |
US6798239B2 (en) | 2001-09-28 | 2004-09-28 | Xilinx, Inc. | Programmable gate array having interconnecting logic to support embedded fixed logic circuitry |
EP1443417A1 (en) | 2003-01-31 | 2004-08-04 | STMicroelectronics S.r.l. | A reconfigurable signal processor with embedded flash memory device |
US7308564B1 (en) | 2003-03-27 | 2007-12-11 | Xilinx, Inc. | Methods and circuits for realizing a performance monitor for a processor from programmable logic |
US6948147B1 (en) | 2003-04-03 | 2005-09-20 | Xilinx, Inc. | Method and apparatus for configuring a programmable logic device using a master JTAG port |
US7170315B2 (en) * | 2003-07-31 | 2007-01-30 | Actel Corporation | Programmable system on a chip |
US7188266B1 (en) * | 2004-03-08 | 2007-03-06 | Altera Corporation | Systems and methods for reducing static and total power consumption in a programmable logic device |
EP1745344A1 (en) * | 2004-05-05 | 2007-01-24 | Koninklijke Philips Electronics N.V. | A mobile apparatus comprising integrated circuit and method of powering down such circuit |
US7512813B2 (en) | 2004-05-28 | 2009-03-31 | International Business Machines Corporation | Method for system level protection of field programmable logic devices |
US7143218B1 (en) | 2004-08-27 | 2006-11-28 | Xilinx, Inc. | Network media access controller embedded in a programmable logic device-address filter |
US7225285B1 (en) | 2004-09-07 | 2007-05-29 | Altera Corporation | Assigning interrupts in multi-master systems |
US7274212B1 (en) | 2004-11-04 | 2007-09-25 | Altera Corporation | Methods and apparatus for control and configuration of programmable logic device |
US20060119382A1 (en) * | 2004-12-07 | 2006-06-08 | Shumarayev Sergey Y | Apparatus and methods for adjusting performance characteristics of programmable logic devices |
US7673164B1 (en) * | 2004-12-13 | 2010-03-02 | Massachusetts Institute Of Technology | Managing power in a parallel processing environment |
US7441131B2 (en) | 2005-09-30 | 2008-10-21 | Silicon Laboratories Inc. | MCU with power saving mode |
JP4298718B2 (ja) * | 2006-04-18 | 2009-07-22 | パナソニック株式会社 | 再構成可能な信号処理プロセッサ |
US7853809B2 (en) * | 2007-01-11 | 2010-12-14 | Seagate Technology Llc | System and method of power management |
JP4467587B2 (ja) * | 2007-02-19 | 2010-05-26 | 富士通マイクロエレクトロニクス株式会社 | プログラマブル論理デバイス |
JP2008263261A (ja) * | 2007-04-10 | 2008-10-30 | National Institute Of Advanced Industrial & Technology | 再構成可能集積回路 |
US7863930B2 (en) | 2007-11-13 | 2011-01-04 | Panasonic Corporation | Programmable device, control method of device and information processing system |
US7992020B1 (en) * | 2008-03-05 | 2011-08-02 | Xilinx, Inc. | Power management with packaged multi-die integrated circuit |
US7724028B1 (en) | 2008-04-11 | 2010-05-25 | Xilinx, Inc. | Clocking for a hardwired core embedded in a host integrated circuit device |
US8095815B2 (en) * | 2008-10-14 | 2012-01-10 | Hewlett-Packard Development Company, L.P. | System for reducing power consumption in an electronic chip |
US8063674B2 (en) | 2009-02-04 | 2011-11-22 | Qualcomm Incorporated | Multiple supply-voltage power-up/down detectors |
JP2010226524A (ja) * | 2009-03-24 | 2010-10-07 | Fuji Xerox Co Ltd | プログラマブル論理回路、半導体集積回路装置、情報処理システムおよび制御プログラム |
US8274848B2 (en) | 2010-08-03 | 2012-09-25 | International Business Machines Corporation | Level shifter for use with memory arrays |
US8612789B2 (en) | 2011-01-13 | 2013-12-17 | Xilinx, Inc. | Power management within an integrated circuit |
-
2011
- 2011-01-13 US US13/005,994 patent/US8612789B2/en active Active
- 2011-12-08 CN CN201180065339.4A patent/CN103370878B/zh active Active
- 2011-12-08 JP JP2013549415A patent/JP5654143B2/ja active Active
- 2011-12-08 EP EP11794925.5A patent/EP2664066B1/en active Active
- 2011-12-08 WO PCT/US2011/064043 patent/WO2012096736A1/en active Application Filing
- 2011-12-08 KR KR1020137021204A patent/KR101606247B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1525565A (zh) * | 2003-02-27 | 2004-09-01 | 恩益禧电子股份有限公司 | 半导体集成器件及用于设计该半导体集成器件的设备 |
US7026840B1 (en) * | 2004-03-02 | 2006-04-11 | Altera Corporation | Programmable logic device |
Also Published As
Publication number | Publication date |
---|---|
US20120185719A1 (en) | 2012-07-19 |
JP5654143B2 (ja) | 2015-01-14 |
US8612789B2 (en) | 2013-12-17 |
JP2014506073A (ja) | 2014-03-06 |
WO2012096736A1 (en) | 2012-07-19 |
CN103370878A (zh) | 2013-10-23 |
KR101606247B1 (ko) | 2016-03-24 |
KR20140010942A (ko) | 2014-01-27 |
EP2664066A1 (en) | 2013-11-20 |
EP2664066B1 (en) | 2019-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103370878B (zh) | 集成电路内的电源管理 | |
KR101496072B1 (ko) | 프로그래머블 회로 및 내장형 프로세서 시스템을 구비한 집적 회로 | |
CN103354977B (zh) | 在集成电路内进行处理器系统的扩展 | |
JP5932935B2 (ja) | ディスプレイパネルをディスプレイ送信エンジンに接続する物理層インターフェースについての電力管理 | |
US9684367B2 (en) | Power trace port for tracing states of power domains | |
US7884640B2 (en) | PLD providing soft wakeup logic | |
KR102596637B1 (ko) | 상호작용형 다단계 물리적 합성 | |
JP2022534908A (ja) | Soc電源投入順序付けのためのシステムおよび方法 | |
US10411712B2 (en) | FPGA having programmable powered-up/powered-down logic tiles, and method of configuring and operating same | |
US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
CN107112994B (zh) | 用于集成电路的电源管理系统 | |
CN108983945A (zh) | 用于可编程逻辑器件的布线资源配置位的选择性功率门控 | |
US7026840B1 (en) | Programmable logic device | |
US9696789B2 (en) | Sub-system power management control | |
CN116343868A (zh) | 使用功率余量的可调集成电路操作 | |
CN103403701B (zh) | 具有可编程电路系统和嵌入式处理器系统的集成电路 | |
JP3944639B2 (ja) | プログラマブル論理装置 | |
US7560953B1 (en) | Power management systems and methods for programmable logic devices | |
CN114647613A (zh) | 处理系统、相关集成电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |