JP2008263261A - 再構成可能集積回路 - Google Patents
再構成可能集積回路 Download PDFInfo
- Publication number
- JP2008263261A JP2008263261A JP2007102467A JP2007102467A JP2008263261A JP 2008263261 A JP2008263261 A JP 2008263261A JP 2007102467 A JP2007102467 A JP 2007102467A JP 2007102467 A JP2007102467 A JP 2007102467A JP 2008263261 A JP2008263261 A JP 2008263261A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- performance
- reconfigurable integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Abstract
【解決手段】 動作モードデータに基づいてバイアス電圧を選択する性能選択回路21と、動作性能データに基づいて前記性能選択回路にバイアス電圧を供給する性能設定装置22と、性能設定装置の供給するバイアス電圧値を指定する動作性能データを記憶する動作性能記憶装置23と、回路設定データおよび回路構成データに対応して各基本論理セル回路および結線スイッチ回路を構成するトランジスタのしきい値電圧を決定するバイアス電圧を選択するデータを動作モードデータ記憶回路に記憶する記憶制御回路25と、回路設定データおよび回路構成データに対応して動作性能データを前記動作性能記憶装置に記憶する性能制御回路24を備える。
【選択図】 図1
Description
11 結線スイッチ回路
12 回路設定用記憶回路
13 動作モードデータ記憶回路
14 回路構成用記憶回路
20 CMOS型インバータ回路
21 性能選択回路
22 性能設定回路
23 動作性能データ記憶回路
24 性能制御回路
25 記憶制御回路
Claims (8)
- 論理機能を設定する回路設定データを記憶する回路設定用記憶回路と、
回路設定データにより論理機能が設定される複数の基本論理セル回路と、
論理装置を構成する回路構成データを記憶する回路構成用記憶回路と、
回路構成データに基づいて基本論理セル回路の間を接続する結線スイッチ回路と、
前記基本論理セル回路および結線スイッチ回路を構成するトランジスタのしきい値電圧を決定するバイアス電圧を選択する動作モードデータを記憶する動作モードデータ記憶回路と、
動作モードデータに基づいてバイアス電圧を選択する性能選択回路と、
動作性能データに基づいて前記性能選択回路にバイアス電圧を供給する性能設定装置と、
前記性能設定装置の供給するバイアス電圧値を指定する動作性能データを記憶する動作性能記憶装置と、
動作開始時において前記回路設定用記憶回路および回路構成用記憶回路に回路設定データおよび回路構成データをそれぞれ記憶する場合に、前記回路設定データおよび回路構成データに対応して各基本論理セル回路および結線スイッチ回路を構成するトランジスタのしきい値電圧を決定するバイアス電圧を選択するデータを動作モードデータ記憶回路に記憶する記憶制御回路と、
動作開始時において前記回路設定用記憶回路および回路構成用記憶回路に回路設定データおよび回路構成データをそれぞれ記憶する場合に、前記回路設定データおよび回路構成データに対応して動作性能データを前記動作性能記憶装置に記憶する性能制御回路と、
を備えることを特徴とする再構成可能集積回路。 - 請求項1に記載の再構成可能集積回路において、
前記動作モードは、複数段の動作速度と複数段の電力消費に応じた複数の動作モードのいずれかである
ことを特徴とする再構成可能集積回路。 - 請求項2に記載の再構成可能集積回路において、
前記動作モードは、動作モードを指定するデータにより基本論理セル回路ないし結線スイッチ回路を構成するトランジスタのしきい値電圧を変更することにより、少なくとも動作速度が高速で高い電力消費の第1の動作モード、動作速度が低速で低い電力消費の第2の動作モードを切り換える
ことを特徴とする再構成可能集積回路。 - 請求項1に記載の再構成可能集積回路において、
前記動作性能データは、再構成可能集積回路が動作中において前記動作性能記憶装置に前記性能制御回路が記憶する
ことを特徴とする再構成可能集積回路。 - 請求項1に記載の再構成可能集積回路において、
前記回路設定データおよび回路構成データによって再構成可能集積回路上に構成された回路が、自己の信号状態を検出して動作性能データを生成する
ことを特徴とする再構成可能集積回路。 - 請求項5に記載の再構成可能集積回路において、
前記回路設定データおよび回路構成データによって再構成可能集積回路上に構成される回路が、自己の信号状態を検出して生成した動作性能データは前記性能制御回路によって前記動作性能記憶装置に設定する
ことを特徴とする再構成可能集積回路。 - 請求項3に記載の再構成可能集積回路において、
前記性能制御回路が生成する少なくとも2つの動作モードに対応した動作性能データの両方を動作速度が低速で低い電力消費モードに設定する
ことを特徴とする再構成可能集積回路。 - 請求項3に記載の再構成可能集積回路において、
前記性能制御回路が生成する第2の動作モード以外に対応した動作性能データを、動作速度が低速で低い電力消費モードに設定する
ことを特徴とする再構成可能集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007102467A JP2008263261A (ja) | 2007-04-10 | 2007-04-10 | 再構成可能集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007102467A JP2008263261A (ja) | 2007-04-10 | 2007-04-10 | 再構成可能集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008263261A true JP2008263261A (ja) | 2008-10-30 |
Family
ID=39985454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007102467A Pending JP2008263261A (ja) | 2007-04-10 | 2007-04-10 | 再構成可能集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008263261A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014506073A (ja) * | 2011-01-13 | 2014-03-06 | ザイリンクス インコーポレイテッド | 集積回路における電力マネジメント |
WO2018230149A1 (ja) * | 2017-06-12 | 2018-12-20 | 日立オートモティブシステムズ株式会社 | 電子制御装置、車載システム、および電源装置 |
US10366188B2 (en) | 2015-07-23 | 2019-07-30 | Fujitsu Limited | Designing apparatus for designing a programmable logic device, method of designing a programmable logic device and recording medium for storing a program for designing a programmable logic device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945785A (ja) * | 1995-07-24 | 1997-02-14 | Motorola Inc | 高速・低電力用しきい電圧選択方法 |
JP2004335686A (ja) * | 2003-05-07 | 2004-11-25 | National Institute Of Advanced Industrial & Technology | 高速低消費電力論理装置 |
JP2005503668A (ja) * | 2001-09-18 | 2005-02-03 | ザイリンクス インコーポレイテッド | プログラマブルデバイスの一部にウェルバイアスを選択的にかけるための構造および方法 |
-
2007
- 2007-04-10 JP JP2007102467A patent/JP2008263261A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945785A (ja) * | 1995-07-24 | 1997-02-14 | Motorola Inc | 高速・低電力用しきい電圧選択方法 |
JP2005503668A (ja) * | 2001-09-18 | 2005-02-03 | ザイリンクス インコーポレイテッド | プログラマブルデバイスの一部にウェルバイアスを選択的にかけるための構造および方法 |
JP2004335686A (ja) * | 2003-05-07 | 2004-11-25 | National Institute Of Advanced Industrial & Technology | 高速低消費電力論理装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014506073A (ja) * | 2011-01-13 | 2014-03-06 | ザイリンクス インコーポレイテッド | 集積回路における電力マネジメント |
US10366188B2 (en) | 2015-07-23 | 2019-07-30 | Fujitsu Limited | Designing apparatus for designing a programmable logic device, method of designing a programmable logic device and recording medium for storing a program for designing a programmable logic device |
WO2018230149A1 (ja) * | 2017-06-12 | 2018-12-20 | 日立オートモティブシステムズ株式会社 | 電子制御装置、車載システム、および電源装置 |
US11192507B2 (en) | 2017-06-12 | 2021-12-07 | Hitachi Astemo, Ltd. | Electronic control device, in-vehicle system, and power supply device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7098689B1 (en) | Disabling unused/inactive resources in programmable logic devices for static power reduction | |
US9362909B2 (en) | System and method for reducing reconfiguration power usage | |
Bsoul et al. | An FPGA architecture supporting dynamically controlled power gating | |
JP4894014B2 (ja) | 集積回路のための電源の適応制御 | |
US7467314B2 (en) | Systems and methods for reducing static and total power consumption in a programmable logic device | |
US7855574B2 (en) | Programmable multiple supply regions with switched pass gate level converters | |
US7373540B2 (en) | System-on-chip having adjustable voltage level and method for the same | |
US7504854B1 (en) | Regulating unused/inactive resources in programmable logic devices for static power reduction | |
US20110187438A1 (en) | Reducing current leakage in a semiconductor device | |
US20110199118A1 (en) | Power control of an integrated circuit including an array of interconnected configurable logic elements | |
KR100794659B1 (ko) | 반도체 칩과 그것의 파워 게이팅 방법 | |
Bsoul et al. | An FPGA architecture and CAD flow supporting dynamically controlled power gating | |
Seifoori et al. | Introduction to emerging sram-based fpga architectures in dark silicon era | |
US8806249B1 (en) | Systems and methods for reducing static and total power consumption in programmable logic device architectures | |
US20150028943A1 (en) | Reconfigurable power switch chains for efficient dynamic power saving | |
Bsoul et al. | An FPGA with power-gated switch blocks | |
JP2008507117A (ja) | 性能パラメータの2値制御のための制御方式 | |
JP2008263261A (ja) | 再構成可能集積回路 | |
US7370294B1 (en) | Design techniques for low leakage circuits based on delay statistics | |
WO2009123090A1 (ja) | 再構成可能集積回路 | |
Shafique et al. | Selective instruction set muting for energy-aware adaptive processors | |
JP4185979B2 (ja) | 高速低消費電力論理装置 | |
US20070279088A1 (en) | T-switch buffer, in particular for FPGA architectures | |
US6646473B1 (en) | Multiple supply voltage dynamic logic | |
JP4370384B2 (ja) | 高速化低消費電力論理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |