CN104635909A - 用于将显示面板连接至显示发送引擎的物理层接口的功率管理 - Google Patents

用于将显示面板连接至显示发送引擎的物理层接口的功率管理 Download PDF

Info

Publication number
CN104635909A
CN104635909A CN201410719490.0A CN201410719490A CN104635909A CN 104635909 A CN104635909 A CN 104635909A CN 201410719490 A CN201410719490 A CN 201410719490A CN 104635909 A CN104635909 A CN 104635909A
Authority
CN
China
Prior art keywords
power
phy
display
voltage
territory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410719490.0A
Other languages
English (en)
Other versions
CN104635909B (zh
Inventor
S·戈帕
S·巴苏
P·普拉德汉
P·K·拉德哈克里斯兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104635909A publication Critical patent/CN104635909A/zh
Application granted granted Critical
Publication of CN104635909B publication Critical patent/CN104635909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Sources (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

本发明涉及用于将显示面板连接至显示发送引擎的物理层接口的功率管理。在一些实施例中，通过在多个电源域之间划分诸如DisplayPort接口之类的物理层接口的源PHY，可以以更快的进入和退出等待时间实现在各功率模式之间的动态切换。在一些实施例中，该方案可以通过硬件启动并且本质上是自发性的。依赖于使用场景，控制器可以切换PHY进入和退出各个功耗模式。

Description

用于将显示面板连接至显示发送引擎的物理层接口的功率管理
背景技术
本发明大体涉及基于处理器的设备，该设备通过物理层接口发送将显示在显示器上的信息。
传统上，显示设备从例如基于处理器的设备的显示发送引擎接收将要显示的信息。信息的传输通过物理层接口而发生。所述物理层接口可以包括数据通道和控制信道。
遵照DisplayPort(显示端口)标准版本1.2的接口包括具有四个通道的主链路和一个侧信道，称为辅助信道，以用于链路和设备管理。也可以提供热插拔检测接口。
通常，试图管理例如DisplayPort物理层的物理层接口的功耗的设备整体地控制该链路，以允许或不允许发送数据。同时，对基于处理器的设备的供电可以被切断。可替换地，PHY可以被禁用并置于时钟选通(gated)模式，但即使如此，它仍继续消耗相当大的功率，其取决于系统停留在该状态的时间而增大。
PHY不能被置于极低功率的模式(如电源选通模式)的原因是PHY是模拟电路并且需要很长的等待时间来唤醒和调整自己准备好数据传输。由于等待时间长影响了用户体验，所以在低唤醒等待时间的要求下，通常在任何模式下都不允许PHY进入电源选通状态。
附图说明
实施例是相对于如下附图进行描述的：
图1是根据一实施例的物理层接口的描绘；
图2是根据一实施例对图1所示的源PHY的更详细的描绘；
图3是根据一实施例的共模保持器的电路描绘；
图4是来自图2的处于不同功耗模式的信号的绘图；
图5是示出根据一实施例的显示器PHY低功率状态的表；
图6是根据一实施例的流程图；
图7是根据另一实施例的流程图。
具体实施方式
在一些实施例中，通过在多个电源域之间划分诸如DisplayPort接口之类的物理层接口的源PHY，可以以更快的进入和退出等待时间实现在各功率模式之间的动态切换。在一些实施例中，该方案可以通过硬件启动并且本质上是自发性的。依赖于使用场景，控制器可以切换PHY进入和退出各个功耗模式。
在一些实施例中，多个电源岛或单独、隔离的域被创建，例如，使用电压调节器或电源开关以提供精细的功率管理控制。挂起的(suspend)电压域为关键的逻辑块供电，所述逻辑块存储PHY的状态和校准信息。从而在一些实施例中，该信息可更容易获得并且从低功耗状态退出的等待时间可以被改善。类似地，逻辑和模拟电路在多个电源阱(well)之间被划分，以实现对功率管理的更好控制和减少的等待时间。
由于包括面板的显示器是功率的主要消耗者，所以显示器功率管理是控制整个平台功耗的重要因素。因此，希望将显示器保持在低功耗模式下。为了达到这个目标，相对功率包络，可以以不同的退出等待时间引入多个低功率状态。基于其低功率唤醒等待时间的要求，显示核或功率管理控制器可以将显示器PHY置于低功耗模式。
其中源PHY被置于较低功耗模式下的一种应用为面板自刷新技术(PSR)。当显示静止图像时，处于PSR的面板根据本地的帧缓冲器不断重复所述帧。显示源可以部分地断电。在PSR期间，PHY发送器可以被关闭或者可以继续发送空闲位模式。保持PHY发送器关闭节省了PHY动态功耗，但是PHY持续泄漏，这是因为PHY的电源电压仍然是打开的。
为了支持从低功耗模式更快的退出等待时间，在低功率模式期间可保持配置寄存器。从驱动器或基本输入/输出系统(BIOS)向PHY重新编程配置寄存器比多个用例场景的退出等待时间需求花费更多的时间。
因此，PHY内部的挂起电压域在低功率模式期间被保持为打开以保留重要的PHY配置寄存器。保留单元还可以存储配置值，以减少在低功耗模式下的泄漏功耗。
在一个实施例中，显示器PHY至少可以支持四种功率模式。动态低功率模式可以通过当在PSR模式下不需要时对链路断电，以及快速地重新初始化而不需要重新配置可编程寄存器的方式来达到省电的目的。
通过交流(AC)耦合的发送器所发送的数据通常被叠加在衬垫(pad)p和n(图3)的预充电电平上。所述预充电电平被称为共模电压。在较低的功率模式中，每个发送器的共模电压可被保留。除非共模电压被保持，否则将会占用太多时间来恢复驱动器衬垫的共模电压以为耦合到衬垫的大型交流耦合的外部电容器充电。因为通道电源在低功率模式中断开，所以共模保持器电路工作在挂起电压域。
因此，如图3所示，有两个发送驱动器衬垫，padp和padn。它们通过静电放电(ESD)二极管矩阵70和通门(passgate)开关72连接到电阻分压器78。
共模保持器电路78包括电阻分压器，其产生降低的电压。在一个实施例中，可以使用二位寄存器控制位来决定通过电阻阶梯的电流。当被开关72使能时，共模保持器的输出与padp和padn二者相连接。
除了在低功率模式期间保留衬垫的共模电压，发送驱动器电路可以呈三态以保持共模电压；否则，该共模电压会通过发送驱动器的PMOS晶体管而泄漏。另外，PMOS驱动器(未示出)和任何其它PMOS器件的阱可以与挂起电压域相连接，以使得衬垫和nwell之间的扩散二极管73在发送主电源关闭时不会有正向偏置。当共模保持器打开时，发送电路呈三态。
参照图1，在根据DisplayPort标准的版本1.2的一实施例中，物理层接口10包括源显示设备12，例如片上系统(SOC)，通过接口与汇(sink)显示设备或面板14相通信。显示设备12包括显示引擎16和源物理层或PHY 18。到汇显示设备的连接是通过包括主链路24的接口，所述主链路24包括四个等时流，用于链路和设备管理的侧信道或辅助信道26，以及包括插拔状态和中断要求的热插拔检测(HPD)28。在一些实施例中，汇显示设备或面板14包括汇PHY 20和面板电子器件和像素屏幕22。
参照图2，输入功率Vcca_lp24进入低压差(LDO low dropout voltage)30或稳压器。LDO 30控制挂起电源域，其包括主链路24的公共通道1。公共通道1PLL LDO为锁相环(PLL)50、辅助信道、TAP网络逻辑(DFX)、用于配置寄存器读/写的接口，以及模拟-数字转换器48供电。电压隔离防火墙38将挂起电源逻辑42与选通电源逻辑46相分离。挂起电压域42包括低功耗有限状态机(FSM)、唤醒逻辑和LDO加电和断电FSM。它还包括保留锁存器39和熔丝覆盖(fuse override)41。
该选通逻辑从LDO 32接收不同的信号。因此，这两个域42和46是由防火墙(FW)38来隔离。该选通逻辑提供了系统结构与整个读/写仲裁，包括PLL、控制器、系统管理总线以及动态挂起时钟控制器。保留52保持对特定存储设备的充电。
功率控制器40控制LDO 30并且控制对逻辑42、46和PLL 50的供电。通过LDO 34供应另一个域，其包括数据样条(spline)1。样条是被逻辑和物理地容纳于层次结构中的两个通道。它包括第一区域54，接收来自LDO 34的功率以用于PCS挂起和电源逻辑、防火墙49、选通逻辑56和保留区域58。选通逻辑60用于四个发送器的第一个，并且选通逻辑62用于四个发送器的第二个。每个发送器通过保留61或64而连接到驱动器66或68。相应的结构被显示用于数据样条0。
因此，物理层具有四个LDO，其向PHY块发出控制功率。这些中的三个由PHY逻辑动态控制。挂起LDO 30完全由显示设备的功率管理单元控制。挂起LDO一旦被使能，就输出稳定的电压供应，诸如1V，就PHY而言，其可视为总是打开的。被连接到总为打开的电源的逻辑可以包括配置数据和保留锁存器、低功率进入/退出逻辑、电源开关控制，以及其它对物理层接口常见的必要逻辑，如DisplayPort接口。
锁相环LDO 32为锁相环和容纳在公共通道的其它必要公共PHY组件供电。在低功率模式下，锁相环LDO由相逻辑动态控制。PLL LDO 32和挂起LDO30被嵌入到公共通道1子块内。
样条LDO 34和36(选通于数据线的电源)容纳两个发送器和相关联的PCS和发送逻辑。每个样条LDO完全由PHY控制，并且可以在通过显示控制器所驱动的低功率指示的影响下被动态控制。对于支持四个发送器的给定的DisplayPort PHY，存在两个样条LDO。
在显示器PHY中有两个电源域。在一个实施例中，Vccasus_lp0或挂起(SUS)vcc是总为打开的、处于1.05V的电源。该电源通过为SUS LDO/PG断言pwrreq_lp0而被完全地控制。Vccagated_lp0或选通VCC和电压轨在显示器PHY中能够在低功耗有限状态机的控制下动态地切换。Vccasus_lp0是活动的以使该电源有效。两个电源供应作为电力网(power mesh)的一部分被分布到显示器PHY，电力网通过电源金属层而与电源开关子块邻接。电源开关可以是厚栅PMOS开关或复杂的LDO。在厚栅PMOS开关作为唯一选择的情况下，当控制被适当使能时，功率立即被提供。在LDO的情况下，当以适当的输入设置来使能LDO时供应功率。LDO核同样支持校准来微调输出电压。单独的“o_pwrreqlp0”控制被用于控制公共通道和数据通道电源开关，并且对于Vccagated_lp0的公共通道和数据样条分别存在一个。对于Vccasus_lp0，存在作为显示器PHY的整体功率控制的从外部控制的单个电源开关。
在一个实施例中，为了退出面板自刷新模式，PHY接收断电反转信号并且整个显示器PHY可以在时钟完全运行并且发送器准备好工作的情况下在3us-120us内被带到活动状态。经过短暂持续几毫秒的同步周期(链路训练)后，显示器已准备好接收新的图像(帧)，并且系统将如在进入面板自刷新模式之前一样工作。唤醒命令的辅助数据包(SDP)由控制器发出以通知显示面板退出PSR。
动态低功率PSR模式进入
动态低功率模式(PSR模式)由显示核通过针对所有活动的发送通道驱动i_powerdown从0-＞1来启动。
在活动的数据样条中，当i_powerdown[1：0]被驱动为“11”时，于是整个样条通过PCS挂起的有限状态机来选通时钟。在时钟选通之后，将不再需要PLL时钟。这个信息通过相应的数据样条被传送到公共通道。
当两个数据样条都被时钟选通时，公共通道挂起逻辑将评估i_powermode[2：0]并且基于值采取动作。公共通道的动作包括：
禁用PLL时钟缓冲器(一个或多个)
禁用PLL
电源选通公共通道(存在一个屏蔽位用于屏蔽公共通道的电源选通)。
作为对i_powermode位的响应，公共通道挂起逻辑也压低了至所有数据样条的两个邻接信号。详细如下：
不论有没有共模保持器，将数据样条置于电源选通模式。
仅在发送驱动器上应用共模保持器。共模保持器被用来将发送衬垫拉至VCC/2，从而TX衬垫的预充电时间(大约100us)可以在低功率退出期间被避免。
仅保持在时钟选通模式。在这种情况下，数据通道中的两个发送器都为时钟选通。
动态低功率的退出：
一旦数据样条处于时钟选通/电源选通模式，i_powerdown在任意发送通道上从1-＞0的变化都会使PLL和相应的数据通道返回到活动状态。在相应的样条中，PCS挂起(sus)有限状态机查找该转变。
功耗可以通过对显示链路断电而降低，所述显示链路支持各种基于DisplayPort 1.2的低功率模式。在一些实施例中，可以实现快速重新初始化而不需要重新配置可编程寄存器。在这些实施例中，不需要经历PHY重新初始化，也不需要通知软件去唤醒，这实质上意味着该唤醒时间被显著地减少。当不再被使用时，可以在驱动器的作用下简单地关闭显示器PHY。使用保留锁存器在低功率模式下保存配置寄存器和状态导致减少唤醒时间需求。当不需要PHY起作用时，其能够被完全地电源选通以通过对于给定信道关闭所有三个电源闸门(power gate)来减少泄漏功耗。
动态电源选通可以使用有限状态机通过基于I_power_states[2：0]位采取动作来实现。为了支持动态电源选通，每个样条具有专用电源闸门以使得每个样条可以独立地被打开或关闭。
在许多片上系统中，供电轨可以被取消以减少平台上电源轨的数量，并降低成本。该电源从电源轨利用内部LDO产生。当PHY与LDO集成时，LDO自身可以被用作电源闸门。
PHY借助于I_pwrreqlpo_sus(图4)信号进入不同的功率状态，该信号控制所述挂起电源闸门并且作为PHY使能信号。当需要打开显示器时(图4中PHY唤醒100)，显示控制器或功率管理单元驱动该信号。一旦挂起电源加电，PHY功率管理有限状态机被使能并且开启所有其他数据通道和锁相环电源域。在PHY初始化和全局与局部补偿完成后，PHY发起活动模式102。任何未使用的数据通道基于适用的断电规则被断电。一旦显示控制器或功率管理单元通过使I_power_mode[2：0]信号从<000>变化至<111>来发送信号使所述PHY处于低功率模式(104)，PHY有限状态机将PHY置于低功率模式104，控制每个通道的电源闸门。然后，PHY可以返回到活动模式106或断电108。
当图像为静态时，面板自刷新模式关闭视频处理器和相关联的电路，例如，当读取PDF文件时。该显示器具有视频存储器(如帧缓冲器)来存储最后的屏幕更新的内容。计算机关闭所有的视频电路，并且显示器不断重复最后的更新的内容直到存在对屏幕内容的更新(例如，你滚动正在阅读的文档)。面板自刷新技术通过利用被称为“捕捉静态帧”的DisplayPort命令来工作。当由视频引擎发出该命令时，显示器捕捉到发送的最后图像(帧)，将它存储在其RAM存储器(帧缓冲器)中。在发出该命令后，DisplayPort主链路和PHY被关闭，该面板自刷新模式被使能。
显示器PHY通过关闭对动态切换数据通路逻辑的供电来支持PSR模式，与此同时，配置寄存器和关键的状态变量通过一直处于挂起电压域而被保留。整个电源的关闭在PSR模式期间通过显示控制器来启动。此外，该特征被用于对所有未使用的样条发送器断电而不影响功能，所述每个样条具有位于单一实体中的双发送器。
为了退出面板自刷新模式，PHY接收断电反转信号，并且整个显示器PHY被带入活动模式，其中时钟完全运行并且发送器准备好工作。经过短暂的可能持续几毫秒的同步周期(在链路训练中)，显示器准备好接收新的图像(帧)，并且系统将会如其进入面板自刷新模式之前一样工作。唤醒指令(辅助数据包)是由控制器发出以通知显示面板PSR退出。这会导致在某些情况下更快的从PSR模式的退出等待时间。
显示数据来源于具有显示渲染功能的视频处理引擎。经处理的数据通过发布的命令被加载到显示控制器，在所述发布的命令中，帧数据与适合该操作协议的首部一起封装。然后10位并行数据被发送到显示器PHY，其中数据被串行发送到显示端口面板，在传输差分线上具有适合的摆动和阻抗匹配。
面板自刷新是一种命令模式(称为PSR模式)，视频处理引擎使用该模式在所发送的显示图像为静态时关闭显示通道。实际上，控制器停止接收数据、创建理想状况以使控制器和PHY的关闭，直到PSR模式被取消。显示器PHY通过i_powerdown输入引脚接收PSR命令，并且继而，对动态切换数据通路逻辑断电来节省泄漏功率。利用始终打开的电源供电的逻辑可以包括，保留锁存器的配置信息、低功率进入/退出逻辑、电源开关控制和在DisplayPort双链路中常见的少许其他必要逻辑。显示器PHY通过公共通道来进行组织，所述公共通道除了电阻器补偿、JTAG和IOSF接口之外具有其PLL和控制逻辑。数据通道被组织成使得两个发送器和相关联的PCS逻辑(控制器的前端接口)都包含在单一层次结构中以便于布局。被称为“样条”的两协议通道数据的层次结构，被以模块化的方式设计以在各种其他显示协议中被使用。
根据上表，显示器PHY至少可以支持四个功率模式：
1.在PSR模式中，在不需要时通过对链路断电来省电。
2.快速重新初始化而不需要重新配置可编程寄存器。
完全PHY重新初始化而不保留配置寄存器存在缺陷；即，要通知驱动软件唤醒、重新编程所有的寄存器、使控制器打开电源并移除复位来启动PHY。
利用保留锁存器来保存配置寄存器和状态，唤醒时间需求可以被降低。
在显示器PHY中存在两个电源域：
Vccasus_lp0，亦称sus vcc，一直打开的电源。该电源由P-unit通过向SUSLDO/PG断言pwrreq_lp0进行完全控制。
Vccagated_lp0，亦称gated vcc，并且在显示器PHY中，电压轨能够在低功率有限状态机的控制下动态切换。
两个电源供应都作为电力网的一部分被分布到显示器PHY，电力网通过电源金属层而与电源开关子块邻接。电源开关可以是厚栅PMOS开关或复杂的LDO。在厚栅PMOS开关作为唯一选择的情况下，当控制被适当使能时，功率立即被提供。在LDO的情况下，当以适当的输入设置来使能LDO时供应功率。LDO核还支持校准来微调输出电压。单独的“o_pwrreqlp0”控制被用于控制公共通道和数据通道电源开关，并且对于Vccagated_lp0的公共通道和数据样条分别存在一个。对于Vccasus_lp0，存在作为显示器PHY的整体功率控制的从外部控制的单个电源开关。
显示器PHY可以通过显示控制器被通知进入/退出“面板自刷新”。在显示器PHY中，存在两种用于活动通道的功率状态。
开状态，其中显示器PHY是活动的，并且准备好以发送缓冲器时钟速率(TBC)从控制器发送10位的数据。
面板自刷新状态。这是动态低功率状态，其中“vccagated_lp0”电源轨被切断。
显示器PHY可以被编程为以下述方式处理动态低功率状态：
1.用于PLL和数据通道的完全“ccagated_lp0”断电。可以以最大可能节省功率，并且在低功率状态期间将suspend_logic用于进入/退出序列。一旦电源被切断且PHY处于平衡状态，外部控制器可以为susvcc移除i_pwrreqlp0以实现完全PHY关闭。
2.对于PLL“vccagated_lp0”电源为开，但PLL被禁用。
3.“vccagated_lp0”电源并且PLL为开，但整个动态逻辑时钟在时钟缓冲器模块中被选通并且发送衬垫被驱动至高阻抗。
图5示出了根据一个实施例的不同的低功率状态。用于样条的I_powerdown[1：0]的不同状态有11、0X和X0。在11处，I_power mode[2：0]，当仅发送修改时，对于选择性更新PSR模式对于低功率模式1可以是001，或对于低功率模式2(其为深度PSR模式)可以是111。当用于样条的I_power down[1：0]为11时，则它根据I_power down[2：0]的引导而进入低功率PSR模式。
如果I_power down[1：0]是0X或X0，则不管I_power mode[2：0]是什么都不重要。当用于样条的I power down[1：0]的两个位都为“00”时，那么该样条中的两个发送通道都是活动的。任何发送通道都可以通过在相应I_power down输入处驱动0而被置于活动状态。当任何I_power down[1：0]在样条内为零时，则功率选通不适用于它。
信号l_pwrreqlp0_sus输入可以由显示核来断言，以启动用于PHY的功率序列。
在图5所示的表中，PHY使能位(EN)可以为1来使能PHY或者当一切都关闭时为0。功率模式可以是000，用于发送关闭的001，用于发送电源闸门关闭的010，用于PLL关闭的100，用于发送闸门和PPL关闭的101，用于电源闸门关闭的110，以及用于共模保持器关闭的111。顶部SUSPG、PLLPG和数据PG全都表示所讨论的特定电源闸门是开还是关。因此，除了当一切都处于关闭状态时挂起电源闸门始终为开，除非处于功率模式110和111并且当一切都处于关闭状态时PLL电源闸门为开，以及当事件是活动的或者发送器关闭时数据电源闸门为开，当发送电源闸门为关时其为关，当PLL电源闸门为关时其为开，并且当发送闸门和PLL电源闸门为关时其为开。否则，其为关。在活动、发送器关以及发送器电源闸门关的事件中，PLL电源闸门始终为开。数据驱动器在活动模式下通常为开并且在其余所有时间为关，并且共模保持器在活动模式下为关并且在其他所有事件情况下(除了所有均为关以及共模保持器为关)为开。
当然，图5中仅示出了一个实施例，并且其他实施例显然也被本领域技术人员所熟知和预期。
图6为用于低功率状态机的流程图，在一个实施例中，低功率状态机可以为有限状态机。低功率状态机30可以由软件、固件和/或硬件来实现。在软件和固件实施例中，它可以通过存储在一个或多个非临时性计算机可读介质中的计算机可执行指令来实现，诸如磁、光，或半导体存储器来实现。
序列80开始于通过在菱形框82处接收功率模式。如果接收到功率模式，则电源闸门、PLL、数据驱动器和共模保持器根据图5中如方框84所示被设置，然后该流程结束。如果没有接收到功率模式，则该序列仅仅等待功率模式选择。
图7为根据一个实施例的用于功率模式序列90的流程图。它可以由软件、固件和/或硬件来实现。在软件和固件实施例中，其可以通过由计算机执行的存储在一个或多个非临时性计算机可读介质中的指令来实现，如磁、光、或半导体存储器。
断电序列90开始于接收断电信号，如方框92所示。然后功率模式信号被接收，如方框94所示。最后，根据先前所接收的断电和功率模式信号来控制功率(方框96)。
以下条款和/或示例涉及进一步的实施例。
一个示例性实施例可以是一种方法，包括：为显示器中从源PHY到汇PHY的物理层接口提供至少两个隔离的电源域，第一电源域始终为打开并且提供存储对源PHY加电所需的状态和配置信息的逻辑块，以及第二电源域，比所述第一电源域的电压高，并且是用于公共通道的电源选通域；并且提供共模电压保持器以在断电后保持共模电压，其中在较高功耗状态下需要所述电压。该方法还可以包括使用所述保持器为第一电源域保持共模电压。该方法还可以包括使所述第一电源域中的发送驱动器电路呈三态。该方法还可以包括提供一对发送驱动器衬垫，其耦合到分压器以对所述衬垫供电。该方法还可以包括预充电所述衬垫。该方法还可以包括为数据样条提供第三单独的、隔离的电源域。该方法还可以包括将一对发送器耦合到所述数据样条。该方法还可以包括使用所述隔离的电源域，通过关闭对所述第二域中逻辑的供电同时保持所述第一域中的配置寄存器来实施面板自刷新。该方法还可以包括在第二域之前对第一域断电。该方法还可以包括实施DisplayPort接口。
在另一个示例性实施例中，可以是一个或多个非临时性计算机可读介质存储指令以用于执行序列，所述序列包括为显示器中从源PHY到汇PHY的物理层接口提供至少两个隔离的电源域，第一电源域始终为打开并且提供存储对源PHY加电所需的状态和配置信息的逻辑块，以及第二电源域，比所述第一域的电压高，并且是用于公共通道的电源选通域；并且提供共模电压保持器以在断电后保持共模电压，其中在较高功耗状态下需要所述电压。该介质还可以包括使用所述保持器为第一电源域保持共模电压。该介质还可以包括使所述第一电源域中的发送驱动器电路呈三态。该介质还可以包括提供一对发送驱动器衬垫，其耦合到分压器以对所述衬垫供电。该介质还可以包括预充电所述衬垫。该介质还可以包括为数据样条提供第三单独的、隔离的电源域。该介质还可以包括将一对发送器耦合到所述数据样条。该介质还可以包括使用所述隔离的电源域，通过关闭对所述第二域中逻辑的供电同时保持所述第一域中的配置寄存器来实施面板自刷新。该介质还可以包括在第二域之前对第一域断电。该介质还可以包括实施DisplayPort接口。
另一示例可以是源显示设备，包括显示引擎；以及耦合到所述引擎的源PHY，包括用于显示器中从源PHY到汇PHY的物理层接口的至少两个隔离的电源域，第一电源域始终为打开并且提供存储对源PHY加电所需的状态和配置信息的逻辑块，以及第二电源域，比所述第一域的电压高，并且是用于公共通道的电源选通域，以及共模电压保持器以在断电后保持共模电压，其中在较高功耗状态下需要所述电压。该设备还可以包括所述保持器为第一电源域保持共模电压。该设备还可以包括一对发送驱动器衬垫，其耦合到分压器以对所述衬垫供电。该设备还可以包括用于数据样条的第三单独的、隔离的电源域。该设备还可以包括一对发送器，所述发送器耦合到所述数据样条。该设备还可以包括，其中所述源PHY是DisplayPort PHY。
在整个说明书中提及“一个实施例”或“实施例”意味着结合实施例描述的特定特征、结构或特性被包括在本公开所包含的至少一个实施方式中。因此，短语“一个实施例”或出现“在一个实施例中”不一定指的是同一实施例。此外，特定特征、结构或特性可以以所说明的特定实施例不同的其他适当形式来设置，并且所有这样的形式都可以包含在本申请的权利要求之内。
有限数量的实施例已经被描述，本领域技术人员由此将意识到许多合适的修改和变化。附加权利要求意在覆盖了所有的这样的落入了本公开的真实精神和范围内的修改和变型。

Claims (16)

1.一种方法，包括：
为显示器中从源PHY到汇PHY的物理层接口提供至少两个隔离的电源域，第一电源域始终为打开的并且提供存储对源PHY加电所需的状态和配置信息的逻辑块，以及第二电源域，比所述第一电源域的电压高，并且是用于公共通道的电源选通域；并且
提供共模电压保持器以在断电后保持共模电压，其中在较高功耗状态下需要所述电压。
2.如权利要求1所述的方法，包括使用所述保持器为第一电源域保持共模电压。
3.如权利要求2所述的方法，包括使所述第一电源域中的发送驱动器电路呈三态。
4.如权利要求1所述的方法，包括提供一对发送驱动器衬垫，其耦合到分压器以对所述衬垫供电。
5.如权利要求1所述的方法，包括预充电所述衬垫。
6.如权利要求1所述的方法，包括为数据样条提供第三单独的、隔离的电源域。
7.如权利要求6所述的方法，包括将一对发送器耦合到所述数据样条。
8.如权利要求1所述的方法，包括使用所述隔离的电源域，通过关闭对所述第二域中逻辑的供电同时保持所述第一域中的配置寄存器来实施面板自刷新。
9.如权利要求1所述的方法，包括在第二域之前对第一域断电。
10.如权利要求1所述的方法，包括实施DisplayPort接口。
11.一种源显示设备，包括：
显示引擎；以及
耦合到所述引擎的源PHY，包括用于显示器中从源PHY到汇PHY的物理层接口的至少两个隔离的电源域，第一电源域始终为打开的并且提供存储对源PHY加电所需的状态和配置信息的逻辑块，以及第二电源域，比所述第一域的电压高，并且是用于公共通道的电源选通域，以及共模电压保持器以在断电后保持共模电压，其中在较高功耗状态下需要所述电压。
12.如权利要求11所述的设备，包括所述保持器为第一电源域保持共模电压。
13.如权利要求11所述的设备，包括一对发送驱动器衬垫，其耦合到分压器以对所述衬垫供电。
14.如权利要求11所述的设备，包括用于数据样条的第三单独的、隔离的电源域。
15.如权利要求14所述的设备，包括一对发送器，所述发送器耦合到所述数据样条。
16.如权利要求14所述的设备，其中所述源PHY是DisplayPortPHY。
CN201410719490.0A 2013-11-08 2014-10-08 用于将显示面板连接至显示发送引擎的物理层接口的功率管理 Active CN104635909B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/074,985 US9612647B2 (en) 2013-11-08 2013-11-08 Power management for a physical layer interface connecting a display panel to a display transmit engine
US14/074985 2013-11-08

Publications (2)

Publication Number Publication Date
CN104635909A true CN104635909A (zh) 2015-05-20
CN104635909B CN104635909B (zh) 2017-12-15

Family

ID=52991032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410719490.0A Active CN104635909B (zh) 2013-11-08 2014-10-08 用于将显示面板连接至显示发送引擎的物理层接口的功率管理

Country Status (5)

Country Link
US (1) US9612647B2 (zh)
JP (1) JP5932935B2 (zh)
CN (1) CN104635909B (zh)
DE (1) DE102014114681A1 (zh)
TW (1) TWI537717B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108761187A (zh) * 2018-06-06 2018-11-06 Oppo（重庆）智能科技有限公司 一种基底电流测试方法、系统及终端设备
CN113595053A (zh) * 2021-08-23 2021-11-02 莱弗利科技(苏州)有限公司 一种无时钟待机的低功耗感测芯片

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160033549A (ko) * 2014-09-18 2016-03-28 삼성전자주식회사 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩
US9852677B2 (en) * 2014-11-04 2017-12-26 Intel Corporation Dithering for image data to be displayed
TWI736559B (zh) * 2015-12-23 2021-08-21 美商英特爾公司 用以針對實體層裝置的組件傳輸資料之控制器
US10490954B1 (en) 2017-01-06 2019-11-26 Rockwell Collins, Inc. EMI hardened displayport interface
US10761589B2 (en) * 2017-04-21 2020-09-01 Intel Corporation Interconnect fabric link width reduction to reduce instantaneous power consumption
US10325341B2 (en) 2017-04-21 2019-06-18 Intel Corporation Handling pipeline submissions across many compute units
US11237618B2 (en) 2018-07-19 2022-02-01 Dell Products L.P. System and method to maintain optimal system performance within user defined system level power cap in a changing workload environment
CN109275181B (zh) * 2018-11-08 2021-06-15 深圳市银河风云网络系统股份有限公司 数据传输方法及通信系统
US11062674B2 (en) * 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods
US10897252B1 (en) 2019-09-25 2021-01-19 Semiconductor Components Industries, Llc Methods and apparatus for an auxiliary channel
JP7341856B2 (ja) 2019-10-28 2023-09-11 キヤノン株式会社 制御装置、表示装置の制御方法、プログラム、および記憶媒体
CN113675183B (zh) * 2020-05-15 2024-01-30 敦泰电子股份有限公司 显示驱动电路的系统级静电放电保护电路与方法
KR20230102972A (ko) 2021-12-30 2023-07-07 엘지디스플레이 주식회사 제어 회로, 표시장치 및 메인 프로세서의 구동 방법
JP2024014337A (ja) * 2022-07-22 2024-02-01 キオクシア株式会社 メモリシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192938A (zh) * 2006-11-30 2008-06-04 美国博通公司 一种以太网供电系统及方法
US20090039956A1 (en) * 2007-08-07 2009-02-12 Micron Technology, Inc. Amplifier circuits, imager, system and method of operation
TW200937180A (en) * 2007-12-28 2009-09-01 Sandisk Corp Systems and circuits with multirange and localized detection of valid power
CN201655187U (zh) * 2009-12-01 2010-11-24 丹东华通测控有限公司 智能型电力系统测控显示屏

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167321A (en) * 1998-06-25 2000-12-26 Qlogic Corporation Interface module with protection circuit and method of protecting an interface
US7279926B2 (en) 2004-05-27 2007-10-09 Qualcomm Incoporated Headswitch and footswitch circuitry for power management
JP4983284B2 (ja) * 2007-02-13 2012-07-25 富士通株式会社 差動ドライバ回路
US7511554B2 (en) * 2007-06-18 2009-03-31 Kabushiki Kaisha Toshiba Systems and methods for level shifting using AC coupling
US20090204837A1 (en) * 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US7777523B1 (en) * 2009-01-26 2010-08-17 Oracle America, Inc. Level shifter flip-flop
KR101636324B1 (ko) * 2009-08-19 2016-07-05 삼성전자주식회사 파워 게이팅 장치
JP5395263B2 (ja) * 2010-01-29 2014-01-22 株式会社日立製作所 ストレージシステム
US8661268B2 (en) 2010-02-22 2014-02-25 Apple Inc. Methods and apparatus for intelligently providing power to a device
US8705596B2 (en) * 2010-04-19 2014-04-22 Broadcom Corporation System and method for physical layer device enabled clock diagnostics
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US9128713B2 (en) * 2013-01-15 2015-09-08 Synaptics Incorporated Method and circuit to optimize N-line LCD power consumption
US9411394B2 (en) * 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192938A (zh) * 2006-11-30 2008-06-04 美国博通公司 一种以太网供电系统及方法
US20090039956A1 (en) * 2007-08-07 2009-02-12 Micron Technology, Inc. Amplifier circuits, imager, system and method of operation
TW200937180A (en) * 2007-12-28 2009-09-01 Sandisk Corp Systems and circuits with multirange and localized detection of valid power
CN201655187U (zh) * 2009-12-01 2010-11-24 丹东华通测控有限公司 智能型电力系统测控显示屏

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108761187A (zh) * 2018-06-06 2018-11-06 Oppo（重庆）智能科技有限公司 一种基底电流测试方法、系统及终端设备
CN113595053A (zh) * 2021-08-23 2021-11-02 莱弗利科技(苏州)有限公司 一种无时钟待机的低功耗感测芯片

Also Published As

Publication number Publication date
JP2015094945A (ja) 2015-05-18
TW201527949A (zh) 2015-07-16
JP5932935B2 (ja) 2016-06-08
CN104635909B (zh) 2017-12-15
TWI537717B (zh) 2016-06-11
US20150134985A1 (en) 2015-05-14
DE102014114681A1 (de) 2015-05-13
US9612647B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
CN104635909A (zh) 用于将显示面板连接至显示发送引擎的物理层接口的功率管理
US11971773B2 (en) Discrete power control of components within a computer system
US7791406B1 (en) Low leakage power management
US8275560B2 (en) Power measurement techniques of a system-on-chip (SOC)
US10817043B2 (en) System and method for entering and exiting sleep mode in a graphics subsystem
US9037890B2 (en) Ultra-deep power-down mode for memory devices
US20050268141A1 (en) Method and apparatus for power management of graphics processors and subsystems thereof
TWI510881B (zh) 供應時脈訊號及閘時脈訊號至同步元件
US8347132B2 (en) System and method for reducing processor power consumption
US20160004292A1 (en) Microcontroller with multiple power modes
KR20130001133A (ko) 전력의 게이트 제어를 통한 집적 회로
CN101853067B (zh) 减少装置功率消耗的方法及具有嵌入式存储器模块的装置
BR112016029794B1 (pt) Aparelho com uma arquitetura de potência ultrabaixa, circuito integrado de gerenciamento de energia e método para proporcionar um arquitetura de potência ultrabaixa
US5872903A (en) Integrated circuit device with a memory that preserves its content independently of a synchronizing signal when given a self-control request
US10203749B2 (en) Method and apparatus for saving power, including at least two power saving modes
KR20240024940A (ko) 프로브 필터 리텐션 기반 저전력 상태
US20190187770A1 (en) Technique for managing power domains in an integrated circuit
US11152046B1 (en) Sram bit cell retention
US9672902B1 (en) Bit-cell voltage control system
US9395805B2 (en) Device sleep partitioning and keys
US20110080266A1 (en) Power Controller for an Electronic Reader Device
CN113672072A (zh) 用于节省微控制器功率的方法和设备
US20200225731A1 (en) Maintaining state integrity of memory systems across power state transitions
KR20230175316A (ko) 멀티-다이 전력 동기화

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant