CN113672072A - 用于节省微控制器功率的方法和设备 - Google Patents

用于节省微控制器功率的方法和设备 Download PDF

Info

Publication number
CN113672072A
CN113672072A CN202110521788.0A CN202110521788A CN113672072A CN 113672072 A CN113672072 A CN 113672072A CN 202110521788 A CN202110521788 A CN 202110521788A CN 113672072 A CN113672072 A CN 113672072A
Authority
CN
China
Prior art keywords
retention
power
power saving
enhanced
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110521788.0A
Other languages
English (en)
Inventor
D·曼加诺
M·A·卡拉诺
P·布塔
S·阿本达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN113672072A publication Critical patent/CN113672072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本公开的各实施例涉及用于节省微控制器功率的方法和设备。节电系统包括针对留存外围设备的留存存储器元件，留存存储器元件在操作功率模式期间被设置为逻辑状态，并且在增强型节电模式期间保持逻辑状态。节电系统还包括针对非留存外围设备的非留存存储器元件，非留存存储器元件在节电系统的操作功率模式期间被设置为逻辑状态；以及控制器，指示留存存储器元件在处于增强型节电模式时保持其逻辑状态。

Description

用于节省微控制器功率的方法和设备
技术领域
本申请涉及微控制器，并且具体地涉及为微控制器节省功率的方法和设备。
背景技术
在不活动或使用率较低的时段期间，微控制器的操作可能会消耗功率资源。通过减少向内部外围设备的功率供应(在低功率模式下可能会消耗功率)，可以在不活动或低使用率期间限制不希望的功率消耗。许多微控制器可以切换到一个或多个低功率消耗模式来尝试节省功率。但是，在功率消耗降低、用户体验以及应用复杂度之间存在权衡。
发明内容
根据本发明的一个实施例，节电系统包括留存外围设备的留存触发器以及非留存外围设备的非留存触发器。节电系统还包括与留存触发器和非留存触发器通信的控制器，其中控制器被配置为向留存触发器传递保存信号，以指示留存触发器在节电系统的增强型节电模式期间保持留存外围设备的逻辑状态，并且在节电系统进入节电系统的增强型节电模式时向非留存触发器传递重置信号，以指示非留存触发器将非留存触发器重置。
据本发明的一个实施例，微控制器包括：主功率调节器，被耦合到主电压源并且被配置为提供主功率；低功率调节器，被耦合到主电压源并且被配置为提供低功率；第一开关装置，被配置为将主功率调节器与留存触发器和非留存触发器耦合以及解耦合；以及第二开关装置，被配置为将低功率调节器与留存触发器耦合以及解耦合。微控制器还包括与第一开关装置和所述第二开关装置通信的功率模式控制器，功率模式控制器被配置为在操作功率模式期间，操作第一功率开关装置以将主功率调节器耦合至留存触发器和非留存触发器；并且其中功率模式控制器被配置为在增强型节电模式期间，操作第二开关装置以将低功率调节器耦合至留存触发器，并且在增强型节电模式期间，操作第一开关装置以将留存触发器与非留存触发器从主功率调节器解耦合。
根据本发明的一个实施例，节省功率的方法包括：具有微控制器；在操作功率模式期间，将留存触发器设置为留存外围设备的逻辑状态；在操作功率模式期间，将非留存触发器设置为非留存外围设备的逻辑状态；在增强型节电模式期间，将主功率源与留存触发器和非留存触发器解耦合；以及在增强型节电模式期间，向留存触发器提供低功率源，以将留存外围设备的逻辑状态保持在留存触发器的低功率位置中。
附图说明
现在将参考附图，仅以示例的方式来描述一个或多个实施例，其中：
图1图示了具有节电系统的微控制器处于操作功率模式的框图；
图2图示了具有节电系统的微控制器处于低功率模式的框图；
图3图示了具有节电系统的微控制器处于低功率模式的框图；
图4图示了增强型微控制器的一个实施例；
图4A图示了增强型微控制器的一个实施例；
图5图示了增强型微控制器的留存存储器元件和非留存存储器元件的一个实施例；
图6图示了增强型微控制器的始终开启域的始终开启存储元件的一个实施例；
图7描绘了图示了根据一个实施例的用于唤醒增强型微控制器的方法的流程图；
图8图示了存储器控制器和存储器元件；以及
图9描绘了图示了根据一个实施例的节省功率的方法的流程图。
具体实施方式
在随后的描述中，图示了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。实施例可以在没有一个或多个特定细节的情况下，或者在其他方法、组件、材料等的情况下获得。在其他情况下，没有详细图示或描述已知结构、材料或操作，以使得实施例的某些方面不被遮盖。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示相对于实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可以在本说明书的一个或多个点中出现的诸如“在实施例中”或“在一个实施例中”的短语不一定指代同一实施例。此外，在一个或多个实施例中，特定的构型、结构或特性可以以任何适当的方式进行组合。
在许多电子设备中，多余的功率消耗是不期望的。设计人员可能会尝试降低功率消耗。微控制器可以利用在不活动时段期间输入的一个或多个低功率模式来限制功率消耗。
图1图示了具有节电系统的微控制器处于操作功率模式的框图。
微控制器100具有两个操作模式。在标准操作期间，第一开关102被闭合。当第一开关102被闭合时，由主调节器104向微控制器100的各种组件供电。
主调节器(MR)104被耦合到提供电源电压VDD的电压源。在标准功率模式期间，主调节器104向微控制器100的组件分配足够的功率来允许它们操作。
在不活动或低使用率时段期间，微控制器100将功率供应限制到某些组件或内部外围设备。
图2示出了具有节电系统的微控制器处于低功率模式的框图。该低功率模式在本文中被称为停止模式。
在停止模式中，第二开关110将低功率调节器(LP)112耦合到微控制器100的一些外围设备，以向外围设备提供低功率。第一开关102将主调节器104与外围设备解耦合。在操作功率模式期间，由低功率调节器112提供的功率小于由主调节器104提供的功率。当微控制器100处于停止模式时，这允许为微控制器100节省功率。
微控制器100包括第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C。第一被留存外围设备106A的逻辑状态被存储在第一留存外围设备106A的触发器或其他易失性存储器元件中。第二留存外围设备106B的逻辑状态被存储在第二留存外围设备106B的触发器或其他易失性存储器元件中。第三留存外围设备106C的逻辑状态被存储在第三留存外围设备106C的触发器或其他易失性存储器元件中。
第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C的逻辑状态可以在停止模式期间被保持。留存外围设备可以被分组为留存外围设备域107。当微控制器100处于停止模式时，由低功率调节器112所供应的功率可以提供足够的功率来保存第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C的逻辑状态。
图3示出了具有节电系统的微控制器在低功率模式下的框图。
该模式可以被称为待机模式。在各种实施例中，当处于待机模式时，第一开关102可以断开。这可以使得主调节器104与第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C解耦合。第二开关110也可以在待机模式下断开。并且，低功率调节器112可以与第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C解耦合。与主调节器104和低功率调节器112隔离的第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C在待机模式期间可以没有功率，并且可以消耗很少或不消耗功率。
这可能导致存储第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C的数字逻辑状态的触发器或其他易失性存储器元件丢失其数字逻辑设置。并且，第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C的状态也可能与它们相关联的触发器或其他存储器元件的数字逻辑设置一起丢失。
当退出待机模式时，微控制器100的第一留存外围设备106A、第二留存外围设备106B和第三留存外围设备106C可以初始化。并且，与在某些情况下可能期望的相比，将微控制器100从待机模式转换回操作功率模式可能花费更多的时间。从用户的角度来看，退出待机模式并且重新进入操作功率模式(可以被称为唤醒)可能看起来像系统重新启动。
在各种实施例中，具有增强型节电模式的微控制器允许功率消耗的进一步降低，并且限制了用户中断、软件复杂度以及功率模式之间的转换时间。
图4图示了增强型微控制器400的一个实施例。
在各种实施例中，增强型微控制器400可以包括电压输入403来接收电源电压VDD。电源电压VDD可以被直接或间接地传递到增强型微控制器400的组件。在各种实施例中，电源电压VDD可以包括外部电压源。在各个实施例中，VDD可以是3伏。但是，在其他实施例中，VDD可以包括更大或更小的电压。
在各种实施例中，增强型微控制器400可以包括不经受增强型节电模式的功率降低的组件或外围设备。当增强型微控制器400处于节电模式时，未经历增强型节电模式的功率降低的外围设备可以继续接收相同量的功率，或者基本上相同量的功率。在各种实施例中，这可以包括可能需要以全功率操作来保持微控制器运行、初始化唤醒例程或两者的任何外围设备或组件。未经受增强型节电模式的功率降低的外围设备的一些实施例可以被直接耦合到VDD。
在各个实施例中，增强型微控制器400可以包括实时时钟405。在各个实施例中，实时时钟405经受增强型节电模式的功率降低。
在各个实施例中，实时时钟405可以与VDD耦合，使得实时时钟405在增强型节电模式的各个实施例期间继续接收全功率并且继续操作。
在各种实施例中，增强型微控制器400可以包括可以不经受增强型节电模式的功率降低的附加全功率外围设备408。在一些实施例中，附加全功率外围设备408可以包括独立的看门狗。
在各个实施例中，附加全功率外围设备408可以与VDD耦合，使得附加全功率外围设备408在增强型节电模式的各个实施例期间继续接收全功率并且操作。在各种实施例中，增强型微控制器400可以包括不经受增强型节电模式的功率降低的一个或多个附加外围设备。
在各种实施例中，增强型微控制器400可以包括附加电压供应输入411来接收次级电压源。在一个实施例中，在附加电压供应输入411处接收的次级电压源可以包括输出电池电压VBAT的电池。在各种实施例中，增强型微控制器400可以包括其中存储了附加电压的电池。在一些实施例中，供应电压VBAT的电池可以为增强型微控制器400提供备用电压供应。
增强型微控制器400可以包括备用电压供应开关415，备用电压供应开关415可以在存在主电源VDD时断开并且在不存在主电源VDD时闭合。在各种实施例中，供应电压VBAT的电池可以为实时时钟405或备用寄存器或两者提供备用电压。如果提供电源电压VDD的外部电压供应被移除，则可能需要由电池提供的备用电压供应VBAT。
在各种实施例中，增强型微控制器400可以包括主调节器404和低功率调节器412。低功率调节器412可以包括降压型调节器。增强型微控制器400还可包括第一开关装置402和第二开关装置410。
在各个实施例中，第一开关装置402可以包括单个开关。第一开关装置402可以包括两个或更多个开关。在各种实施例中，第二开关装置410可以包括单个开关。在各种实施例中，第二开关装置410可以包括两个或更多个开关。
在各种实施例中，第一开关装置402可以包括与主调节器404耦合的第一端402A、与一个或多个留存存储器元件500耦合的第二端402B以及与一个或多个非留存存储器元件506耦合的第二端。留存存储器元件500和非留存存储器元件506在本公开的其他地方至少参考图5进行了讨论。在各种实施例中，第二开关装置410可以包括与低功率调节器412耦合的第一端410A以及与一个或多个留存存储器元件500耦合的第二端410B。
在各种实施例中，增强型微控制器400可以包括一个或多个留存外围设备。留存外围设备可以包括增强型微控制器400的任何内部外围设备，内部外围设备在增强型节电模式期间与高功率电源断开连接并且连接至低功率电源。这可以允许在增强型低功率模式期间以较少的功率消耗保存留存外围设备的逻辑状态。留存外围设备的逻辑状态可以通过在增强型节电模式期间，将其状态存储在从低功率电源接收功率的留存存储器元件或触发器中而被保持。
出于描述的目的，留存外围设备可以被分组为留存外围设备域407。在各个实施例中，留存外围设备域407的留存外围设备在增强型微控制器400中被物理分组。在各种实施例中，在增强型微控制器400中，留存外围设备域407的留存外围设备未被物理分组在一起。
在各个实施例中，CPU 406A可以在留存外围设备域407中。在各个实施例中，SRAM406C可以在留存外围设备域407中。在各个实施例中，留存外围设备域407可以包括附加的留存外围设备406B。留存外围设备域407可以包括多个附加的留存外围设备或更少的留存外围设备。
在各种实施例中，增强型微控制器400可以包括一个或多个非留存外围设备。非留存外围设备可以包括在增强型节电模式期间丢失其电源的任何外围设备。为了描述的目的，非留存外围设备可以被分组为非留存外围设备域414。在各种实施例中，非留存外围设备域414的非留存外围设备可以在增强型微控制器400中被物理分组在一起。在各种实施例中，非留存外围设备域414的非留存外围设备在增强型微控制器400中未被物理分组在一起。非留存外围设备域414可以包括第一留存外围设备413A和第二留存外围设备413B。在各种实施例中，非留存外围设备域414可以包括更多或更少的非留存外围设备。
在增强型微控制器400的操作功率模式期间，第一开关装置402可以闭合。当第一开关装置402闭合时，留存外围设备可以与主调节器404耦合。主调节器404可以与提供VDD的电压源耦合。当第一开关装置402闭合时，主调节器404可以为留存外围设备域407的留存外围设备提供高功率源。
在各种实施例中，如果不存在电源电压VDD，则主调节器404可以与电池电压VBAT耦合。VDD可以用作增强型微控制器400的主电压供应，而VBAT可以用作备用电压供应。当VDD不存在或从增强型微控制器400断开连接时，来自电池的电池电压VBAT可以用作增强型微控制器400的主电压源。主调节器404可以被配置为从主电压源接收电压。
当第一开关装置402闭合时，非留存外围设备域414的非留存外围设备也可以与主调节器404耦合，主调节器404可以用作非留存外围设备域414的非留存外围设备的高功率源。在操作功率模式期间，留存外围设备域407的留存外围设备被分配了足够的功率来进行全操作。这可以包括CPU 406A、SRAM 406C、附加留存外围设备406B以及留存外围设备域107的任何附加留存外围设备。在操作功率模式期间，非留存外围设备域414的非留存外围设备还可以被分配足够的功率来进行全操作。
增强型微控制器400的增强型节电模式可以允许增强型微控制器400节省功率。在各种实施例中，第一开关装置402可以在增强型微控制器400的增强型节电模式下断开。这可以将留存外围设备域407的留存外围设备和非留存外围设备域414的非留存外围设备与主调节器404所提供的高功率源隔离。
在各种实施例中，当主调节器404未被使用时，可以被关断。例如，可能存在这样的实施例，其中主调节器404在增强型微控制器400的增强型节电模式下未被使用，并且主调节器404可以在这样的增强型节电模式期间被关断。主调节器404可以通过内部电路装置或图4中未描绘的开关来导通和关断。
在各种实施例中，当低功率调节器412未被使用时，可以被关断。例如，可能存在这样的实施例，其中低功率调节器412在增强型微控制器400的操作功率模式下未被使用，并且低功率调节器412可以在这样的操作功率模式期间被断开。低功率调节器412可以通过内部电路装置或图4中未描绘的开关来导通和关断。
在增强型微控制器400的增强型节电模式中，第二开关装置410可以被闭合，以将增强型微控制器400的低功率调节器412与留存外围设备域407的留存外围设备耦合。低功率调节器412可以被配置为从主电压源接收电压来提供低功率。当第二开关装置410被闭合时，低功率调节器412可以向留存外围设备域407提供低功率。在各种实施例中，低功率调节器412可以提供1.2V。低功率调节器412可以提供大于或小于1.2V但小于电源电压VDD的电压。
由低功率调节器在增强型节电模式下提供的低功率可以提供足够的功率来保持(例如，在易失性存储器中)留存外围设备域407的留存外围设备的逻辑状态。但是在各种实施例中，低功率可能没有为留存外围设备域的留存外围设备提供足够的功率来执行标准操作。这允许减小的功率消耗，因为与执行标准操作相比，保持留存外围设备域407的留存外围设备的逻辑状态可能需要的功率更少。
在增强型节电模式期间，非留存外围设备域414的非留存外围设备可以与主调节器404和功率源隔离。功率可以被节省，因为当非留存外围设备域414的非留存外围设备与主调节器404隔离时，它们将不消耗功率。
具有增强型节电模式的增强型微控制器400可以提供许多优点。与停止模式或待机模式相比，增强型节电模式可以提供更大的灵活性。与停止模式相比，因为较少的外围设备可以被留存，所以它可以节省更多功率。由于某些外围设备的逻辑状态在增强型节电模式期间可以被保留，因此它也可以增强用户体验。因为在增强型节电模式期间，某些留存外围设备的逻辑状态不会被丢失，因此它也可以比待机模式更快地唤醒。此外，增强型节电模式由于其组件的泄漏而可能损失较少的功率，因为在各种实施例中，较少的内部外围设备可能需要泄漏的存储器元件。增强型功率模式还可以降低软件复杂度。
具有增强型节电模式的增强型微控制器400还可以提供设计灵活度，用于确定哪些外围设备可以被留存以及哪些外围设备未被留存。外围设备还可以基于增强型微控制器400的指标，被划分为留存外围设备或非留存外围设备。
例如，在各种实施例中，频繁使用的外围设备可以被包括在留存外围设备域407中。消耗少量功率的外围设备可以被包括在留存外围设备域407中。在各种实施例中，在退出增强型节电模式之后需要快速恢复的外围设备可以被包括在留存外围设备域407中。
在各种实施例中，不经常使用的外围设备可以被分组在非留存外围设备域414中。消耗大量功率的外围设备可以被包括在非留存外围设备域414中。在退出增强型节电模式之后不需要快速恢复的外围设备可以被包括在非留存外围设备域414中。微控制器400的外围设备可以被划分为留存外围设备域407和非留存外围设备域414，以将功率节省、用户体验或所需的任何其他方式最大化。
在各种实施例中，增强型微控制器400可以包括始终开启域416。始终开启域416可以包括始终开启外围设备416A。始终开启域416可以包括附加的外围设备。在一些实施例中，I2C外围设备可以被包括在始终开启域416中。始终开启域416的外围设备或组件可以被配置为使用比主调节器404提供的高功率源更小的功率源来执行标准操作。始终开启域416的外围设备或组件可以被配置为利用由低功率调节器412提供的低功率源来进行全操作。
在各种实施例中，始终开启域416可以在增强型节电模式期间耦合到低功率调节器412。在增强型节电模式期间，第二开关装置410可以将始终开启域416耦合到低功率调节器412。在操作功率模式期间，第二开关装置410可以将始终开启域与低功率调节器412解耦合。在增强型微控制器400的待机模式期间，第二开关装置410可以将始终开启域与低功率调节器412解耦合。
在各个实施例中，第一开关装置402可以在操作功率模式期间，将始终开启域416耦合到主调节器404。第一开关装置402可以在增强型节电模式期间，将始终开启域与主调节器404解耦合。
在各种实施例中，增强型微控制器400可以包括与第一开关装置402和第二开关装置410通信的功率模式控制器418。功率模式控制器418可以将控制信号传输到第一开关装置402和第二开关装置410。在各种实施例中，传输到第一开关装置402的控制信号可以将第一开关装置402中的一个或多个开关断开和闭合。在各种实施例中，传输到第二开关装置410的控制信号可以将第二开关装置410中的一个或多个开关断开和闭合。
在增强型微控制器400的各种实施例中，功率模式控制器418可以在微控制器400的操作功率模式期间，操作第一开关装置以将主调节器404耦合到留存外围设备域407和非留存外围设备域414。功率模式控制器418可以被配置为在增强型节电模式期间，操作第二开关装置410以将低功率调节器412耦合至留存外围设备域407。功率模式控制器418可以被配置为在增强型节电模式期间，操作第一开关装置402以将留存外围设备域407和非留存外围设备域414的非留存外围设备与主调节器404解耦合。
在各种实施例中，功率模式控制器418还可以在操作功率模式和增强型节电模式期间，传递控制信号来操作第一开关装置402以将始终开启域416耦合到主调节器404和从主调节器404解耦合。在各种实施例中，功率模式控制器418还可以在操作功率模式和增强型节电模式期间，传递控制信号来操作第二开关装置410以将低功率调节器412耦合到始终开启域416和从始终开启域416解耦合。
在各个实施例中，增强型微控制器400也可以如本公开中先前描述的那样以待机模式操作。功率模式控制器418可以在待机模式期间，将控制信号传输到第一开关装置402，以操作第一开关装置402以将主调节器404与留存外围设备域407和非留存外围设备域414解耦合。功率模式控制器418可以在待机模式期间，将信号传输到第二开关装置410，以操作第二开关装置410以将低功率调节器412与留存外围设备域407解耦合。在各种实施例中，如由功率模式控制器418在待机模式期间对第一开关装置402和第二开关装置410的操作还可以使得始终开启域416与主调节器404和低功率调节器412解耦合。在各种实施例中，增强型微控制器400还可以在附加的节电模式下操作。
图4A描绘了增强型功率控制器。
在增强型微控制器400的各种实施例中，第一开关装置402可以包括第一开关420和第二开关422。第二开关装置410可以包括第一开关424和第二开关426。第一开关装置402的第一开关420、第一开关装置402的第二开关422、第二开关装置410的第一开关424和第二开关装置410的第二开关426可以通过从功率模式控制器418接收的控制信号来断开和闭合。
在增强型微控制器400的增强型节电模式下，第一开关装置402的第一开关420和第一开关装置402的第二开关422可以断开。第二开关装置410的第一开关424和第二开关装置的第二开关426可以闭合。在增强型微控制器400的操作功率模式下，第一开关装置402的第一开关420和第一开关装置402的第二开关422可以闭合。第二开关装置410的第一开关424和第二开关装置的第二开关426可以断开。在增强型微控制器400的待机模式下，第一开关装置402的第一开关420和第一开关装置402的第二开关422可以断开。第二开关装置410的第一开关424和第二开关装置的第二开关426也可以断开。
包括多于一个开关的第一开关装置402和包括多于一个开关的第二开关装置410可以允许增强型微控制器400选择不同的域而在不同的操作模式下接收功率。例如，在一个实施例中，第二开关装置410的第二开关426可以被闭合，而第一开关装置402的第一开关420、第一开关装置402的第二开关422以及第二开关装置410的第一开关424断开。这可以向始终开启域416提供低功率供应，同时没有功率被提供给留存外围设备域407和非留存外围设备域414。
留存外围设备域407的留存外围设备的逻辑状态可以在多个留存存储器元件中进行设置。并且，在各种实施例中，非留存外围设备域414的非留存外围设备的逻辑状态可以在多个非留存存储器元件中进行设置。
图5同时了增强型微控制器的留存存储器元件和非留存存储器元件的一个实施例。
在各种实施例中，留存存储器元件500可以包括触发器。留存外围设备域407的留存外围设备的数字逻辑可以包括留存存储器元件500。留存存储器元件500可以包括用于接收时钟脉冲CP的输入。在各种实施例中，留存存储器元件500可以包括用于接收数据值D的输入。留存存储器元件500可以包括用于接收重置信号CDN的输入。在各种实施例中，留存存储器元件500可以包括用于接收保存信号SAVE的输入。留存存储器元件500可以包括用于接收恢复信号NRESTORE的输入。在各种实施例中，留存存储器元件500可以包括输出Q。留存存储器元件500元件还可以包括第一功率输入502。并且，在各种实施例中，留存存储器元件可以包括第二功率输入504。
在各种实施例中，非留存存储器元件506可以包括触发器。非留存存储器元件506可以包括用于接收时钟脉冲CP的输入。非留存存储器元件506可以包括用于接收数据值D的输入。非留存存储器元件506可以包括用于接收重置信号CDN的输入。在各种实施例中，非留存存储器元件506可以包括输出Q。非留存存储器元件506也可以包括功率输入508。
在各种实施例中，留存存储器元件500可以被配置为在增强型微控制器400的操作功率模式期间，被设置为留存外围设备域407的对应的留存外围设备的逻辑状态。留存存储器元件500可以在增强型微控制器400的操作功率模式期间，用作其对应的留存外围设备的数字逻辑存储器元件。在各个实施例中，留存存储器元件500可以在操作功率模式期间，被设置和重新设置为留存外围设备域407的留存外围设备来执行其相应功能。在各种实施例中，留存外围设备域407的一个或多个留存外围设备的全数字逻辑补码可以包括留存存储器元件500。
在各个实施例中，留存存储器元件500可以被配置为在增强型微控制器400的增强型节电模式期间，保持其对应的留存外围设备的逻辑状态。在各种实施例中，这可以允许留存外围设备域407的留存外围设备的逻辑状态在增强型微控制器400的增强型节电模式期间被保持。
在各种实施例中，非留存外围设备域414的相关联的非留存外围设备的非留存存储器元件506可以被配置为在增强型微控制器400的操作功率模式期间，被设置为非留存外围设备的逻辑状态。
在增强型微控制器400的操作功率模式期间，非留存存储器元件506可以用作其对应的非留存外围设备的数字逻辑存储器元件。在各种实施例中，当非留存外围设备域的非留存外围设备执行其相应功能时，非留存存储器元件506元件可以在操作功率模式期间进行设置和重新设置。非留存外围设备域414的一个或多个非留存外围设备的全数字逻辑补码可以包括非留存存储器元件506。
在各个实施例中，控制器510可以与留存外围设备域407的留存外围设备的留存存储器元件500以及非留存外围设备域414的非留存外围设备的非留存存储器元件506通信。控制器510可以被称为存储器控制器。控制器510可以包括重置和时钟控制器。控制器510可以将保存信号传递到一个或多个留存存储器元件500，指示留存存储器元件500维持在操作功率模式期间已经被设置的逻辑状态。控制器510可以在增强型微控制器400进入增强型微控制器400的增强型节电模式之前传输保存信号。保存信号可以在输入处被接收，以接收留存存储器元件500的保存信号SAVE。
在各种实施例中，控制器510可以将重置信号传递到非留存域的非留存外围设备的非留存存储器元件506，以指示非留存存储器元件506在增强型微控制器400进入增强型节电模式时被重置。重置信号可以在输入处被接收，以接收重置信号CDN。
在各种实施例中，留存存储器元件500可以在增强型微控制器400的操作功率模式期间被耦合至高功率源，并且在增强型微控制器400的增强型节电模式期间，与高功率源解耦合。留存存储器元件500可以在第一功率输入502处接收高功率源。
在各种实施例中，非留存存储器元件506可以在增强型微控制器400的操作功率模式期间被耦合至高功率源，并且可以在增强型微控制器400的增强型节电模式期间与高功率源解耦合。留存存储器元件500可以在功率输入508处接收高功率源。
在各种实施例中，留存存储器元件500可以在增强型微控制器400的增强型节电模式期间被耦合到低功率源。留存存储器元件500可以在第二功率输入504处接收低功率源。
如其他地方所述，在各种实施例中，当被传递到留存外围设备域407的留存外围设备和非留存域407的未留存外围设备的高功率源被去除时，增强型微控制器400可以进入增强型节电模式，并且低功率源被传递到留存外围设备域407的留存外围设备。在各种实施例中，主调节器404可以用作高功率源，并且低功率调节器412可以用作低功率源。在各种实施例中，低功率源和高功率源可以通过总线被传递到留存外围设备、非留存外围设备和始终开启的外围设备。在各种实施例中，增强型微控制器400可以通过用户输入或诸如不活动时段的触发事件而被触发进入增强型节电模式。
留存存储器元件500和非留存存储器元件506可以通过第一开关装置402而被耦合到主调节器404，从而耦合到高功率源。在各种实施例中，当第一开关装置402将留存外围设备域407的留存外围设备与主调节器404耦合或解耦合时，留存外围设备的留存存储器元件500还可以与主调节器404耦合或解耦合。在各种实施例中，当第一开关装置402将非留存外围设备域414的非留存外围设备与主调节器404耦合或解耦合时，非留存外围设备的非留存存储器元件506也可以与主调节器404耦合或解耦合。
在各种实施例中，第一开关装置402可以包括单个开关。在各种实施例中，第一开关装置402可以包括开关装置，开关装置将一个或多个留存存储器元件500以及一个或多个非留存存储器元件506与高功率源耦合以及解耦合。
留存存储器元件500可以通过第二开关装置410而被耦合到低功率调节器412，并且因此被耦合到低功率源。在各种实施例中，第二开关装置410可以包括单个开关。在各种实施例中，第二开关装置410可以包括将一个或多个留存存储器元件500与低功率源耦合以及解耦合的开关装置。在各种实施例中，当第二开关装置410将留存外围设备域407的留存外围设备与低功率调节器412耦合或解耦合时，留存外围设备的留存存储器元件500也可以与低功率调节器412耦合或解耦合。
在增强型微控制器400的各种实施例中，留存存储器元件500可以包括低功率存储器位置512，其中在增强型微控制器400的增强型节电模式期间，留存外围设备的逻辑状态可以被保持。低功率存储器位置512可以包括气球锁存器。
低功率存储器位置512可以被耦合到低功率源，低功率源可以提供足够的功率来保存留存外围设备的逻辑状态。这可以允许留存存储器元件500保存外围设备的逻辑状态，同时以增强型节电模式节省功率。在各种实施例中，在控制器510将保存信号传输到留存存储器元件500之后，逻辑状态被保存在低功率存储器位置512中。
在增强型微控制器400的各种实施例中，留存外围设备域407的留存外围设备存储在留存存储器元件500中的逻辑状态可以在增强型微控制器400的操作功率模式期间，在留存存储器元件500的第一存储器位置514处进行设置。在各个实施例中，第一存储器位置514可能需要从主调节器404传递的高功率。当增强型微控制器400进入增强型节电模式并且留存存储器元件500与主调节器404解耦合时，第一存储器位置514中的设置可能会丢失。
在各种实施例中，在增强型微控制器400退出增强型节电模式之前，控制器510可以将恢复信号传输至留存存储器元件500。这可以由留存存储器元件500在用于恢复信号NRESTORE的输入处接收。在各种实施例中，这可能发生在唤醒事件已触发增强型微控制器400来恢复操作功率模式之后。一旦恢复信号被留存存储器元件500接收，它就可以从低功率存储器位置512检索留存外围设备的逻辑状态并且将留存外围设备的逻辑状态重新设置到第一存储器位置514。
在各种实施例中，增强型微控制器400可以包括始终开启的存储器。始终开启的存储器可以存储指示微控制器400何时处于增强型节电模式的标志。在各种实施例中，始终开启的存储器元件可以在微控制器400的增强型节电模式期间被耦合到低功率调节器412。这可以允许始终开启的存储器元件在增强型节电模式期间可访问。在各种实施例中，始终开启的存储器元件可以被包括在始终开启域416中。
图6图示了在始终开启域416中的始终开启的存储器602的一个实施例。
始终开启的存储器602可以包括寄存器。始终开启的存储器602也可以在始终开启域416中与功率控制逻辑604通信。当增强型微控制器400进入增强型节电模式时，始终开启的存储器602可以由功率控制逻辑604来设置。始终开启的存储器602也可以由CPU 606访问，CPU 606可以检索标志以用于处理。
在各种实施例中，根据它们的功能，功率模式控制器418可以在始终开启域416和留存外围设备域407中包括控制元件。例如，在始终开启域416中控制操作的控制功能也可以在始终开启域中。在留存外围设备域407中控制操作的控制功能也可以在留存外围设备域中。功率模式控制器418可以包括功率控制逻辑604。
存储指示增强型微控制器400是否处于增强型节电模式的标志可能是有利的，因此软件应用可以在唤醒时，将增强型微控制器400的外围设备初始化。在各种实施例中，初始化过程可以针对留存外围设备域407的留存外围设备(其状态在增强型节电模式期间已被保存)以及非留存外围设备域414的非留存外围设备(其状态在增强型节电模式期间可能已丢失)而变化。
始终开启的存储器元件和功率控制逻辑可以经由第二开关装置410而被耦合到低功率调节器412，并且经由第一开关装置402而被耦合到主调节器404。在各种实施例中，当第一开关装置402将始终开启域与主调节器404耦合或解耦合时，始终开启的存储器602也可以与主调节器404耦合或解耦合。在各个实施例中，当第二开关装置410将始终开启域与低功率调节器412耦合或解耦合时，始终开启的存储器602也可以与低功率调节器412耦合或解耦合。
图7描绘了图示了用于唤醒增强型微控制器400的方法700的流程图。
在702处，微控制器400在操作功率模式下操作。在步骤704处，增强型节电模式被选择。这可以由用户输入或某些编程条件(诸如不活动时间段)而触发。在706处，微控制器400进入增强型节电模式。在708处，唤醒事件被检测。应当理解，任何数量的各种条件均可以触发唤醒，诸如用户输入或定时操作。
在步骤710处，标志被检查以确定微控制器400是处于增强型节电模式还是另一节电模式，诸如待机模式。如果标志指示微控制器400处于增强型节电模式，则在步骤712处，留存外围设备域407的留存外围设备和非留存外围设备域414的非留存外围设备被相应地初始化。在步骤714处，标志被清除，并且系统返回到操作功率模式。如果标志在710处指示微控制器400不处于增强型节电模式，则步骤712和714被跳过。方法700可以是在由于唤醒而产生的中断事件之后执行的中断服务例程(ISR)的一部分。从待机模式进行的初始化可以包括在每次CPU启动时执行的标准系统初始化。
图8图示了可以被称为存储器控制器的控制器510以及存储器元件。
在增强型微控制器400的各种实施例中，内部外围设备可以被划分为留存外围设备和非留存外围设备。在微控制器400的操作功率模式期间，非留存外围设备域414的第一非留存外围设备的逻辑状态可以被存储在非留存存储器元件506A、506B、506C和506D中。在各种实施例中，在进入增强型节电模式时，控制器510可以将重置信号IP1传递到第一内部外围设备的非留存存储器元件506A、506B、506C和506D，以重置其中存储的逻辑状态。在进入增强型节电模式时，控制器510可以将重置信号传递到非留存外围设备域414的每个非留存外围设备的非留存存储器元件。
留存外围设备的逻辑状态可以在留存存储器元件502A、502B、502C和502D中设置。在各种实施例中，控制器510不将重置信号IP2传递到留存存储器元件502A、502B、502C和502D，因为留存外围设备的逻辑状态在增强型节电模式下被保存并且逻辑状态未被重置。控制器可以在进入增强型节电模式之前，向留存存储器元件502A、502B、502C和502D传递保存信号(图8中未示出)，而在离开增强型节电模式时，传递恢复信号(图8中未示出)。当增强型微控制器400进入待机模式时，控制器510还可以将重置信号IP2传递至留存存储器元件502A、502B、502C和502D。
在各个实施例中，控制器510可以如增强型微控制器400的模式所确定的，将适当的信号(可以被保存、恢复或重置)选择性地传输到所有留存存储器元件。如增强型微控制器400的模式所确定的，控制器510可以将适当信号(可以被保存或重置)选择性地传输到所有非留存存储器元件。
在各种实施例中，非留存存储器元件和留存存储器元件可以位于彼此物理接近的位置。在各种实施例中，非留存存储器元件和留存存储器元件不位于彼此物理接近的位置。
在各种实施例中，除了操作功率模式和增强型节电模式之外，增强型微控制器400还可以以待机模式来操作。在各种实施例中，当增强型微控制器400进入待机模式时，控制器510可以将重置信号传递至留存存储器元件和非留存存储器元件。
图9描绘了图示了根据一个实施例的用于节省功率的方法900的流程图。
在步骤902处，节省功率的方法900可以包括具有微控制器。在步骤设置904处，方法900还可以包括在操作功率模式期间，将留存存储器元件设置为留存外围设备的逻辑状态。在各种实施例中，方法900可以包括在步骤906处，在操作功率模式期间，将非留存存储器元件设置为非留存外围设备的逻辑状态。方法900还可以包括在步骤908处，在增强型节电模式期间，将主功率源从留存存储器元件和非留存存储器元件解耦合。方法900还可以包括在步骤910处，在增强型节电模式期间，向留存存储器元件提供低功率源，以将留存外围设备的逻辑状态保持在留存存储器元件的低功率位置中。
在各种实施例中，方法900还包括：当增强型节电模式到期时，将主功率源恢复到留存存储器元件和非留存存储器元件。
在各种实施例中，方法900还包括：其中留存存储器元件在增强型节电模式期间丢失其设置，并且其中方法900还包括从低功率位置恢复留存存储器元件的设置。
在各种实施例中，方法900还包括在第二节电模式期间，将主功率源与留存存储器元件和非留存存储器元件解耦合。
在各种实施例中，方法900还包括通过将标志保存到标志存储器元件中来指示微控制器何时处于增强型节电模式，其中标志存储器元件在增强型节电模式期间，被耦合到低功率源。
示例1.一种节电系统，包括留存外围设备的留存触发器；非留存外围设备的非留存触发器；以及与留存触发器和非留存触发器通信的控制器，其中控制器被配置为向留存触发器传递保存信号，以指示留存触发器在节电系统的增强型节电模式期间，保持留存外围设备的逻辑状态，并且在节电系统进入节电系统的增强型节电模式时，向非留存触发器传递重置信号，以指示非留存触发器将非留存触发器重置。
示例2.根据示例1所述的节电系统，其中留存触发器被配置为在节电系统的操作功率模式期间，被耦合至高功率源，并且在节电系统的增强型节电模式期间，与高功率源解耦合；非留存触发器被配置为在节电系统的操作功率模式期间，被耦合到高功率源，并且在节电系统的增强型节电模式期间，与高功率源解耦合；以及留存触发器被配置为在节电系统的增强型节电模式期间，被耦合至低功率源。
示例3.根据示例1或2所述的节电系统，其中留存触发器包括气球锁存器，其中在节电系统的增强型节电模式期间，留存外围设备的逻辑状态被保持。
示例4.根据示例1至3所述的节电系统，其中留存外围设备的逻辑状态在节电系统的操作功率模式期间，在留存触发器的第一存储器位置处的留存触发器中被设置，并且在节电系统进入节电系统的增强型节电模式时被丢失；并且其中控制器被配置为当节电系统离开增强型节电模式时，将恢复信号传递到留存触发器，以指示留存触发器从气球锁存器检索留存外围设备的逻辑状态来将留存外围设备的逻辑状态重置到第一存储器位置。
示例5.根据示例1至4所述的节电系统，其中气球锁存器被配置为在节电系统的增强型节电模式期间，被耦合至低功率源，以在节电系统的增强型节电模式期间，向气球锁存器供电。
示例6.根据示例1至5所述的节电系统，其中在节电系统的增强型节电模式期间，低功率源向气球锁存器提供功率，以保持留存外围设备的逻辑状态。
示例7.根据示例1至6所述的节电系统，其中留存触发器在节电系统的操作功率模式期间，通过第一开关而被耦合至高功率源，并且在节电系统的增强型节电模式期间，通过第二开关而被耦合至低功率源。
示例8.根据示例1至7所述的节电系统，其中非留存触发器在节电系统的操作功率模式期间，通过第一开关而被耦合到高功率源。
示例9.根据示例1至8所述的节电系统，还包括始终开启的存储器，始终开启的存储器被配置为在节电系统的增强型节电模式期间，被耦合至低功率源，以存储指示节电系统何时处于节电系统的增强型节电模式中的标志。
示例10.根据示例1至9所述的节电系统，其中留存触发器被配置为在节电系统的第二节电模式期间，与高功率源和低功率源解耦合，并且其中非留存触发器被配置为在节电系统的第二节电模式期间，与高功率源解耦合。
示例11.一种微控制器，包括：主功率调节器，与主电压源耦合并且被配置为提供主功率；低功率调节器，被耦合到主电压源并且被配置为提供低功率；第一开关装置，被配置为将主功率调节器与留存触发器和非留存触发器耦合以及解耦合；第二开关装置，被配置为将低功率调节器与留存触发器耦合以及解耦合；功率模式控制器，与第一开关装置和第二开关装置通信并且被配置为在操作功率模式期间，操作第一开关装置以将主功率调节器耦合至留存触发器和非留存触发器；并且其中功率模式控制器被配置为在增强型节电模式期间，操作第二开关装置以将低功率调节器耦合至留存触发器，并且在增强型节电模式期间，操作第一开关装置以将留存触发器和非留存触发器从主功率调节器解耦合。
示例12.根据示例11所述的微控制器，其中功率模式控制器被配置为在第二节电模式期间，操作第一开关装置以将主功率调节器与留存触发器和非留存触发器解耦合，并且在第二节电模式下，操作第二开关装置以将低功率调节器与留存触发器解耦合。
示例13.根据示例11或12所述的微控制器，其中第一开关装置包括第一开关，第一开关包括：与主功率调节器耦合的第一端；以及与留存触发器耦合并且与非留存触发器耦合的第二端。
示例14.根据示例11至13所述的微控制器，其中第二开关装置包括第二开关，第二开关包括与低功率调节器耦合的第一端；以及与留存触发器耦合的第二端。
示例15.根据示例11至14所述的微控制器，还包括始终开启的存储器，始终开启的存储器被配置为在增强型节电模式期间，被耦合至低功率调节器，以存储指示微控制器何时处于增强型节电模式中的标志。
示例16.根据示例11至15所述的微控制器，还包括：与留存触发器和非留存触发器通信的存储器控制器，其中存储器控制器被配置为将保存信号传递至留存触发器，以指示留存触发器在增强型节电模式期间保持留存外围设备的逻辑状态，以及将重置信号传递到非留存触发器，以指示非留存触发器在微控制器进入增强型节电模式时，重置非留存触发器。
示例17.根据示例11至16所述的微控制器，其中留存触发器包括气球锁存器，其中留存外围设备的逻辑状态在增强型节电模式期间被保持在气球锁存器中。
示例18.根据示例11至17所述的微控制器，其中留存外围设备的逻辑状态在操作功率模式期间，在留存触发器的第一存储器位置处的留存触发器中被设置，并且在微控制器进入增强型节电模式被丢失；并且其中存储器控制器被配置为当微控制器离开增强型节电模式时，将恢复信号传递到留存触发器，以从气球锁存器检索留存外围设备的逻辑状态来将留存外围设备的逻辑状态重置到第一存储器位置。
示例19.根据示例11至18所述的微控制器，其中气球锁存器被配置为在增强型节电模式期间，被耦合至低功率调节器，以在增强型节电模式期间，向气球锁存器供应功率。
示例20.一种节省功率的方法，包括：具有微控制器；在操作功率模式期间，将留存触发器设置为留存外围设备的逻辑状态；在操作功率模式期间，将非留存触发器设置为非留存外围设备的逻辑状态；在增强型节电模式期间，将主功率源与留存触发器和非留存触发器解耦合；以及在增强型节电模式期间，向留存触发器提供低功率源，以将留存外围设备的逻辑状态保持在留存触发器的低功率位置中。
示例21.根据示例20所述的节省功率的方法，还包括：当增强型节电模式到期时，将主功率源恢复到留存触发器和非留存触发器。
示例22.根据示例20或21所述的节省功率的方法，其中留存触发器在增强型节电模式期间丢失其设置，并且其中方法还包括从低功率位置恢复留存触发器的设置。
示例23.根据示例20至示例22所述的节省功率的方法，还包括：在第二节电模式期间，将主功率源与留存触发器和非留存触发器解耦合。
示例24.根据示例20至示例23所述的节省功率的方法，还包括：通过将标志保存到标志存储器元件中来指示微控制器何时处于增强型节电模式，其中标志存储器元件在增强型节电模式期间，被耦合到低功率源。
示例25.根据示例20至24所述的节省功率的方法，还包括：当主功率源与留存触发器和非留存触发器解耦合，以及低功率源被提供给留存触发器时，确定微控制器处于增强型节电模式中。
在本说明书中对例示性实施例的引用并非旨在以限制性的意义来解释。参考描述，例示性实施例以及其他实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此，意图是所附权利要求涵盖任何这样的修改或实施例。

Claims (25)

1.一种节电系统，包括：
留存外围设备的留存触发器；
非留存外围设备的非留存触发器；以及
与所述留存触发器和所述非留存触发器通信的控制器，其中所述控制器被配置为向所述留存触发器传递保存信号，以指示所述留存触发器在所述节电系统的增强型节电模式期间，保持所述留存外围设备的逻辑状态，并且在所述节电系统进入所述节电系统的所述增强型节电模式时，向所述非留存触发器传递重置信号，以指示所述非留存触发器将所述非留存触发器重置。
2.根据权利要求1所述的节电系统，其中：
所述留存触发器被配置为在所述节电系统的操作功率模式期间，被耦合至高功率源，并且在所述节电系统的所述增强型节电模式期间，与所述高功率源解耦合；
所述非留存触发器被配置为在所述节电系统的所述操作功率模式期间，被耦合到所述高功率源，并且在所述节电系统的所述增强型节电模式期间，与所述高功率源解耦合；以及
所述留存触发器被配置为在所述节电系统的所述增强型节电模式期间，被耦合至低功率源。
3.根据权利要求2所述的节电系统，其中所述留存触发器包括：
气球锁存器，其中在所述节电系统的所述增强型节电模式期间，所述留存外围设备的所述逻辑状态被保持。
4.根据权利要求3所述的节电系统，其中所述留存外围设备的所述逻辑状态在所述节电系统的所述操作功率模式期间，在所述留存触发器的第一存储器位置处的所述留存触发器中被设置，所述留存外围设备的所述逻辑状态在所述节电系统进入所述节电系统的所述增强型节电模式时被丢失；并且其中所述控制器被配置为当所述节电系统离开所述增强型节电模式时，将恢复信号传递到所述留存触发器，以指示所述留存触发器从所述气球锁存器检索所述留存外围设备的所述逻辑状态，来将所述留存外围设备的所述逻辑状态重置到所述第一存储器位置。
5.根据权利要求3所述的节电系统，其中所述气球锁存器被配置为在所述节电系统的所述增强型节电模式期间，被耦合至所述低功率源，以在所述节电系统的所述增强型节电模式期间，向所述气球锁存器供电。
6.根据权利要求5所述的节电系统，其中在所述节电系统的所述增强型节电模式期间，所述低功率源向所述气球锁存器提供功率，以保持所述留存外围设备的所述逻辑状态。
7.根据权利要求2所述的节电系统，其中所述留存触发器在所述节电系统的所述操作功率模式期间，通过第一开关而被耦合至所述高功率源，并且在所述节电系统的所述增强型节电模式期间，通过第二开关而被耦合至所述低功率源。
8.根据权利要求7所述的节电系统，其中所述非留存触发器在所述节电系统的所述操作功率模式期间，通过所述第一开关而被耦合到所述高功率源。
9.根据权利要求2所述的节电系统，还包括始终开启的存储器，所述始终开启的存储器被配置为在所述节电系统的所述增强型节电模式期间，被耦合至所述低功率源，以存储指示所述节电系统何时处于所述节电系统的所述增强型节电模式中的标志。
10.根据权利要求2所述的节电系统，其中所述留存触发器被配置为在所述节电系统的第二节电模式期间，与所述高功率源和所述低功率源解耦合，并且其中所述非留存触发器被配置为在所述节电系统的所述第二节电模式期间，与所述高功率源解耦合。
11.一种微控制器，包括：
主功率调节器，与主电压源耦合，并且被配置为提供主功率；
低功率调节器，被耦合到所述主电压源，并且被配置为提供低功率；
第一开关装置，被配置为将所述主功率调节器与所述留存触发器和所述非留存触发器耦合以及解耦合；
第二开关装置，被配置为将所述低功率调节器与所述留存触发器耦合以及解耦合；
功率模式控制器，与所述第一开关装置和所述第二开关装置通信，并且被配置为在操作功率模式期间，操作所述第一开关装置以将所述主功率调节器耦合至所述留存触发器和所述非留存触发器；并且
其中所述功率模式控制器被配置为在增强型节电模式期间，操作所述第二开关装置以将所述低功率调节器耦合至所述留存触发器，并且在所述增强型节电模式期间，操作所述第一开关装置以将所述留存触发器和所述非留存触发器从所述主功率调节器解耦合。
12.根据权利要求11所述的微控制器，其中所述功率模式控制器被配置为在所述第二节电模式期间，操作所述第一开关装置以将所述主功率调节器与所述留存触发器和所述非留存触发器解耦合，并且在所述第二节电模式下，操作所述第二开关装置以将所述低功率调节器与所述留存触发器解耦合。
13.根据权利要求11所述的微控制器，其中所述第一开关装置包括第一开关，所述第一开关包括：
与所述主功率调节器耦合的第一端；以及
与所述留存触发器耦合，并且与所述非留存触发器耦合的第二端。
14.根据权利要求11所述的微控制器，其中所述第二开关装置包括第二开关，所述第二开关包括：
与所述低功率调节器耦合的第一端；以及
与所述留存触发器耦合的第二端。
15.根据权利要求11所述的微控制器，还包括始终开启的存储器，所述始终开启的存储器被配置为在所述增强型节电模式期间，被耦合至所述低功率调节器，以存储指示所述微控制器何时处于所述增强型节电模式中的标志。
16.根据权利要求11所述的微控制器，还包括：
与所述留存触发器和所述非留存触发器通信的存储器控制器，其中所述存储器控制器被配置为将保存信号传递至所述留存触发器，以指示所述留存触发器在所述增强型节电模式期间保持留存外围设备的逻辑状态，以及将重置信号传递到所述非留存触发器，以指示所述非留存触发器在所述微控制器进入所述增强型节电模式时，重置所述非留存触发器。
17.根据权利要求16所述的微控制器，其中所述留存触发器包括：
气球锁存器，其中所述留存外围设备的所述逻辑状态在所述增强型节电模式期间被保持在所述气球锁存器中。
18.根据权利要求17所述的微控制器，其中所述留存外围设备的所述逻辑状态在所述操作功率模式期间，在所述留存触发器的第一存储器位置处的所述留存触发器中被设置，所述留存外围设备的所述逻辑状态在所述微控制器进入所述增强型节电模式时被丢失；并且其中所述存储器控制器被配置为当所述微控制器离开所述增强型节电模式时，将恢复信号传递到所述留存触发器，以从所述气球锁存器检索所述留存外围设备的所述逻辑状态，来将所述留存外围设备的所述逻辑状态重置到所述第一存储器位置。
19.根据权利要求17所述的微控制器，其中所述气球锁存器被配置为在所述增强型节电模式期间，被耦合至所述低功率调节器，以在所述增强型节电模式期间，向所述气球锁存器供应功率。
20.一种节省功率的方法，包括：
具有微控制器；
在操作功率模式期间，将留存触发器设置为留存外围设备的逻辑状态；
在所述操作功率模式期间，将非留存触发器设置为非留存外围设备的逻辑状态；
在增强型节电模式期间，将主功率源与所述留存触发器和所述非留存触发器解耦合；以及
在所述增强型节电模式期间，向所述留存触发器提供低功率源，以将所述留存外围设备的所述逻辑状态保持在所述留存触发器的低功率位置中。
21.根据权利要求20所述的节省功率的方法，还包括：当所述增强型节电模式到期时，将所述主功率源恢复到所述留存触发器和所述非留存触发器。
22.根据权利要求20所述的节省功率的方法，其中所述留存触发器在所述增强型节电模式期间丢失其设置，并且其中所述方法还包括：从所述低功率位置恢复所述留存触发器的所述设置。
23.根据权利要求20所述的节省功率的方法，还包括：在第二节电模式期间，将所述主功率源与所述留存触发器和所述非留存触发器解耦合。
24.根据权利要求20所述的节省功率的方法，还包括：通过将标志保存到标志存储器元件中来指示所述微控制器何时处于所述增强型节电模式，其中所述标志存储器元件在所述增强型节电模式期间，被耦合到所述低功率源。
25.根据权利要求20所述的节省功率的方法，还包括：当所述主功率源与所述留存触发器和所述非留存触发器解耦合，以及所述低功率源被提供给所述留存触发器时，确定所述微控制器处于所述增强型节电模式中。
CN202110521788.0A 2020-05-14 2021-05-13 用于节省微控制器功率的方法和设备 Pending CN113672072A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/874,020 2020-05-14
US16/874,020 US11803226B2 (en) 2020-05-14 2020-05-14 Methods and devices to conserve microcontroller power

Publications (1)

Publication Number Publication Date
CN113672072A true CN113672072A (zh) 2021-11-19

Family

ID=78512378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110521788.0A Pending CN113672072A (zh) 2020-05-14 2021-05-13 用于节省微控制器功率的方法和设备

Country Status (2)

Country Link
US (1) US11803226B2 (zh)
CN (1) CN113672072A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784635B1 (en) * 2022-08-23 2023-10-10 Nuvoton Technology Corporation Control circuit and operation system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937723A (zh) * 2009-06-04 2011-01-05 瑞萨电子株式会社 半导体集成电路和保存和恢复其内部状态的方法
CN102725709A (zh) * 2010-01-28 2012-10-10 苹果公司 休眠状态下的存储器功率降低
US20180082755A1 (en) * 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device
US20190384339A1 (en) * 2018-06-15 2019-12-19 Nxp Usa, Inc. Power management for logic state retention

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365596B2 (en) * 2004-04-06 2008-04-29 Freescale Semiconductor, Inc. State retention within a data processing system
US7639056B2 (en) 2005-05-26 2009-12-29 Texas Instruments Incorporated Ultra low area overhead retention flip-flop for power-down applications
JP2009027701A (ja) * 2007-06-20 2009-02-05 Kawasaki Microelectronics Kk 半導体集積回路
US9342259B2 (en) * 2012-09-10 2016-05-17 Texas Instruments Incorporated Nonvolatile logic array and power domain segmentation in processing device
US9252774B2 (en) * 2013-05-27 2016-02-02 Freescale Semiconductor, Inc. Integrated circuit wake-up control system
US9395797B2 (en) * 2014-07-02 2016-07-19 Freescale Semiconductor, Inc. Microcontroller with multiple power modes
US10205440B2 (en) * 2016-12-01 2019-02-12 Synopsys, Inc. Retention flip-flop circuits for low power applications
US10401941B2 (en) * 2017-02-06 2019-09-03 Qualcomm Incorporated Clock glitch prevention for retention operational mode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937723A (zh) * 2009-06-04 2011-01-05 瑞萨电子株式会社 半导体集成电路和保存和恢复其内部状态的方法
CN102725709A (zh) * 2010-01-28 2012-10-10 苹果公司 休眠状态下的存储器功率降低
US20180082755A1 (en) * 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device
US20190384339A1 (en) * 2018-06-15 2019-12-19 Nxp Usa, Inc. Power management for logic state retention

Also Published As

Publication number Publication date
US11803226B2 (en) 2023-10-31
US20210357015A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
US11573622B2 (en) Discrete power control of components within a computer system
US7365596B2 (en) State retention within a data processing system
US7183825B2 (en) State retention within a data processing system
US5860125A (en) Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US5561384A (en) Input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
US9037890B2 (en) Ultra-deep power-down mode for memory devices
US5898232A (en) Input/output section of an integrated circuit having separate power down capability
US8390328B2 (en) Supplying a clock signal and a gated clock signal to synchronous elements
CN112083791B (zh) 芯片功耗优化方法、装置、计算机设备和存储介质
US9471140B2 (en) Valid context status retention in processor power mode management
US5559966A (en) Method and apparatus for interfacing a bus that operates at a plurality of operating potentials
US7683697B2 (en) Circuitry and method for buffering a power mode control signal
US7032120B2 (en) Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US8095809B2 (en) System and method for reducing power consumption of a transistor-based circuit having multiple operational modes characterized by different power consumption level
WO2020151263A1 (zh) 一种芯片的电源控制装置、芯片及其电源控制方法
CN113672072A (zh) 用于节省微控制器功率的方法和设备
US7707445B2 (en) Integrated circuit
EP3748808B1 (en) A device with power supply management
US11971773B2 (en) Discrete power control of components within a computer system
US10338664B2 (en) Control module for data retention and method of operating control module
WO2011154775A1 (en) Memory unit, information processing device, and method
CN116366052A (zh) 一种隔离数据保持系统
WO1999003042A1 (en) Clock stretcher and level shifter with small component count and low power consumption

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination