CN101937723A - 半导体集成电路和保存和恢复其内部状态的方法 - Google Patents

Abstract

本发明涉及半导体集成电路以及保存和恢复其内部状态的方法。半导体集成电路包括：第一电路；和第二电路，该第二电路被构造为控制第一电源到第一电路的供给。第一电路包括：第三电路，该第三电路包括触发器组，响应于第一电源的供给的停止来擦除其内部状态；和第四电路，其中在第一电源的供给被停止之前第四电路的内部状态被保存在保持触发器中，并且响应于重新开始第一电源的供给将其从保持触发器恢复。

Description

半导体集成电路和保存和恢复其内部状态的方法

技术领域

本发明涉及半导体集成电路，和保存和恢复半导体集成电路的内部状态的方法。

背景技术

近年来，具有诸如待机模式的低消耗功率模式和重新开始功能的半导体集成电路被得到重视。通常地，除了非易失性存储器之外，当停止在半导体集成电路中的电源时，其内部状态被擦除。为了当电源被重启时，从紧邻在电源被停止之前的状态重新开始电路的操作，需要保持触发器的内部状态。

专利文献1公布了如下的方法，其使用扫描路径来将半导体集成电路的内部状态保存在备用存储器中并且从备用存储器恢复半导体集成电路的内部状态。在内部状态被保存在备用存储器之后，电源被停止。在电源被重启之后，从备用存储器读取内部状态，并且将其设置在触发器电路中以恢复内部状态。

而且，通过保持触发器电路能够保持内部状态。可以使用各种方法来实现保持触发器电路。例如，可以从主体部件和保持部件来构造保持触发器。要求高速操作的主体部件被提供有包括具有低阈值电压的晶体管的触发器。保持部件被提供有包括具有高阈值电压的晶体管的触发器。尽管主体部件中的触发器具有低阈值电压，使得触发器能够高速进行操作，但是触发器具有大的漏电流。尽管保持部件的触发器在操作中缓慢，但是其漏电流小。保持部件中的触发器被提供在主体部件的触发器的附近。因此，用于保持触发器的互连可能是复杂的。

紧邻在电源被停止之前，保持部件的触发器获取从主体部件的触发器输出的数据。在电源被截止时，除了保持部件的触发器之外的电路部件停止操作，并且保持部件的触发器以小的漏电流保持数据。当电源被重启时，将数据从保持部件的触发器输出到主体部件的触发器。因此，半导体集成电路的数据被立即恢复，并且半导体集成电路能够从紧邻在电源被停止之前的状态重新开始操作。

关于保持触发器，已知在专利文献2中公布的技术。在此技术中，保持触发器包括：输入和输出节点，以及主锁存器和从锁存器的两个锁存器。锁存器包括被串联地连接到输入和输出节点的电路组件。当从两个锁存器中的第二锁存器断开电源时，在电源控制模式的时段中两个锁存器的第一锁存器保持触发器的状态。

当保持触发器被使用时，能够缩短用于重新开始操作的时间段。然而，由于主体部件和保持部件中的每一个被提供有触发器，所以电路面积增加。而且，当数据被保持在保持部件的触发器中时，需要提供备用电源。另外，当保持部件的触发器保持数据时，漏电流几乎不流过保持触发器。

引用列表

[专利文献1]：JP 2007-535031A

[专利文献2]：JP 2007-157027A

发明内容

本发明的目的是提供一种半导体集成电路，其中在保持其内部状态的同时能够减少漏电流；以及保存和恢复半导体集成电路的内部状态的方法。

在本发明的一个方面中，半导体集成电路包括：第一电路；和第二电路，该第二电路被构造为控制第一电源到第一电路的供给。第一电路包括：第三电路，该第三电路包括触发器组，响应于第一电源的供给的停止来擦除内部状态；和第四电路，其中，在停止第一电源的供给之前将第四电路的内部状态保存在保持触发器中，并且响应于重新开始第一电源的供给而从保持触发器中恢复第四电路的内部状态。

在本发明的另一方面，在半导体集成电路中提供了保存和恢复内部状态的方法，该半导体集成电路包括：第一电路；和第二电路，该第二电路被构造为控制第一电源到第一电路的供给。通过以下来实现所述方法：在进入待机状态之后将来自于第二电路的保存指令发布给第一电路；响应于保存指令，将通过主体部件保持的数据保存在第一电路的保持触发器中的每一个中的保持部件中；第二电路停止第一电源的供给；响应于第一电源的供给的停止，擦除被存储在触发器中的数据和被存储在第一电路中的保持触发器的主体部件中的数据；响应于恢复指令，通过第二电路重新开始第一电源的供给；将被保存在保持触发器中的每一个中的保持部件中的数据恢复在主体部件中；以及从紧邻在待机状态之前的状态重新开始操作。

在本发明的又一方面，为半导体集成电路提供了一种设计方法，该半导体集成电路包括：第一电路；和第二电路，该第二电路被构造为控制第一电源到第一电路的供给，其中，第一电路包括：第三电路，该第三电路被构造为将第三电路的内部状态存储在触发器组中，响应于第一电源的供给的停止擦除其保持的数据；和第四电路，该第四电路被构造为将第四电路的内部状态存储在保持触发器组中，在第一电源的供给被停止之前对其数据进行保存，并且响应于第一电源的供给的重新开始对其进行恢复。通过将被包含在第三电路的设计层中的所有的触发器设置为响应于第一电源的供给的停止而对其数据进行擦除的触发器；并且通过被包含在第四电路的设计层中的所有触发器设置为保持触发器来实现所述方法。

根据本发明，能够在保持内部状态的同时减少漏电流。而且，电路面积能够变小，并且能够改善互连的可使用性。

附图说明

结合附图，从某些实施例的以下描述中，本发明的以上和其它方面、优点和特征将更加明显，其中：

图1A至图1C是示出根据本发明的半导体集成电路中的电源路径的图；

图2是示出根据本发明的实施例的半导体集成电路的内部电路构造的图；

图3示出了根据本发明的实施例的半导体集成电路中的内部数据的保存和恢复操作的时序图；

图4是示出根据本发明的实施例的半导体集成电路中的备用电源的提供的图；

图5A和图5B是示出根据本发明的另一实施例中的半导体集成电路中的防止不稳定状态的传播的图；以及

图6是示出根据本发明的实施例的保持触发器的示例的电路图。

具体实施方式

在下文中，将会参考附图详细地描述根据本发明的半导体集成电路。

图1A、图1B以及图1C是均示出用于减小漏电流的半导体集成电路内部的电源路径的图。如图1A中所示，半导体集成电路100包括在待机状态下停止到其的电源的电源限制电路120和始终向其提供电源以控制到电源限制电路120的电源的公共控制电路110。当半导体集成电路100处于待机状态时，在操作停止状态下，半导体集成电路100截止到电源限制电路120的电源，并且将电源提供给公共控制电路110以便监视操作的重新开始。因此，能够减少漏电流。

这时，当上述保持触发器RFF被用作被包括在电源限制电路120中的触发器时，备用电源BPW必须被提供给保持触发器的保持部件。因此，如图1B中所示，公共控制电路110始终被提供有电源POW，并且电源限制电路120被提供有备用电源BPW和主要电源MPW，通过公共控制电路110控制其的供给。备用电源BPW被提供给保持触发器RFF，使得保持触发器RFF保持电源限制电路120的内部状态(数据)而停止主要电源MPW的供给。由于公共控制电路110始终被提供有电源POW，所以普通触发器NFF被用作用于保持内部状态的触发器，即，被用作其中在电源POW的提供被阻止之后将所保持的数据擦除的触发器。

如上所述，当保持触发器被使用并且电源限制电路120处于待机状态时，公共控制电路110阻拦将主要电源MPW提供给电源限制电路120，从而减少电源限制电路120中的漏电流。根据本发明，能够进一步减少电源限制电路120中的漏电流。即，没有使用保持触发器，而是使用普通触发器来作为诸如被内置在电源限制电路120中的调试电路和测试电路的、与常规操作无关的电路的触发器。如图1C中所示，被包括在电源限制电路120中的触发器被分成两种类型，一种与常规操作有关，并且另一种与常规操作无关。保持触发器RFF被用作与常规操作有关的触发器，并且RFF电路124包括此种类型的触发器。普通触发器NFF被用作与常规操作无关的触发器，并且NFF电路122包括此种类型的触发器。尽管描述了NFF电路122和RFF电路124的两个电路，但是电路的数目不限于此。

将会参考图2更加详细地描述其构造。在半导体集成电路100中，公共控制电路100被提供有备用控制电路112和电源控制电路114，并且电源控制电路120被提供有RFF电路124、NFF电路122以及逻辑电路126。电源限制电路120优选地是诸如CPU(中央处理单元)的实现信息处理单元的电路，其当不存在要被处理的信息时，停止操作并且进入待机状态。

当电源限制电路120进入待机状态时，CPU执行指令以输出待机指示信号SB。当电源限制电路120进入待机状态时，备用控制电路112指示电源限制电路120将被保持在保持触发器150的主体部件150A中的内部状态存储在保持部件150B中(图6)。当将内部状态存储到保持部件完成时，备用控制电路112发布电源控制指令PC指示电源控制电路114截止主要电源MPW。此外，备用控制电路112基于启动请求信号RQ检测用于重新开始电源限制电路120的操作的请求，并且发布电源控制指令PC以指示电源控制电路114接通主要电源MPW。在主要电源MPW被再次接通，并且然后流逝了恢复被保持在保持触发器150的保持部件中的内部状态所需的时间之后，备用控制电路112释放保持控制信号NRT，使得电源限制电路120重新开始常规操作。

RFF电路124对保持触发器150的内部状态进行保持。因此，RFF电路124被提供有备用电源BPW和主要电源MPW，并且通过电源控制电路114对其进行控制。

NFF电路122包括被用于测试并且调试电路的电路，并且不有助于电源限制电路120的常规操作。然而，在测试或者调试电路时，由于延迟时间等的条件，NFF电路122位于在常规操作中使用的RFF电路124的附近。因此，NFF电路122和RFF电路124一起被提供在电源限制电路120中。NFF电路122保持以高速进行操作的普通触发器140的内部状态。因此，主要电源MPW被提供给NFF电路122，并且当主要电源MPW的供给被停止时，NFF电路122中的漏电流被减少到零。

这样，能够减少向其提供备用电源BPW的保持触发器的数目，以减少待机状态下的消耗功率。此外，由于普通触发器140不具有保持部件，所以其电路面积比保持触发器150的小。因此，通过减少保持触发器150的数目能够减少电源限制电路120的面积。此外，普通触发器140不要求用于备用电源BPW的互连，并且能够提高互连的容易性。特别地，由于对延迟时间要求较严格的测试电路和调试电路处在在常规操作中使用的保持触发器150的附近，所以能够获得减少互连的显著效果。

接下来，将会描述半导体集成电路100中的在转换到待机状态时的保持操作和从待机状态重新开始操作时的恢复操作。图3示出在常规操作、保持操作、恢复操作以及常规操作中的待机指示信号SB、启动请求信号RQ、保持控制信号NRT、以及主要电源MPW的供给状态的时序图。在图3中，在常规操作时段中，待机指示信号SB和启动请求信号RQ被失活(L)，并且保持控制信号被失活(H)。正在提供所示出的主要电源MPW。

当电源限制电路120不具有要被执行的处理，并且进入待机状态时，执行指令以激活待机指令信号SB(H)，如图3中所示。因此，保持操作被开始。当备用控制电路112检测电源限制电路120进入待机状态时，备用控制电路112将保持控制信号NRT激活到低电平(L)，以指示电源限制电路120的内部状态被存储在保持触发器150的保持部件中。然后，备用控制电路112输出电源控制指令PC以指示电源控制电路114截止主要电源MPW的供给。因此，电源控制电路114停止主要电源MPW的供给。因此，电源限制电路120仅被提供有备用电源BPW，并且被设置为待机状态来减少漏电流。

当通过图3中的计时器来启动或者响应于外部操作将启动请求信号RQ激活到高电平(H)时，开始恢复操作。当在接收到启动请求信号RQ之后备用控制电路112检测到重启操作的请求时，备用控制电路112应用电源控制指令PC，从而指示电源控制电路114接通主要电源MPW。在用于恢复被保持在保持触发器150的保持部件中的内部状态到主体部件的时间流逝之后，备用控制电路112释放保持控制信号NRT。因此，保持控制信号NRT被失活到高电平(H)，并且电源限制电路120重新开始常规操作。

通过逻辑电路126生成的复位信号NRST被提供给NFF电路122中的触发器NFF140中的每一个。复位信号NRST是被提供给电源限制电路120的保持控制信号NRT和复位信号RSTB的逻辑或(OR)。即，复位信号RSTB和保持控制信号NRT是具有激活低电平的信号，并且当至少一个被激活(L)时，复位信号NRST被激活(L)。由于紧邻在常规操作被重新开始之前保持控制信号NRT被激活(L)，所以在重新开始操作时各个触发器被重设置为初始状态，并且然后操作被开始。

这样，被提供给电源限制电路120的主要电源MPW被截止，并且漏电流被减少。这时，由于到被包括在NFF电路122中的所有的触发器140的电源被停止，所以即使要被提供给被包括在NFF电路122中的缓冲器电路146和组合电路162的电源被截止也不存在问题(图4)。然而，在RFF电路124中，即使主要电源MPW的供给被停止也不允许被连接至保持触发器150的保持控制信号NRT变得不确定。即，如果在电源限制电路120处于待机状态期间的时段中，保持控制信号指示保持释放，那么将出现故障。

因此，如图4中所示，必须将备用电源BPW提供给RFF电路124中的组合电路当中的对保持控制信号NRT进行中继的缓冲器电路158。如果保持控制信号NRT处于激活状态，那么即使其它的信号是不确定的也不影响保持触发器150。例如，当主要电源MPW被提供给生成输入数据的组合电路172和对要被提供给保持触发器150的时钟信号CLK进行中继的缓冲器156时，即使待机状态被设置并且电源被停止，被保持在保持触发器150的保持部件中的内部状态也没有被改变。

在上面的描述中，由于在主要电源NPW的供给重新开始时，NFF电路122的内部状态变成不确定，所以在重新开始操作之前重设置NFF电路122。然而，如图5A和图5B中所示，可以插入屏蔽电路128(即，逻辑AND，势垒门)。如图5A中所示，假定电源限制电路120中的NFF电路122包括普通触发器142和组合电路164，并且RFF电路124包括保持触发器152和组合电路174。组合电路174接收普通触发器142的输出和保持触发器152的输出，并且将逻辑操作结果输出到保持触发器154。在这样的情况下，如果普通触发器142的输出是不确定的，那么组合电路174的输出也是不确定的，并且保持触发器154不能接收正确的结果。因此，如图5B中所示，优选地是，屏蔽电路128被插入在普通触发器142和RFF电路124之间，以能够断开普通触发器142的输出。当保持控制信号NRT是失活的(“1”)时，屏蔽电路128输出定值“0”使得触发器142的输出被屏蔽。被连接至被包括在NFF电路122中的保持触发器当中的组合电路174的触发器的输出被屏蔽，从而RFF电路124能够不受NFF电路122的影响。

尽管为了简化解释，保持控制信号NRT被用作用于控制屏蔽电路的信号，但是还可以使用其他的信号。此外，如上所述，通过截止信号以防止RFF电路124接收NFF电路122的影响，在常规操作时可以截止到NFF电路122的电源。

如上所述，根据本实施例，被包括在电源限制电路120中的触发器被分成两组：一个是第一(保持)触发器组，并且另一个是第二(非保持)触发器组。第一触发器保持指示内部状态的数据，并且第二触发器不保持指示内部状态的数据。第一触发器是被包括在可在常规操作(原功能操作)中操作的电路中的触发器，并且通过保持触发器(RFF)的映射来实现。第二触发器是被包括在诸如测试电路和调试电路的、即使没有进行操作也不影响常规功能的电路中的触发器，并且通过普通触发器(NFF)的映射来实现。

在非保持触发器(NFF)中，由于在重启电源之后被保持的数据是不确定的，使得可能引起故障，所以添加电路以抑制或者控制来自于非保持触发器的不确定的数据的传播。通过在从非保持触发器(NFF)到包括保持触发器(RFF)的RFF电路124的路径中提供屏蔽电路以截止不确定的信号的方法，或者提供复位电路以在重启电源之后仅重设置非保持触发器(NFF)的方法，实现此电路。

屏蔽电路被优选地仅插入在影响RFF电路124的信号流动的路径中。而且，为了在提供电源时减少NFF电路122中的漏电流，可以在常规操作中截止到NFF电路122的电源。在这样的情况下，优选的是，RFF电路124和NFF电路122的电源结构相互分离，并且势垒门被插入在RFF电路124和NFF电路122之间的所有路径中。

当基于功能对使用保持触发器的电路和使用普通触发器的电路进行分类时，用于实现原始功能的电路被提供有保持触发器，并且测试电路和调试电路被提供有普通触发器。当对电路进行分级设计时，在设计用于实现原始功能的电路与测试和调试电路之间的电路时，设计层是不同的。因此，如果取决于设计层将普通触发器或者保持触发器用于各个电路，则能够执行电路区分。

如上所述，由于被映射为保持触发器的触发器能够被限制为实现常规功能的触发器，并且测试电路和调试电路能够被排除，所以保持触发器的数目能够被减少。因此，触发器的电路面积能够变小，并且漏电流能够被抑制。此外，互连的容易性被提高。尽管保持触发器被描述为如图6中所示的要求备用电源的一种电路，但是还可以类似地采用使用不要求备用电源的磁性物质或者铁电物质的其他类型的电路。

虽然已经结合数个实施例描述了本发明，但是对本领域的技术人员来说显然的是，提供这些实施例仅仅是为了示出本发明，并且不应依赖其从限制的意义上对所附的权利要求进行解释。

Claims (10)

1.一种半导体集成电路，包括：

第一电路；和

第二电路，所述第二电路被构造为控制第一电源到所述第一电路的供给，

其中，所述第一电路包括：

第三电路，所述第三电路包括触发器组，响应于所述第一电源的供给的停止，擦除其内部状态；和

第四电路，其中在所述第一电源的供给被停止之前将所述第四电路的内部状态保存在保持触发器中，并且响应于重新开始所述第一电源的供给将所述第四电路的内部状态从所述保持触发器恢复。

2.根据权利要求1所述的半导体集成电路，其中，所述保持触发器中的每一个包括：

主体部件，所述主体部件被提供有所述第一电源，并且被构造为在所述第一电源的供给期间保持数据；和

保持部件，所述保持部件被构造为在所述第一电源的供给被停止之前对在所述主体部件中的数据进行保持，

其中，紧邻在所述第一电源的供给被停止之前将被保持在所述主体部件中的数据保存在所述保持部件中，并且紧邻在所述第一电源的供给被重新开始之后将其恢复在所述主体部件中。

3.根据权利要求2所述的半导体集成电路，其中，所述保持部件被提供有第二电源以保持来自于所述主体部件的数据。

4.根据权利要求1所述的半导体集成电路，其中，所述保持触发器中的每一个包括：

主体部件，所述主体部件被提供有所述第一电源，并且被构造为比具有低阈值的晶体管更快地进行操作；和

保持部件，所述保持部件被提供有第二电源，具有比具有高阈值的晶体管少的漏电流，并且被构造为当所述第一电源的供给被停止时对被保持在所述主体部件中的数据进行保持，

其中，当所述第一电源的供给被重新开始时，被保持在所述保持部件中的数据被恢复在所述主体部件中。

5.根据权利要求1至4中的任何一项所述的半导体集成电路，其中，当所述第一电源的供给被重新开始时，所述第三电路被重设置。

6.根据权利要求1至4中的任何一项所述的半导体集成电路，其中，所述第一电路进一步包括：

屏蔽电路，为从所述第三电路到所述第四电路的信号路径中的每一个提供所述屏蔽电路，

在所述第一电源的供给被重新开始之后，所述屏蔽电路进行屏蔽以防止所述第三电路中的数据被传播到所述第四电路。

7.一种保存和恢复半导体集成电路中的内部状态的方法，所述半导体集成电路包括第一电路；和第二电路，所述第二电路被构造为控制第一电源到所述第一电路的供给，所述方法包括：

在进入待机状态之后，将来自于所述第二电路的保存指令发布给所述第一电路；

响应于保存指令，将通过主体部件保持的数据保存在所述第一电路的保持触发器中的每一个中的保持部件中；

通过所述第二电路停止所述第一电源的供给；

响应于所述第一电源的供给的停止，擦除被存储在触发器中的数据和被存储在所述第一电路中的所述保持触发器的所述主体部件中的数据；

响应于恢复指令，通过所述第二电路重新开始所述第一电源的供给；

将被保存在所述保持触发器中的每一个中的所述保持部件中的数据恢复在其所述主体部件中；以及

从紧邻在所述待机状态之前的状态重新开始操作。

8.根据权利要求7所述的方法，进一步包括：

响应于重新开始所述第一电源的供给，重设置所述触发器。

9.根据权利要求7或者8所述的方法，进一步包括：

屏蔽从所述触发器输出的数据，以防止数据被传播到所述保持触发器。

10.一种设计半导体集成电路的方法，所述半导体集成电路包括：

第一电路；和

第二电路，所述第二电路被构造为控制第一电源到所述第一电路的供给，

其中，所述第一电路包括：

第三电路，所述第三电路包括触发器组，响应于所述第一电源的供给的停止，擦除其内部状态；和

第四电路，其中在所述第一电源的供给被停止之前将所述第四电路的内部状态保存在保持触发器中，并且响应于重新开始所述第一电源的供给将所述第四电路的内部状态从所述保持触发器恢复，

所述方法包括：

将被包含在所述第三电路的设计层中的所有的触发器设置为响应于所述第一电源的供给的停止而擦除其数据的触发器；和

将被包含在所述第四电路的设计层中的所有触发器设置为所述保持触发器。

Images