DE112006000386B4

DE112006000386B4 - Vorrichtung und Verfahren zur Steuerung der Sequenz der Taktverteilung an Taktverteilungsbereiche

Info

Publication number: DE112006000386B4
Application number: DE112006000386T
Authority: DE
Inventors: Michael Portland Rifani; Vaughn Beaverton Grossnickle; Keng Portland Wong
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2005-03-04
Filing date: 2006-02-13
Publication date: 2009-05-07
Anticipated expiration: 2026-02-14
Also published as: US20060200694A1; KR20070110400A; TWI324715B; DE112006000386T5; TW200705154A; GB2436260B; WO2006096294A1; KR100958966B1; US7386749B2; CN101133375B; CN101133375A; JP2008536201A; GB2436260A; GB0713059D0

Abstract

Vorrichtung, umfassend:
einen Einteiler zum Einteilen einer Sequenz einer Taktverteilung von Taktsignalen an eine Mehrzahl von Taktverteilungsbereichen (CKDOMs) in einer Schaltung gemäß einem Zustandsstatus der Schaltung, der einen Übergang von einem aktiven Zustand in einen inaktiven Zustand oder von einem inaktiven Zustand in einen aktiven Zustand anzeigt; und
eine Steuerung, die an den Einteiler gekoppelt ist und die Freigabe der Taktverteilung an die CKDOMs gemäß der eingeteilten Sequenz steuert.

Description

ALLGEMEINER STAND DER TECHNIK
ERFINDUNGSGEBIET
Ausführungsformen der vorliegenden Erfindung betreffen das Gebiet von Mikroprozessoren und insbesondere die Taktverteilung. Insbesondere betrifft die Erfindung eine Vorrichtung und ein Verfahren zur Steuerung der Sequenz der Taktverteilung an Taktverteilungsbereiche sowie die Verwendung in einem System.
BESCHREIBUNG DES VERWANDTEN STANDS DER TECHNIK
Mit immer weiter zunehmender Geschwindigkeit von Hochleistungs-Mikroprozessoren ist es vorteilhaft, über eine zuverlässige Takterzeugung zu verfügen. Taktsignale werden typischerweise an verschiedene Schaltungselemente im Kern eines Prozessors geleitet. Wenn sich der Leistungszustand des Prozessors ändert, kann das Taktverteilungsnetzwerk Übergänge von einem aktiven Zustand in einen inaktiven Zustand oder umgekehrt durchlaufen. Diese Übergänge können zu großen systemischen Störungen der Leistungszufuhr führen, wodurch empfindliche Schaltungen oder Schaltungen mit gemischten Signalen in dem Prozessor negativ beeinflußt werden können.
Bestehende Techniken, die sich auf das Problem der Übergänge der Taktverteilung richten, weisen eine Reihe von Nachteilen auf. Eine Technik besteht darin, spezielle Schaltungen aufzubauen, um den Zuführungsstörungen zu widerstehen. Diese Technik ist kostspielig und beansprucht zusätzliche Silikonflächen. Sie ist möglicherweise auch nicht flexibel genug, um eine Vielzahl von Störungsphänomenen zu handhaben.
KURZE BESCHREIBUNG DER ERFINDUNG
Es ist somit Aufgabe der Erfindung, eine günstige Vorrichtung und ein Verfahren zum Verringern der systemischen Störungen der Leistungszufuhr während einer Zustandsänderung der Schaltung bereitzustellen.
Die Aufgabe wird durch eine Vorrichtung gemäß dem Patentanspruch 1 und ein Verfahren gemäß dem Patentanspruch 11 gelöst. Weiterbildungen sind in den abhängigen Patentansprüchen angegeben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Ausführungsformen der Erfindung können am besten durch Bezugnahme auf die folgende Beschreibung und die beigefügten Zeichnungen verstanden werden, welche zur Veranschaulichung von Ausführungsformen der Erfindung verwendet werden. In den Zeichnungen sind:
1A ein Schaubild, welches ein System zeigt, in dem eine Ausführungsform der Erfindung ausgeübt werden kann,
1B ein Schaubild, welches einen Prozessorkern gemäß einer Ausführungsform der Erfindung zeigt,
2 ein Schaubild, welches einen Taktverteilungssequenzer gemäß einer Ausführungsform der Erfindung zeigt,
3 ein Zeitgebungsdiagramm, welches eine Sequenz der Taktverteilung von einem inaktiven Zustand in einen aktiven Zustand gemäß einer Ausführungsform der Erfindung zeigt,
4 ein Zeitgebungsdiagramm, welches eine Sequenz der Taktverteilung von einem aktiven Zustand in einen inaktiven Zustand gemäß einer Ausführungsform der Erfindung zeigt,
5 ein Flußdiagramm, welches einen Prozeß zur Steuerung einer Sequenz der Taktverteilung gemäß einer Ausführungsform der Erfindung zeigt.
BESCHREIBUNG
Eine Ausführungsform der vorliegenden Erfindung ist eine Technik zur Steuerung einer Taktverteilung an eine Schaltung. Ein Einteiler teilt eine Sequenz einer Taktverteilung von Taktsignalen an eine Mehrzahl von Taktverteilungsbereichen (CKDOMs) in der Schaltung gemäß einem Zustandsstatus der Schaltung ein. Eine Steuerung steuert die Freigabe der Taktverteilung an die CKDOMs gemäß der eingeteilten Sequenz.
In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten dargelegt. Es versteht sich jedoch, daß Ausführungsformen der Erfindung ohne diese spezifischen Einzelheiten ausgeführt werden können. In anderen Fällen wurden wohlbekannte Schaltungen, Strukturen und Techniken nicht gezeigt, um das Verständnis dieser Beschreibung nicht zu erschweren.
Eine Ausführungsform der Erfindung kann als ein Prozeß beschrieben werden, der in der Regel als Ablaufdiagramm, als Flußdiagramm, als Strukturdiagramm oder Blockdiagramm gezeigt wird. Obwohl ein Ablaufdiagramm die Vorgänge als sequentielle Prozesse beschreiben kann, können viele der Vorgänge parallel oder gleichzeitig ausgeführt werden. Außerdem kann die Reihenfolge der Vorgänge neu geordnet werden. Ein Prozeß ist abgeschlossen, wenn seine Vorgänge vollständig sind. Ein Prozeß kann einem Verfahren, einem Programm, einer Prozedur einem Herstellungs- oder Fertigungsverfahren usw. entsprechen.
Eine Ausführungsform der Erfindung ist eine Technik zum Steuern der Taktverteilung an eine Schaltung. Die Schaltung enthält eine Mehrzahl von Taktverteilungsbereichen (CKDOMs). Jeder der CKDOMs verwendet ein von einem Taktgenerator bereitgestelltes Taktsignal. Ein Taktsequenzer steuert eine Sequenz einer Taktverteilung an die CKDOMs, so daß jeder der CKDOMs ein Freigabe- oder Verriegelungssteuersignal empfängt, um je ein Taktsignal zu einer Zeit freizugeben oder zu verriegeln, wenn die Schaltung ihren Zustandsstatus ändert. Durch Verteilung der Taktsignale gemäß einer eingeteilten Sequenz werden die in der Leitung vorliegenden Leistungsstörungen, Überspannungen oder Rauschen verringert, wodurch ein zuverlässiger Betrieb während einer Zustandsänderung der Schaltung bereitgestellt wird.
1A ist ein Diagramm, welches ein System 10 zeigt, in dem eine Ausführungsform der vorliegenden Erfindung ausgeübt werden kann. Das System 10 enthält einen Prozessor 20, ein Chipset 30 und einen Hauptspeicher 40. Das System 10 kann andere Elemente, wie eine Massenspeichervorrichtung (z. B. Compact-Disk-Nur-Lese-Speicher, Hard Drive), Eingabe/Ausgabe-Vorrichtungen (z. B. Maus, Tastatur, Anzeigemonitor) und andere Chipsets enthalten.
Der Prozessor 20 stellt jede integrierte Schaltung mit einer Taktverteilung dar. Dazu können große, dichte oder Hochleistungs-Vorrichtungen gehören. Zu Beispielen dieser Vorrichtungen gehören Mikroprozessoren, Medienprozessoren, Netzwerkvorrichtungen, Chipsets, Graphikprozessoren usw. Wenn es sich um einen Mikroprozessor handelt, kann der Prozessor 20 eine zentrale Verarbeitungseinheit jeder Art von Architektur sein, wie beispielsweise Prozessoren, die Hyper-Threading-, Sicherheits- oder Virtualisierungstechniken verwenden, Einfach-Kern-Prozessoren, Mehrfach-Kern-Prozessoren, eingebettete Prozessoren, mobile Prozessoren, Netzwerk-Prozessoren, Mikrosteuerungen, Digitalsignalprozessoren, Superskalarcomputer, Vektorprozessoren, SIMD-(Single Instruction Multiple Data)-Computer, CISC-(Complex Instruction Set)-Computer, RISC-(Reduced Instruction Set)-Computer, VLIW-(Very Long Instruction Word)- oder Hybridarchitektur. Er enthält einen Prozessorkern 25 und eine Bezugstaktquelle 28. Der Prozessor 25 enthält Schaltungen mit sequentiellen Taktverteilungssteuerungsfunktionalitäten. Die Bezugstaktquelle 28 stellt dem Prozessorkern 25 ein stabiles Taktsignal bereit. Beispiele der Bezugstaktquelle 28 können Schaltungen zur Schnittstellenbildung mit externen Kristallosziallatoren oder jede andere Taktquelle sein.
Das Chipset 30 ist jedes Chipset, welches integrierte Funktionalitäten bereitstellt, wie Speichersteuerung, Graphikverarbeitung und Eingabe/Ausgabe-Schnittstellen. Beispiele des Chipsets 30 können ein Speichersteuerhub (MCH), ein Eingabe/Ausgabesteuerhub (ICH) und ein Graphik- und Speichersteuerhub (GMCH) umfassen. Der Speicher 40 enthält Anweisungen oder Daten für den Prozessor. Er kann ein Nurlesespeicher (ROM) und ein Direktzugriffsspeicher (RAM), ein Flashspeicher oder jeder andere geeignete Speicher sein, auf den durch den Prozessor zugegriffen werden kann. Das Chipset 30 kann zu dem Prozessor 20 extern oder intern sein. Eine Speichersteuerung kann beispielsweise auf demselben Chip sein wie der Prozessor. Bei Mehrfachkern-Prozessoren kann das Chipset 30 für alle Kerne oder Prozessoren auf dem Chip arbeiten oder verschiedene Abschnitte enthalten, die für verschiedene Kerne oder Prozessoren in dem Chip separat arbeiten.
1B ist ein Diagramm, welches einen Prozessorkern 25 zeigt, in dem eine Ausführungsform der Erfindung ausgeübt werden kann. Der Prozessorkern 25 enthält eine Schaltung 110, einen Taktgenerator 120 und einen Taktverteilungssequenzer 130.
Die Schaltung 110 ist jede Schaltung, die Taktsignale von dem Taktverteilungssequenzer 130 empfängt. In einer Ausführungsform weist die Schaltung 110 einen Zustandsstatus auf, der den Status der Betriebszustände der Schaltung angibt. Der Zustandsstatus kann einen Übergang von einem inaktiven Zustand in einen aktiven Zustand oder von einem aktiven Zustand in einen inaktiven Zustand anzeigen. Ein aktiver Zustand ist ein Zustand, in dem die Schaltung 110 normal oder in einem Energie-Ein-Zustand (Power-up) betrieben wird. In dem aktiven Zustand empfängt die Schaltung 110 Taktsignale, um verschiedene Schaltungselemente zu takten. Der inaktive Zustand ist ein Zustand, in dem der Prozessor untätig ist, sich in einem Bereitschaftsmodus oder einem Energie-Aus-Zustand (Power down) befindet. In dem inaktiven Zustand empfängt die Schaltung 110 keine Taktsignale. In der Regel entspricht der aktive Zustand einem vollkommen funktionalen Modus mit hohem Energieverbrauch und der inaktive Zustand entspricht einem Modus mit geringem Energieverbrauch oder einem Bereitschaftsmodus.
Die Schaltung 110 enthält N Taktverteilungsbereiche (CKDOMs) 120₁ bis 120_N . Ein CKCOM umfaßt Schaltungselemente an dem Prozessor 100, der mit einem gemeinsamen Taktsignal arbeitet. Die Schaltungselemente in jedem der CKDOMs können digitale Komponenten, analoge Komponenten oder Komponenten mit gemischtem Modus umfassen. Die Schaltungselemente werden basierend auf einigen Kriterien in CKDOM gruppiert. Zu Beispielen dieser Kriterien gehören Ladungsverteilung von Taktsignalen, Nebensprechstörungen, physische Stelle usw. Die Anzahl der CKDOMs hängt von der Komplexität oder der Taktlast der Schaltung 110 ab. Sie hängt auch von der Einwirkung der gleichzeitigen kapazitiven Schaltlast der Schaltung 110 an dem Taktgenerator 120 ab. In einer Ausführungsform sind die CKDOMs so geformt, daß die Schaltungselemente über das physikalische Layout der Schaltung verteilt oder verstreut sind. Ein Vorteil dieses Gruppierungsschemas besteht darin, daß wenn die CKDOMs sequentiell mit Energie versorgt oder heruntergefahren sind, die Energiesequenz die Versorgungsbelastung gleichmäßig über die gesamte Schaltung verteilt und nicht auf ein kleines Gebiet konzentriert ist.
Der Taktgenerator 120 empfängt ein Bezugstaktsignal, wie einen Bustakt, und erzeugt mehrere Taktsignale zu den CKDOMs. Die Frequenz der Ausgabe von dem Taktgenerator 120 kann ein Produkt eines Faktors alpha und der Frequenz der Eingabe an den Taktgenerator 120 sein, wobei alpha jede positive reelle oder ganze Zahl ungleich null sein kann. In der Regel hat das Bussignal die Größenordnung von Megahertz (MHz), während die durch den Taktgenerator 120 erzeugten Taktsignale die Größenordnung Gigahertz (GHz) aufweisen. In einer Ausführungsform umaßt der Taktgenerator 120 eine phasenverriegelte (PLL) Schaltung. Die PLL-Schaltung erzeugt Taktsignale aus dem Bustakt unter Verwendung von im Stand der Technik wohlbekannten Techniken. Die PLL-Schaltung weist in der Regel eine Verriegelungsakquisitionszeit auf, in der die Schaltung versucht, auf ein Taktsignal zu verriegeln. Während dieser Verriegelungsakquisitionszeit wird bevorzugt, daß die Schaltungsumgebung ruhig oder frei von Rauschen ist, so daß die Verriegelung zuverlässig ausgeführt werden kann.
Der Taktverteilungssequenzer 130 steuert die Sequenz einer Taktverteilung an die CKDOM in der Schaltung 110. Während des Zustandsübergangs des Systems, ist der Taktverteilungssequenzer 130 der erste, der ein Taktsignal empfängt, so daß er Steueraktionen an die CKDOM bereitstellen kann. Der Taktverteilungssequenzer 130 gibt die Taktverteilung der Taktsignale von dem Taktgenerator 120 an die CKDOMs in der Schaltung 110 sequentiell oder je einen zu einer Zeit frei oder aktiviert sie. Die Aktivierung der Taktverteilung ist über die Zeit verteilt, um die Änderung des Energieverbrauchs zu verteilen. Diese sequentielle Taktverteilung liefert eine graduelle Änderung des Energieverbrauchs. Der Effekt dieser graduellen Änderung während eines Zustandsübergangs besteht darin, einen glatten Übergang des Energieverbrauchs bereitzustellen, was zu einer ruhigen oder weniger rauschbehafteten Umgebung für den Taktgenerator 120 führt.
Während des inaktiven Zustands empfangen die CDKOM keine Taktsignale. Für CKDOM mit dynamischen Elementen, die zur Verhinderung von Datenverlust Taktung benötigen, ist der inaktive Zustand in der Regel der Energie-Aus-Zustand, in dem die CKDOM keine Nutzinformationen halten müssen. In diesem Szenario ist die durch den Sequenzer 130 bereitgestellte sequentielle Taktverteilung während des Energie-Ein-Zustands am nützlichsten. Wenn die CKDOMS jedoch statische Elemente enthalten, bei denen während des Bereitschaftsmodus keine Taktung erforderlich ist, kann die sequentielle Taktverteilung entweder während des Energie-Ein-Zustands oder zu jeder anderen Zeitperiode verwendet werden, zu der ein statischer Bereitschaftsmodus annehmbar ist. Der Taktverteilungssequenzer 130 kann daher in allen Anwendungen verwendet werden, in denen ein Änderungszustand, in dem Taktung der Schaltungselemente in den CKDOMs während des inaktiven Zustands nicht erforderlich ist.
2 ist ein Diagramm, das einen Taktverteilungssequenzer 130 gemäß einer Ausführungsform der Erfindung zeigt. Der Taktverteilungssequenzer enthält einen Einteiler 210 und eine Steuerung 250.
Der Einteiler 210 teilt eine Sequenz einer Taktverteilung von Taktsignalen an die CKDOMs in der Schaltung 110 gemäß einem Zustandsstatus der Schaltung 110 ein. Die Sequenz der Taktverteilung entspricht einer Sequenz ruhiger Intervalle während der Verriegelungsakquisitionszeit der PLL-Schaltung in dem Taktgenerator 120. Dies hilft bei der Verringerung nachteiliger Effekte von Überspannung oder Energiestörungen, die durch den Übergang des Systemzustands bewirkt werden. Der Einteiler 210 enthält einen Timer 220 und Speicherelemente 240₁ bis 240_N . Der Timer 220 wird durch den Bustakt getaktet, um Zeitgebungssignale für die Sequenz zu erzeugen. In einer Ausführungsform enthält der Timer 220 N Zähler 230₁ bis 230_N entsprechend den CKDOMs in der Schaltung 110. Jeder der N Zähler 230₁ bis 230_N weist ein Zählintervall auf, das einer Warteperiode in der eingeteilten Sequenz für jeden der CKDOMs entspricht. Die Zählintervalle für die N Zähler 230₁ bis 230_N können abhängig von der Organisation und/oder der Sequenzierungsstrategie der CKDOMs gleich oder verschieden sein. Das Zählintervall des Zählers 230_k entspricht der Warteperiode eines CKDOM k nach Freigabe von CKDOM (k – 1). Die Speicherelemente 240₁ bis 240_N speichern vorprogrammierte Werte, die dem Zählintervall entsprechen. Die vorprogrammierten Werte können fest oder gemäß der Systemkonfiguration oder des Energieverbrauchprofils dynamisch programmierbar sein.
Die Steuerung 250 steuert die Freigabe der Taktverteilung an die CKDOMs gemäß der eingeteilten Sequenz. Die Steuerung 250 enthält eine Mehrzahl von Taktschaltern 270₁ bis 270_N und einen Taktfreigeber 260. Die Taktschalter 270₁ bis 270_N aktivieren oder deaktivieren die Taktverteilung der Taktsignale an die CKDOMs. Die Taktschalter 270₁ bis 270_N können als einfache Logikgates (UND, ODER) und/oder als Puffer implementiert sein. Der Taktfreigeber 260 gibt die Taktschalter 270₁ bis 270_N in Reaktion auf die Zeitgebungssignale von dem Einteiler 210 frei oder aktiviert sie. Der Taktfreigeber 260 kann als Decoder oder Schieberegister implementiert sein. Der Taktfreigeber 260 aktiviert die Taktverteilung an die CKDOMs durch Freigabe der Taktschalter 270₁ bis 270_N , so daß jeder der CKDOMs je ein zugeordnetes Taktsignal zu einer Zeit gemäß der eingeteilten Sequenz empfängt. Der Taktfreigeber 260 deaktiviert die Taktverteilung an die CKDOM durch Deaktivierung der Taktschalter 270₁ bis 270_N , so daß jeder der CKDOM mit dem Empfang je eines zugeordneten Taktsignals zu einer Zeit gemäß der eingeteilten Sequenz aufhört.
3 ist ein Zeitgebungsdiagramm, das eine Sequenz der Taktverteilung von einem inaktiven Zustand in einen aktiven Zustand gemäß einer Ausführungsform der Erfindung zeigt.
Während des inaktiven Zustands werden alle Taktfreigabesignale negiert (z. B. LOW), wodurch angezeigt wird, daß die Taktsignale nicht an die CKDOMs verteilt sind. Wenn der Energiestatus einer Schaltung anzeigt, daß eine Zustandsänderung vorliegt, tritt an Leitung A ein Übergang von dem inaktiven Zustand in den aktiven Zustand auf. An diesem Übergang beginnt die Freigabe einer Sequenz der Taktverteilung mit dem ersten CKDOM. Das Taktfreigabe-1-(CLKEN1)-Signal wird bestätigt (asserted) (z. B. HIGH), was anzeigt, daß das dem ersten CKDOM zugeordnete Taktsignal freigegeben ist. Das CLKEN1-Signal bleibt bestätigt, bis die nächste Zustandsänderung auftritt, wie beispielsweise, wenn es eine Energie-Aus-Sequenz gibt. Die Sequenz der Verteilung dauert bis zum nächsten CKDOM fort. Das Takt-Freigabe-k-(CLKENK)-Signal ist bestätigt (z. B. HIGH), was anzeigt, daß das dem k^ten CKDOM zugeordnete Taktsignal freigegeben ist. Das Zeitintervall k ist das Zählintervall zwischen den Freigabezeiten von CKDOM (k – 1) und CKDOM k. Es ist die Warteperiode des CKDOM k nach Freigabe von CKDOM (k – 1). Die Sequenz dauert an, bis das letzte CKDOM erreicht ist. Das Zeitintervall N ist das Zählintervall zwischen den Freigabezeiten von CKDOM (N – 1) und CKDOM N. Die Zeitintervalle zwischen aufeinanderfolgenden Freigabezeiten des Taktsignals können abhängig von der Konfiguration der CKDOMs und/oder der Sequenzierungsstrategie dieselben oder unterschiedlich sein.
Während der Zeit, zu der die Taktfreigabesignale bestätigt sind, sind die den aktivierten CKDOMs zugeordneten Taktsignale freigegeben. Wie in dem Zeitgebungsdiagramm gezeigt, sind diese Taktsignale (CKDOM1CLK, CKDOMkCLK usw.) gemäß der eingeteilten Sequenz je eines zu einer Zeit aktiviert oder freigegeben.
4 ist ein Zeitgebungsdiagramm, das eine Sequenz der Taktverteilung von einem aktiven Zustand zu einem inaktiven Zustand gemäß einer Ausführungsform der Erfindung zeigt.
Während des aktiven Zustands sind alle Taktfreigabesignale (z. B. HIGH) bestätigt, wodurch angezeigt wird, daß die Taktsignale an die CKDOMs verteilt sind. Wenn der Zustandsstatus der Schaltung anzeigt, daß es eine Statusänderung gibt, kommt es an Leitung A zu einem Übergang von dem aktiven Zustand zu dem inaktiven Zustand. An diesem Übergang beginnt die Verriegelung einer Sequenz der Taktverteilung mit dem ersten CKDOM. Das Taktfreigabe-1-(CLLKEN1)-Signal ist negiert (z. B. LOW), was anzeigt, daß das dem ersten CKDOM zugeordnete Taktsignal gesperrt ist. Das CLKEN1-Signal bleibt negiert, bis eine Zustandsänderung auftritt, wie beispielsweise, wenn es eine Energie-Ein-Sequenz gibt. Die Sequenz der Verteilung dauert bis zum nächsten CKDOM an. Das Taktfreigabe-k-(CLKENK)-Signal wird an Leitung B negiert (z. B. LOW), was anzeigt, daß das dem k^ten CKDOM zugeordnete Taktsignal verriegelt ist. Die Sequenz hält an, bis das letzte CKDOM erreicht wird. Wie in 4 können die Zeitintervalle zwischen aufeinanderfolgenden Verriegelungszeiten der Taktsignale gleich oder unterschiedlich sein.
Während der Zeit, wenn die Taktfreigabesignale negiert sind, sind die den aktivierten CKDOMs zugeordneten Taktsignale gesperrt. Wie in dem Zeitgebungsdiagramm gezeigt, sind diese Signale (CKDOM1CLK, CKDOMkCLK usw.) gemäß der eingeteilten Sequenz jeweils eines zu einer Zeit deaktiviert oder gesperrt.
5 ist ein Ablaufdiagramm, das einen Prozeß 500 zur Steuerung einer Taktverteilungssequenz gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
Bei START erzeugt der Prozeß 500 Taktsignale aus einer stabilen Taktquelle, wie ein Bustakt von einem Taktgenerator (Block 510). Als nächstes bestimmt der Prozeß 500, ob es zu einer Zustandsänderung kommt (Block 520). Die Zustandsänderung kann jede geeignete Zustandsänderung auf Systemebene sein, wie beispielsweise Energie-Ein, Energie-Aus, Bereitschaft usw.
Dann teilt der Prozeß 500 eine Taktverteilungssequenz der Taktsignale zu den CKDOMs gemäß dem Zustandsstatus der Schaltung ein (Block 530). Dazu erzeugt der Prozeß 500 Zeitgebungssignale aus einer stabilen Taktquelle, wie dem Bustakt für die Sequenz (Block 540). Dies kann durch Erzeugen eines Zählintervalls für jeden CKDOM unter Verwendung eines Zählers erzielt werden (Block 550). Das Zählintervall kann in ein Speicherelement gespeichert werden, wie es in den Zähler eingegeben wird.
Danach steuert der Prozeß 500 die Freigabe der Taktverteilung an die CKDOMs gemäß der eingeteilten Sequenz (Block 560). Dazu steuert der Prozeß 500 die Taktschalter zur Aktivierung oder Deaktivierung der Taktverteilung in Reaktion auf die Zeitgebungssignale (Block 570). Der Prozeß 500 aktiviert oder deaktiviert die Taktverteilung, so daß jeder der CKDOMs das zugeordnete Taktsignal jeweils zu einer Zeit gemäß der eingeteilten Sequenz empfängt oder anhält (Block 580). Der Prozeß 500 ist dann abgeschlossen.
Während die Erfindung hinsichtlich verschiedener Ausführungsformen beschrieben worden ist, wird Durchschnittsfachleuten ersichtlich sein, daß die Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt ist, sondern mit Modifikationen und Abänderungen innerhalb des Schutzumfangs der beigefügten Ansprüche ausgeübt werden kann. Die Beschreibung ist somit als veranschaulichend statt als einschränkend anzusehen.

Claims

Vorrichtung, umfassend: einen Einteiler zum Einteilen einer Sequenz einer Taktverteilung von Taktsignalen an eine Mehrzahl von Taktverteilungsbereichen (CKDOMs) in einer Schaltung gemäß einem Zustandsstatus der Schaltung, der einen Übergang von einem aktiven Zustand in einen inaktiven Zustand oder von einem inaktiven Zustand in einen aktiven Zustand anzeigt; und eine Steuerung, die an den Einteiler gekoppelt ist und die Freigabe der Taktverteilung an die CKDOMs gemäß der eingeteilten Sequenz steuert.
Vorrichtung nach Anspruch 1, wobei der Einteiler folgendes umfaßt: einen Timer, der durch einen Bustakt getaktet wird, um Zeitgebungssignale für die Sequenz zu erzeugen.
Vorrichtung nach Anspruch 2, wobei der Timer folgendes umfaßt: eine Mehrzahl von Zählern, jeweils mit einem Zählintervall, das einer Warteperiode in der eingeteilten Sequenz für jeden der CKDOMs entspricht.
Vorrichtung nach Anspruch 2, wobei die Steuerung folgendes umfaßt: eine Mehrzahl von Taktschaltern zur Aktivierung oder Deaktivierung der Taktverteilung der Taktsignale an die CKDOMs; und einen Taktfreigeber zur Freigabe oder Verriegelung der Taktschalter in Reaktion auf die Zeitgebungssignale.
Vorrichtung nach Anspruch 4, wobei der Taktfreigeber die Taktverteilung an die CKDOMs so aktiviert, daß jeder der CKDOMs je ein zugeordnetes Taktsignal zu einer Zeit gemäß der eingeteilten Sequenz empfängt.
Vorrichtung nach Anspruch 4, wobei der Taktfreigeber die Taktverteilung an die CKDOM so deaktiviert, daß jeder der CKDOMs mit dem Empfang je eines zugeordneten Taktsignals zu einer Zeit gemäß der eingeteilten Sequenz aufhört.
Vorrichtung nach Anspruch 1, wobei die Taktverteilung durch einen Taktgenerator bereitgestellt wird, der die Taktsignale an die CKDOMs von einem Bustakt erzeugt.
Vorrichtung nach Anspruch 7, wobei der Taktgenerator eine Phasenverriegelungs-(PLL)-Schaltung mit einer Verriegelungsakquisitionszeit umfaßt.
Vorrichtung nach Anspruch 8, wobei die Sequenz der Taktverteilung einer Sequenz ruhiger Intervalle während der Verriegelungsakquisitionszeit entspricht.
Vorrichtung nach Anspruch 1, wobei der aktive Zustand einem Modus mit hohem Energieverbrauch entspricht und der inaktive Zustand einem Modus mit geringerem Energieverbrauch entspricht.
Verfahren, umfassend: Einteilen einer Sequenz der Taktverteilung von Taktsignalen an eine Mehrzahl von Taktverteilungsbereiche (CKDOMs) in einer Schaltung gemäß einem Zustandsstatus der Schaltung, der einen Übergang von einem aktiven Zustand in einen inaktiven Zustand oder von einem inaktiven Zustand in einen aktiven Zustand anzeigt; und Steuern der Freigabe der Taktverteilung an die CKDOMs gemäß der eingeteilten Sequenz.
Verfahren nach Anspruch 11, wobei die Einteilungssequenz folgendes umfaßt: Erzeugen von Zeitgebungssignalen aus einem Bustakt für die Sequenz.
Verfahren nach Anspruch 12, wobei das Erzeugen der Zeitgebungssignale folgendes umfaßt: Erzeugen eines Zählintervalls entsprechend einer Warteperiode in der eingeteilten Sequenz für jeden der CKDOMs.
Verfahren nach Anspruch 12, wobei das Steuern folgendes umfaßt: Steuern von Taktschaltern zur Aktivierung oder Deaktivierung der Taktverteilung an die CKDOMs in Reaktion auf die Zeitgebungssignale.
Verfahren nach Anspruch 14, wobei das Steuern der Taktschalter das Aktivieren der Taktverteilung an die CKDOMs umfaßt, so daß jeder der CKDOMs je ein zugeordnetes Taktsignal zu einer Zeit gemäß der eingeteilten Sequenz empfangt.
Verfahren nach Anspruch 14, wobei das Steuern der Taktschalter das Deaktivieren der Taktverteilung an die CKDOMs umfaßt, so daß jeder der CKDOMs mit dem Empfang je eines zugeordneten Taktsignals zu einer Zeit gemäß der eingeteilten Sequenz aufhört.
Verfahren nach Anspruch 11, ferner umfassend das Erzeugen der Taktsignale an die CKDOMs aus einem Bustakt durch einen Taktgenerator.
Verfahren nach Anspruch 17, wobei das Erzeugen der Taktsignale das Erzeugen der Taktsignale durch eine Phasenverriegelungs-(PLL)-Schaltung mit einer Verriegelungsakquisitionszeit umfaßt.
Verfahren nach Anspruch 18, wobei das Einteilen das Einteilen der Sequenz der Taktverteilung, so daß sie einer Sequenz von ruhigen Intervallen während der Verriegelungsakquisitionszeit entspricht, umfaßt.
Verfahren nach Anspruch 11, wobei der aktive Zustand einem Modus mit hohem Energieverbrauch entspricht und der inaktive Zustand einem Modus mit geringerem Energieverbrauch entspricht.
System, umfassend: eine Schaltung mit einer Mehrzahl von Taktverteilungsbereichen (CKDOMs); einen Taktgenerator, der mit der Schaltung gekoppelt ist, um den CKDOMs Taktsignale bereitzustellen; und einen Taktsequenzer, der mit dem Taktgenerator und der Schaltung gekoppelt ist, wobei der Taktsequenzer die Vorrichtung nach einem der Ansprüche 1 bis 10 umfaßt.