DE112005003133T5

DE112005003133T5 - Verminderung hörbarer Geräusche bei Leitungszustandsübergängen

Info

Publication number: DE112005003133T5
Application number: DE112005003133T
Authority: DE
Inventors: Jorge Portland Rodriguez; Leslie Sunnyvale Cline; Barnes Tigard Cooper
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2004-12-21
Filing date: 2005-12-20
Publication date: 2007-11-15
Also published as: US20060132109A1; US7472289B2; CN101084480A; TWI302237B; TW200634471A; WO2006071661A1

Abstract

Ein Verfahren, mit:
Vorsehen einer ersten Spannung, die einem ersten Zustand des Leistungsmangements zugehörig ist,
Empfangen eines ersten Signals in Antwort auf eine Angabe, die einem periodischen Ausgangsereignis zugehörig ist, und
Initiieren eines Übergangs zu einer einem zweiten Zustand zugehörigen zweiten Spannung in Antwort auf das erste Signal, wobei eine erste Rate des Übergangs zu der zweiten Spannung langsamer ist als eine zweite Rate, die einem ähnlichen Spannungsübergang in Antwort auf ein nicht-periodisches Austrittsereignis zugehörig ist.

Description

HINTERGRUND
Ein Ausführungsbeispiel der vorliegenden Erfindung betrifft das Gebiet elektronischer Systeme und insbesondere ein System zum Vermindern von hörbaren Geräuschen, die Übergängen des Leistungszustands auftreten können.
Gegenwärtig werden schnelle Niederleistungszustandsänderungsraten verwendet, unabhängig davon, ob der Grund des Ausgangs von dem Zustand mit geringer Leistung oder der Leistungsmanagementzustand dazu dient, einer Unterbrechung durch den Ablaufs eines Timers oder einer Unterbrechung, die von der Hardware bestimmt wird, zu entsprechen.
Von einem Zeitgeber bewirkte Unterbrechungen sind in ihrer Natur periodisch und können eine Hauptursache von hörbaren Geräuschen sein, die mit Leistungszustandsübergängen verbunden sind.
KURZE ERLÄUTERUNG DER ZEICHNUNGEN
Die vorliegende Erfindung ist beispielhaft und ohne Begrenzung in den Figuren der beiliegenden Zeichnungen dargestellt, in denen einander entsprechende Bezugszeichen ähnliche Elemente angeben. Dabei zeigt:
1 ein schematisches Diagramm, das einen üblichen Spannungsregler zeigt.
2 ein Flussdiagramm, das das Verfahren zur Minderung der hörbaern Geräusche nach einem Ausführungsbeispiel zeigt.
3 ist ein Blockdiagramm, das ein beispielhaftes elektronisches System zeigt, das in vorteilhafter Weise das Verfahren zur Minderung des hörbaren Rauschens bei einem Ausführungsbeispiel zeigt.
4 ist ein Zustandsdiagramm, das verschiedene Leistungszustände zeigt, die für das System von 3 verwendet werden kann.
5A, 5B und 5C sind Blockdiagramme von beispielhaften Steuerlogiken zur Anzeige periodischer Ereignisse verschiedener Ausführungsbeispiele, die zum Schaffen von Steuerlogiken zur Anzeige periodischer Ereignisse nach dem System von 3 verwendet werden können.
6 ist ein Zeitdiagramm, das beispielhafte Zeitabläufe mit einem „schnellen" Niederspannungszustandsausgang für ein Ausführungsbeispiel zeigt.
7 ist ein Zeitdiagramm, das ein Beispiel von Zeitabfolgen mit einen „langsame" Niederspannungszustandsausgang nach der Erfindung zeigt.
8 ist ein Zustandsdiagramm, das die Zustände zeigt, die mit einem Spannungsregler nach einem Ausführungsbeispiel zugehörig sind.
9 ist ein schematisches Diagramm nach einem Ausführungsbeispiel, das ein Beispiel eines Schaltkreises wiedergibt, das in dem Spannungsregler von 3. implementiert werden kann, um die Fähigkeit eines schnellen und eines langsamen Ausgangs zu haben.
EINGEHENDE BESCHREIBUNG
Ein Verfahren, eine Vorrichtung und ein System zur Minderung der hörbaren Geräusche für Leistungszustandsübergänge wird beschrieben. In der nachfolgenden Beschreibung werden bestimmte Bauteile, Schaltkreise, Zustandsdiagramme, Leistungs- und/oder Leistungsmanagementzustände, Softwaremodule, Systeme, Zeitabläufe usw. lediglich zum Zwecke der Wiedergabe beschrieben. Es versteht sich jedoch, dass andere Ausführungsbeispiele von anderen Arten von Bauteilen, Schaltkreisen, Zustandsdiagrammen, Leistungs- und/oder Leistungsmanagementzuständen, Softwaremodulen, Systemen und/oder Zeitabläufen und dgl. möglich sind.
Die Bezugnahmen auf „ein Ausführungsbeispiel", „das Ausführungsbeispiel", „beispielhaftes Ausführungsbeispiel", „verschiedene Ausführungsbeispiele" usw. geben an, dass das bzw. die Ausführungsbeispiel(e) nach der Erfindung so beschrieben ist, dass es ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft aufweisen kann, jedoch nicht für jedes Ausführungsbeispiel notwendigerweise das bestimmte Merkmal, die Struktur oder die Eigenschaft aufweist. Weiter muss die wiederholte Verwendung des Ausdrucks „nach einem Ausführungsbeispiel" notwendigerweise sich auf dasselbe Ausführungsbeispiel beziehen, obwohl dies möglich ist.
In der heutzutage typischen Umgebung eines tragbaren PC kann die eingebaute Leistungsmanagementsoftwareschnittstelle des Betriebssystems, das beispielsweise, ein ACPI (Advanced Configuration and Power Interface) sein kann, einen Zeitschlitz erkennen, in dem keine neuen oder anhängigen Unterbrechungen für den tragbaren Prozessor vorhanden sind. Das Powermanagement, das dieser Schnittstelle zugehörig ist, kann sodann ein Chipsetmerkmal oder einen anderen Merkmalssatz verwenden, um den tragbaren Prozessor in einen Leerlaufzustand mit sehr geringer Leistung zu versetzen. Für einige Implementationen unter Verwendung von ACPI kann dies ein Tiefschlaf oder C4-Zustand sein.
Wenn der Prozessor in diesem C4 oder einen anderen Niedrigleistungszustand gebracht ist, kann ein Unterbrechungsereignis oder ein Interrupt von dem Betriebssystem zu dem Chipsatz gesendet werden (beispielsweise dem Eingangs/Ausgangs-Controller oder Eingangs/Ausgangs-Controllhub) oder einer anderen Steuereinheit, die es dem Prozessor erlaubt, aus dem Zustand mit geringer Leistung bzw. dem Leerlaufzustand auszutreten.
Einige Ereignisse, die einen Prozessor dazu veranlassen können, aus dem Niederleistungs/Leerlaufzustand auszutreten geschehen in einer periodischen Weise. Ein Beispiel eines solchen Ereignisses kann den Ablauf eines Zeitgebers einschließen. Der periodische Austritt aus dem C4 oder einem anderen Niederleistungs/Leerlaufzustand (gefolgt durch einen Wiedereintritt in den Leistungsmanagementzustand und Austritt wieder bei dem Auftreten des periodischen Ereignisses) kann in einem Frequenzbereich innerhalb des hörbaren Spektrums liegen (d. h., 20 Hz bis 20 KHz).
Bei einem besonderen Beispiel kann bei dem Austritt aus dem C4-Zustand in einem Rechnersystem, das ACPI unterstützt, ein Spannungsregler, der mit einer Versorgungsspannung für die jeweiligen Prozessor liefert, gesteuert sein zur Erhöhung der Spannung zu dem Prozessor von einer geringen C4-Versorgungsspannung zu einer höheren, beispielsweise dem C0-Zustand zugehörigen Betriebsspannung. Ein Beispiel eines üblichen „Buck" Spannungsreglers 100, der diesen Übergang unterstützen kann, ist in 1 zum Zwecke der Verdeutlichung wiedergegeben.
Die Spannungserhöhung („dv") von der geringeren C4-Spannung zu der höheren C0-Spannung erfordert eine Ladung, um die großen Ausgangskondensatoren, beispielsweise den Kondensator 105 in 1, auf eine höhere Spannung zu bringen. In der nachfolgenden Gleichung 1 ist der Strom durch die Spule Lour (I_L) proportional zu der Größe des Ausgangskondensators C_OUT 105 und der Umstellrate dv/dt, die erforderlich ist für den Spannungsregler 100. IL = COUTX dv/dt Gleichung 1 Zum Zwecke der Darstellung kann der Strom I_L beispielsweise 34A sein, wobei C_OUT etwa 3000 μF und die Umstellrate dv/dt etwa 900 mv/80 μs ist. Es versteht sich, dass unterschiedliche Werte dieser Variablen bei unterschiedlichen Plattformen angewendet werden können.
Zukünftige Prozessoren und Plattformen werden wahrscheinlich die folgende Entwicklung zeigen: 1) Prozessoren, die einen größeren Stromverbrauch haben, werden eine größere Kapazität als eine Spannung der Ausbildung des Spannungsreglers haben, 2) wenn die Ausgangszeiten sich weiter verringern, wird die Leistungsfähigkeit der Plattform weiter zunehmen und 3) geringere Spannungen werden für Niederspannungszustände erforderlich sein. Diese Entwicklungen zeigen an, dass Ströme zum Laden der Ausgangskondensatoren während eines C4 oder eines anderen Niederspannungszustandsausgang erforderlich sind.
Da der periodische Eingang und der Ausgang von C4 und anderen Niederspannungszuständen in verschiedenen Systemen in dem hörbaren Frequenzspektrum liegen können und da die Ladungsmenge, die hin zu und weg von dem Spannungsregler bewegt werden müssen, wie oben erwähnt, kann ein hörbares Geräusch aufgrund dieser Übergänge auftreten, die auch über dem Hintergrundrauschen des Systems (beispielsweise Diskantrieben und Gebläsen) gehört werden können. Dies beruht auf dem großen Strom, der bei solchen Übergängen auftritt (siehe Gleichung 1 oben), der gedruckte Schaltkarten, Ausgangsspulen oder andere Bauteile bei einer Frequenz des Eingangs/Ausgangs in bzw. aus C4 oder einem anderen Niedrigleistungszustand resonant machen kann.
Weiter zeigen kostengünstige oder allgemein verwendete Eingangsentkopplungs Multi-Layer Ceramic Chips (MLCC) Kondensatoren piezoelektrische Eigenschaften. Dies macht diese bei einem großen Stromübergang, etwa einem Niederleistungszustandsausgang, bei dem Vorhandensein eines großen elektrischen Feldes, wie dieses vorgesehen sein kann durch Wechselstrom (AC) Netzteileingang eines Laptops –19V verbunden mit den V_DC Eingang von 1 bei ihrer Eigenfrequenz resonant. Bei diesem Beispiel ist die typische Eigenfrequenz in dem Bereich von ~ 10 KHz Bereich, was den Verwender erheblich stören kann.
Das hörbare Geräusch, das bei diesen Übergängen vorhanden ist, ist proportional zu den oben genannten Ladeströmen. Um so höher der Strom ist, um so lauter ist das Rauschen. Bei der gegebenen Tendenz werden die Spannungsregler wahrscheinlich eine höhere Kapazität für zukünftige Prozessoren erfordern. Es wird wieder auf Gleichung 1 Bezug genommen. Wenn die Kapazität höher ist, muss, um den Ladestrom zu senken und damit das zugehörige hörbare Rauschen zu mindern, das Dv/dt oder die Umstellrate vermindert werden.
Bei einem Ausführungsbeispiel ist, unter Bezugnahme auf 2, eine erste Spannung, die einem ersten Leistungsmanagementzustand zugehörig ist, von einem Spannungsregler oder einer anderen Spannungsquelle in dem Block 205 bereitgestellt. Der erste Leistungsmanagementzustand kann, beispielsweise, ein Tiefschlafzustand (C4) oder ein anderer Leistungsmanagementzustand sein. In dem Block 210 wird ein Signal in Abhängigkeit von einer Angabe, die einem periodischen Ausgangsereignis zugehörig ist, empfangen. In dem Block 215 wird in Antwort auf das Signal ein Übergang in eine zweite Spannung, die einem zweiten Leistungszustand zugehörig ist, initiiert, eine Übergangsrate des Übergangs in die zweite Spannung ist langsamer als eine Rate eines ähnlichen Übergangs in Antwort auf ein Ereignis eines nicht-periodischen Ausgangs.
Ausgangsereignis kann, hier ein Interrupt, eine Unterbrechung oder einen anderen Zustand bedeuten, der eine elektronische Komponente dazu veranlasst, von einem ersten Leistungszustand in einen zweiten Leistungszustand zu wechseln. Weitere Einzelheiten dieser und anderer Ausführungsbeispiele ergeben sich aus der nachfolgenden Beschreibung.
Ausführungsbeispiele der Erfindung können in einem oder in einer Kombination von Hartware, Firmenware und Software verwirklicht sein. Ausführungsbeispiele der Erfindung können weiter im Ganzen oder teilweise als Befehle implementiert sein, die in einem maschinenlesbaren Medium gespeichert sind, das durch wenigstens einen Prozessor zum Ausführen der hier beschriebenen Operationen ausgelesen und ausgeführt werden kann. Ein maschinenlesbares Medium kann einen Mechanismus zum Speichern und Übertragen von Informationen von einer Maschine (d.h. einem Computer) lesbaren Form einschließen. Beispielsweise kann ein maschinenlesbares Medium einen Nur-Lese-Speicher (ROM), einem Speicher mit wahlfreiem Zugriff (RAM), einem Magnetscheiben-Speichermedium, ein optisches Speichermedium, Flash-Speichereinheiten, elektrische, optische, akustische oder andere Formen von sich ausbreitenden Signalen (d.h. Trägerwellen, Infrarotsignale, digitale Signale u.s.w.) und andere aufweisen.
3 ist ein Block-Diagramm eines beispielhaften Systems 200, das bevorzugt das Verfahren zum Vermindern des hörbaren Geräusches nach einem oder mehreren Ausführungsbeispielen implementiert. Das System 200 ist ein Notebook oder ein Laptop, andere Typen von elektronischen Systemen wie persönliche digitale Assistenten, drahtlose Telefon/Handsets und/oder Desktop und Betriebsrechnersysteme, beispielsweise können eine oder mehrere hörbare Verfahren zum Verringern des hörbaren Geräusches, wie es hier für andere Ausführungsbeispiele beschrieben wird, implementiert sein.
Das System 300 weist wenigstens einen Prozessor 305, einen Taktgenerator 301 auf der Ebene der Plattform, einen Spannungsregler 312, der mit dem Prozessor 305 gekoppelt ist, einen Speichercontroller 315, der über einen Bus 317 mit dem Prozessor 305 gekoppelt ist, der ein Punkt-zu-Punkt-Bus oder beispielsweise ein geschaltetes Netz ist, einen Speicher 320, der einen oder mehrere Speicher mit wahlfreiem Zugriff (RAM), Flash-Speicher und/oder andere Arten eines Speichers, einen Eingang/Ausgang (I/O) Kontroller 325, der mit dem Speicher Kontroller 315 über ein Bus 327 verbunden ist und eine Massenspeichereinheit 330, die mit dem I/O-Kontroller 320 über einen Bus 332 verbunden ist, aufweisen.
Bei einem Ausführungsbeispiel kann der Prozessor 305 ein Mikroprozessor mit einer Intel^® Architektur, die beispielsweise ein Intel Pentium^® M Prozessor oder ein dem Intel Pentium^® nachfolgender Prozessor sein, einschließlich einem oder mehrerer Rechenkernen und wenigstens einer Ausführungseinheit 310 zum Ausführen von Befehlen. Für ein derartiges Ausführungsbeispiel kann der Prozessor 305 die Intel SpeedStep^® Technologie aufweisen oder unterstützen oder eine andere sich auf das Leistungsmanagement beziehende Technologie, die zwei oder mehrere Spannungs/Frequenz-Betriebpunkte unterstützt. Eine zugehörige Leistungsmanagementeinheit 334 kann auf den Prozessor 305 vorgesehen sein zum Steuern von Übergängen zwischen zwei oder mehreren Spannungs/Frequenz-Paaren.
Bei anderen Ausfürnungsbeispielen kann der Prozessor 305 eine andere Art eines Prozessors sein wie ein digitaler Signalprozessor, ein eingebetteter Prozessor oder ein Mikroprozessor einer anderen Quelle und/oder mehrere Prozessoren können eingeschlossen sein.
Ein Spannungserkennungs (VID) Speicher 377, der von der Logik 334 des Leistungsmanagements zugänglich ist, kann eingeschlossen sein zum Speichern einer Spannungsidentifikationscode-Nachschlagtabelle. Der VID Speicher 377 kann ein Ein- oder einen Aus-Chip Register oder eine andere Art eines Speichers sein und die VID Daten können in den Speicher über die Software geladen werden, das grundlegende Eingangs/Ausgangssystem (BIOS) 378, der auf einer Firmwarehub 379 oder einem anderen Speicher gespeichert sein kann, ein Betriebssystem, anderer Firmware oder aber kann beispielsweise fest kodiert sein. Alternativ können eine Softwarenachschlagtabelle einschließlich VID und zugehörige Daten auf andere Weise von der Logik 334 zugänglich sein.
Der Spannungsregler 312 liefert eine Versorgungsspannung an den Prozessor 305 und kann in Übereinstimmung mit einer Version des Intel Mobile Voltage Positioning (IMVP) Spezifikation sein, etwa einer IMVP-6 oder einer Nachfolgeversion, beispielsweise. Bei derartigen Ausführungsbeispielen kann der Spannungsregler 312 zum Empfangen von VID-Signalen von dem Prozessor 305 über einen Bus 335 gekoppelt sein und, in Antwort auf VID-Signale, eine zugehörige Versorgungsspannung an den Prozessor 305 über eine Signalleitung 340 liefern. Der Spannungsregler 312 kann eine Tiefschlaflogik 370 aufweisen, die auf ein oder mehrere Signale antwortet zum Liefern einer Tiefschlafspannung an den Prozessor 305. Für andere Ausführungsbeispiele kann eine andere Art eines Spannungsreglers verwendet werden, einschließlich eines Spannungsreglers in Übereinstimmung mit einer unterschiedlichen Ausbildung. Für einige Ausführungsbeispiele kann der Spannungsregler mit anderen Bauteilen des Systems 300 einschließlich des Prozessors 305 intrigiert sein.
Der Speicherkontroller 315 kann sowohl Grafiken und Speichersteuerfähigkeiten haben und kann alternativ hier bezeichnet sein als ein Grafik- und Speicherkontroller, Grafiken- und Steuerhubhaube (G/MCH) oder eine Northbridge. Der Grafik- und Speicherkontroller 315 und der I/O Kontroller 325 (der auch als ein I/O Steuerhub oder einer Southbridge bezeichnet sein kann, der denn kollektiv als der Chipsatz bezeichnet). Bei anderen Ausführungsbeispielen können die Chipsatzmerkmale in einer unterschiedlichen Weise partitioniert sein und/oder können implementiert sein unter Verwendung einer unterschiedlichen Anzahl von integrierten Schaltkreischips. Beispielsweise kann für einige Ausführungsbeispiele Grafik- und Speicherkontrollkapazitäten vorgesehen sein unter Verwendung von gesonderten integrierten Schalteinrichtungen.
Der I/O Controller 325 nach einem Ausführungsbeispiel weist eine Leistungsmanagementzustandskontrolllogik 342 auf, die alternativ hier als eine C-Zustandssteuerlogik bezeichnet werden kann. Die Leistungsmanagementzustandssteuerlogik 342 kann Aspekte des Übergangs zwischen einigen Leistungsmanagement- und/oder normalen Betriebszuständen steuern, die dem Prozessor 305 zugehörig sind, entweder autonom oder aber in Antwort auf Ereignisse des Betriebssystems oder einer anderen Software oder einer Hardware. Beispielsweise kann für eine Intel^® Architekturprozessoren, für die wenigstens eine aktive Betriebsweise und Leistungsmanagementzustände, die als C0, C1, C2 und C4 bezeichnet werden, unterstützt werden, die Leistungsmanagementzustandssteuerlogik 342 wenigstens teilweise Übergänge zwischen wenigstens einem Untersatz von diesen Zuständen unter Verwendung eines oder mehrerer Stopptakte (STPCLK#), Prozessorschlaf (CPULSP#), Tiefschlaf (DPSLP#), Tiefstopp (DPRSTP#) und/oder Stoppprozessorsignale (STPCPU#) wie unten in weiteren Einzelheiten beschrieben werde wird, steuern.
Für andere Arten von Architekturen und/oder für Prozessoren, die ein unterschiedliches Leistungsmanagement und/oder normale Betriebszustände unterstützen, kann die Leistungsmanagementzustandssteuerlogik 342 Übergänge zwischen zwei oder mehreren unterschiedlichen Leistungsmanagement und/oder normalen Betriebszuständen steuern unter Verwendung von einem oder mehreren Signalen, die ähnlich zu oder unterschiedlich von den in 3 gezeigten Signalen sind.
Die Massenspeichereinheit 330 kann eine oder mehrere Compactdisc-Nur-Lese-Speicher (CD-ROM) Antrieb(e) oder zugehörige Scheibe(n) eine oder mehrere Antriebe und zugehörigen Scheiben und eine oder mehrere Massenspeichereinheiten, die von dem Rechensystem 300 über ein Netzwerk zugreifbar sind, aufweisen. Andere Arten von Massenspeichereinheiten wie, beispielsweise, optische Antriebe und zugehörige Medien, liegen innerhalb des Schutzbereichs verschiedener Ausführungsbeispiele.
Bei einem Ausführungsbeispiel speichert die Massenspeichereinheit 330 ein Betriebssystem 345, das einen Code 350 aufweist zum Unterstützen eines gegenwärtigen und/oder einer nachfolgenden Version der Advanced Configuration and Power Interface (ACPI) Spezifikation. ACPI kann verwendet werden zum Steuern einiger Aspekte des Leistungsmanagements, wie es in weiteren Einzelheiten unten beschrieben werden wird. Das Betriebssystem 345 kann ein Windows^TM oder eine andere Art eines Betriebssystems sein, das von Microsoft Corporation, Redmond, Washington, erhältlich ist. Alternativ kann eine andere Art eines Betriebssystems wie, beispielsweise, ein Linux Betriebssystem und/oder unterschiedliche Arten von auf einem Betriebssystem basierenden Leistungsmanagement bei anderen Ausführungsbeispielen verwendet werden. Weiter können die Leistungsmanagementfunktionen und Fähigkeiten, die hier als ACPI zugehörig beschrieben werden, durch eine andere Software oder Hardware vorgesehen sein.
Wenn das System 300 ein mobiles oder tragbares System ist, kann eine Batterie oder ein Batteriekonnektor 355 zum Liefern der Leistung zum Betreiben des Systems 300 entweder ausschließlich oder in Abwesenheit einer andersartigen Leistungsquelle vorgesehen sein. Zusätzlich kann bei einigen Ausführungsbeispielen köönen eine Antenne 360 und ein mit dem System 300 über, beispielsweise, ein drahtloses lokales Netzwerk (WLAN) 361, zum Schaffen einer drahtlosen Verbindung für das System 300. vorgesehen sein.
Es versteht sich, dass das System 300 und/oder andere Systeme verschiedener Ausführungsbeispiele andere Komponenten oder Elemente, die in 3 nicht gezeigt sind, und/oder nicht alle Elemente, die in 3 gezeigt sind, in dem System alle Ausführungsbeispiele vorhanden sein können.
Das Verfahren zur Verminderung von hörbarem Rauschen wird jetzt unter Bezugnahme auf die 3–6 beschreiben. Bei dem Betrieb kann der Prozessor 305 in Abhängigkeiten von verschiedenen Ereignissen und Bedingungen zwischen verschiedenen Leistungszuständen wechseln.
4 ist ein Zustandsdiagramm, das beispielhafte Übergänge zwischen verschiedenen C-Zuständen zeigt, in denen der Prozessor 305 von 3 nach einem Ausführungsbeispiel arbeiten kann. Es versteht sich, dass andere Ausführungsbeispiele unter Verwendung unterschiedlicher Leistungsmanagementverfahren 4 für die Zustände und unterstützten Übergänge nicht repräsentativ ist. Bei einigen Ausführungsbeispielen kann eine größere oder kleinere Anzahl von Leistungszuständen zwischen den Prozessorübergängen vorhanden sein.
Für das in 4 gezeigte Ausführungsbeispiel ist der normale Betriebszustand oder der aktive Betrieb für den Prozessor 305 in dem C0 Zustand 401 ein Zustand, in dem der Prozessor aktiv Befehle verarbeitet. In dem C0 Zustand ist der Prozessor bei einem Ausführungsbeispiel bei einem Hochfrequenzbetrieb (HFM), in der die Spannungs/Frequenz-Einstellung für den Prozessor vorgesehen sein kann für ein maximales Spannungs/Frequenz-Paar (beispielsweise für Prozessoren, die die Intel SpeedStep^® Technologie unterstützen).
Um Leistung zu sparen und/oder um die thermische Belastung zu reduzieren, kann der Prozessor 305 beispielsweise immer wenn möglich in einen Zustand mit geringer Leistung gebracht werden. Beispielsweise kann der Prozessor 305 von dem C0 Zustand in Antwort auf eine Firmware, etwa einem Microcode oder Software, wie dem Betriebssystem 305, das Ausführen eines HALT oder MWAIT Befehl (nicht gezeigt) in den C1 oder Auto-HALT Zustand 403 wechseln. In dem C1-Zustand können Bereiche des Prozessors 305 abgeschaltet sein und lokale Taktgeber können gegattert sein.
Der Prozessor kann in den C2 Zustand 405 wechseln, auch bezeichnet als Stoppgewährung oder SLEEP Zustand bei Auftreten des STPCLK# oder eines ähnlichen Signals zum Beispiel von dem I/O Controller 325. Der I/O Controller 325 kann das STPCLK#-Signal in Antwort auf das Betriebssystem 345 sicherstellen, das bestimmt, dass eine Betriebsweise mit geringerer Leistungsanforderung erreicht werden kann oder erreicht werden sollte und dies über ACPI Software 350 anzeigt. Insbesondere können eines oder mehrere ACPI Register (nicht gezeigt) in dem I/O Controller 325 und der ASPI Software 350 eingeschlossen sein, das diese in die Register zum Steuern wenigstens einiger Übergänge zwischen den Zuständen einschreibt. Während des Betriebs in dem C2 Zustand können Bereiche des Prozessors 305 abgeschaltet sein und interne und externe Kerntaktgeber können gegattert sein. Bei einigen Ausführungsbeispielen kann der Prozessor direkt aus dem C0 Zustand 401 in den C2 Zustand 405 wechseln, wie gezeigt.
Entsprechend kann der Prozessor 305 in den C3 Zustand 407 wechseln, der auch als Tiefschlafzustand bezeichnet wird, in Antwort auf den I/O Controller 325 oder einem anderen Chipsatzmerkmal, das ein CPUSLP# Signal bestätigt und sodann ein DPSLP# Signal oder andere ähnliche Signale. In dem Tiefschlafzustand können zusätzlich zu dem Abschalten einer internen Prozessorschaltung alle Phasenregelkreise (PLLs) in dem Prozessor 305 abgeschaltet werden. Weiter kann bei einigen Ausführungsbeispielen ein STOP CPU Signal von dem Eingangs/Ausgangs-Controller 325 bestätigt werden und von dem Taktgenerator 311 empfangen werden zum Verursachen des Taktgenerators der Zufuhr des Taktsignals CLK zu dem CPU 305 zu Beenden.
In dem System 300 von 3 kann ein Übergang in dem C4 oder Tiefschlafzustand 409 in Antwort auf eine ACPI Software 350 ausgeführt werden, die erkennt, dass beispielsweise keine Prozessorunterbrechungen anhängig sind. Die ACPI Software kann dies durch Verursachen des ICH 325 zum Bestätigen einer oder mehrerer Leistungsmanagement bezogener Signale wie dem beispielhaften Tieferer Stoppsignal (DPRSTP#) bewirken. Bei einigen Ausführungsbeispielen kann ein Tiefschlafspannungsregulatorsignal (DPRSLPVR), das auf einer Signalleitung vorgesehen ist, das zwischen dem Eingangs/Ausgangs-Controllhub 325 und dem Spannungsregler 312 vorgesehen ist, gleichzeitig aufrechterhalten bleiben, und den Spannungsregler 412 dazu veranlassen, einen Tiefleistungszustand zu erreichen.
Das Tiefstoppsignal (DPRSTP#) nach einem Ausführungsbeispiel wird direkt von dem Chipsatz an den Prozessor geliefert und verursacht die zentrale Leistungsmanagementlogik 334 auf dem Prozessor eine Betriebsweise mit geringer Frequenz (LFM) zu initiieren. In der Betriebsart mit tiefer Frequenz kann der Prozessor zum Beispiel in die minimale oder eine andere geringe Betriebsfrequenz wechseln. Wenn der Prozessor eine Intel^® SpeedStep^® oder eine entsprechende Leistungsmanagementtechnologie aufweist, kann die minimale Betriebsfrequenz die tiefste Frequenz der SpeedStep Technologie sein (oder entsprechend eine Frequenz der analogen Technologie). Die Bestätigung des DPRSTP# Signals kann weiter das interne VID Ziel auf eine Einstellung auf die minimale Betriebsspannung oder eine andere Betriebsspannung verursachen, die dem C4 Zustand zugehörig ist und der LFM Frequenz, wie durch die VID Tabelle 377 angeben.
Es wird weiterhin auf 4 Bezug genommen. Wenn der Prozessor 305 in einem der Leistungsmanagementzustände C1–C4 ist, können bestimmte Ereignisse und/oder Bedingungen das Erfordernis für einen Übergang in einen höheren Leistungszustand anzeigen.
Wenn der Prozessor 305 in einem C4 oder Tiefschlafzustand ist, können sofortige Hardware veranlasste Unterbrechungen einen relativ schnellen Übergang von einer C4 Spannung auf eine Ausgangsspannung erfordern, die einem anderen Prozessorzustand zugehörig ist, auf den der Prozessor übergehen muss, um das Interrupt zu unterstützen. Solche Interrupts sind jedoch nach ihrer Natur asynchron und verursachen daher wahrscheinlich das oben beschriebene hörbare Geräusch nicht.
Niederspannungszustandsausgangsereignisse, die in einer periodischen Weise auftreten, wie oben beschrieben, repräsentieren einen anderen Typ eines Ausgangsereignisses, das einen Prozessor 305 veranlassen kann, von einem ersten Niederspannungszustand (etwa C4) in einen anderen Leistungszustand (entweder einem anderen Leistungsmanagementzustand oder einem vollen Betriebszustand) zu wechseln. Der Prozessor kann sodann zurück in den Niederleistungszustand wechseln unter der Annahme, dass Ereignisse oder Bedingungen, die erforderlich sind, um den Leistungsmanagementzustand wieder zu erreichen, vorhanden sind. Diese periodischen Austrittsereignisse können beispielsweise aufgrund des Ablaufs eines Zeitgebers auftreten und können ein hörbares Geräusch verursachen, das eine Lautstärke hat, die direkt proportional ist zu dem Ladestrom des Spannungsreglers 312, der dem erforderlichen Wechsel zugehörig ist. Der Ladestrom ist direkt proportional zu der Rate der jeweiligen Spannungsänderung (Gleichung 1) wie oben beschrieben.
Bei einem Ausführungsbeispiel kann ein Signal, das auf die Angabe, die einem Auftreten eines periodischen Austrittsereignis zugehörig ist, empfangen werden, während er in einem ersten Niederspannungszustand ist. Diese Angabe kann auch als periodische Austrittsanzeige bezeichnet werden und kann in Antwort auf das Auftreten eines periodischen Austrittsereignis auftreten. Eine langsame Austrittspolitik kann sodann abgerufen werden, die eine langsamere Rate der Spannungsänderung bei dem Wechseln von einem niederen Spannungszustand in einen höheren Spannungszustand in Antwort auf ein periodisches Austrittsereignis verglichen mit einer Ausgangspolitik, die aufgerufen wird in Antwort auf nicht periodische Austrittsereignisse. Auf diese Weise kann der Ladestrom, der bei dem Wechsel von einem niederen Spannungszustand in einen höheren Spannungszustand für periodische Austrittsereignisse auftritt, reduziert werden, wodurch die Stärke des zugehörigen hörbaren Geräusches verhindert wird.
Alternativ oder additiv können für einige Ausführungsbeispiele ein frühes Warnsignal oder Vorhersagesignal für ein periodisches Austrittsereignis vor dem Auftreten des periodischen Austrittsereignisses vorgesehen sein. Auf diese Weise kann bei manchen Ausführungsbeispielen der langsamere Wechsel in eine Sollspannung für periodische Austrittsereignisse früher initiiert werden in Antwort auf das Frühwarnsignal oder ein Signal, das auf ein Frühwarnsignal anspricht.
Zum Zwecke der Darstellung kann, wenn der interessierende Wechsel ein Wechsel von einem C4 Zustand in irgendeinen aus C0–C3 Zustand für das System 300 von 3 ist, das Signal DPRSTP# von dem Eingangs/Ausgangs-Controller 325 oder ein anderes ähnliches Signal auf die periodische Austrittsereignisanzeige ansprechen, die einem periodischen Austrittsereignis zugehörig ist. Bei anderen Ausführungsbeispielen kann das DPRSTP# Signal stattdessen oder zusätzlich auf ein Frühwarnsignal für ein periodisches Austrittsereignis ansprechen oder aber auf eine andere Frühwarnangabe.
Bei solchen Ausführungsbeispielen kann das DPRSTP# Signal zusätzlich dazu, dass es zwischen dem Eingangs/Ausgangs-Controller 325 und dem Prozessor 305 gekoppelt ist, auch so gekoppelt sein, dass es von dem Spannungsregler empfangen wird, wie in 3 gezeigt. Um dieses Signal bei einigen Ausführungsbeispielen richtig arbeiten zu lassen, kann ein robustes Filtern und Routen erforderlich sein. Das DPRSTP# Signal kann sodann gemeinsam mit dem DPRSLPVR Signal verwendet werden, um dem Spannungsregler 312 anzuzeigen, ob eine schnelle oder eine langsame Ausgangspolitik für einen bestimmten Ausgang von C4 oder einem anderen Geringleistungszustand bei diesem Beispiel zu verwenden ist.
Wenn der Prozessor in einem Niederleistungszustand ist, etwa dem C4 Zustand, kann das DPRSLPVR Signal durch die Steuerlogik 342 kontrolliert werden, um in Antwort auf andere Arten von Austritts- (oder Abbruch-) Ereignissen beendet zu werden, einschließlich periodischer Austrittsereignisse, aber die Beendigung kann verzögert werden verglichen mit der Beendigung des DPRSTP# Signals, wie dies weiter unten genauer beschrieben werden wird.
Das DPRSTP# Signal kann durch eine Steuerlogik 342 gesteuert sein, um eine periodische Austrittsereignisangabe zu schaffen und/oder ein Warnsignal in einem beliebigen aus einer Anzahl unterschiedlicher Wege und in Antwort auf nur eine aus einer Anzahl von unterschiedlichen Signalen, die einem periodischen Austrittsereignis zugehörig sind. Bei manchen Ausführungsbeispielen kann das DPRSTP# Signal nur auf bestimmte Typen von periodischen Austrittsereignissen nicht aber auf andere ansprechen. Bei manchen gegenwärtigen PC-Systemen beispielsweise sind typischerweise mehrere Zeitquellen und mehrere Interruptmodelle möglich, wie diese unten beschrieben werden.

Interrupt Zeitquelle: 1) Programmierbarer Interruptzeitgeber (beispielsweise PIT-8254), 2) Echtzeit periodischer Taktgeberinterrupt (beispielsweise RTC-MS146818B) und 3) High Performance Event Timer (HPET).
Interruptmodelle: 1) 8259 oder eine andere Komponente, die ein Interrupt/Anerkennungsprotokoll implementiert, 2) lokales APIC (advanced programmable Iinterrupt controller) als Ziel, und 3) input/output (I/O) APIC als Ziel gesetzt.

Diese Fähigkeiten/Module können in den I/O Controller 325 bei einigen Ausführungsbeispielen integriert sein. Bei anderen Ausführungsbeispielen können eine oder mehrere dieser Fähigkeiten/Module irgendwo in dem Rechnersystem oder woanders von dem Rechnersystem zugreifbar sein.
Wo stattdessen das DPRSTP# oder andere ähnliche Signale auf Zeitquellen antworten statt auf oder zusätzlich zu Interruptmodellen, kann die Steuerlogik 342, wie in 5A gezeigt, eine Logik 390 einschließen, um eine oder mehrere Interruptmasken und/oder periodische Interrupts zu beobachten, die wenigstens eine Interruptzeitquelle aus einer Mehrzahl von Interruptzeitquellen 505, 506 und 507 erlauben, die, beispielsweise das PIT, das RTC und das HPET repräsentieren. Obwohl in 5A drei Interruptzeitquellen gezeigt sind versteht es sich, dass bei anderen Ausführungsbeispielen nur wenigstens eine Interruptzeitquelle als Indikator eines periodischen Austrittereignisses dient und eine unterschiedliche Anzahl von Interruptzeitquellen verwendet werden können.
Bei Ausführungsbeispielen, bei denen ein auf 8254 basierender programmierbarer Interruptzeitgeber (PIT) oder ein ähnlicher Zeitgeber als Indikator für ein periodisches Austrittsereignis, entweder alleine oder in Kombination mit anderen Indikatoren verwendet wird, kann die Steuerlogik 390 beobachten, ob der Zeitgeber in Betriebsweise 3 konfiguriert ist und den Wert in dem Zeitgeber 0 als einen Indikator oder Warner für eine periodische Ereignisquelle verwenden. Für die Implementation müssen gerade und ungerade Werte unterschiedlich behandelt werden. Weitere Einzelheiten eines typischen 8254-basierenden programmierbaren Interruptzeitgebers findet sich, beispielsweise, in dem Intel^® I/O Controller Hub 6 (ICH6) Familiendatenblatt, das von der Intel Corporation erhältlich ist.
Wenn ein Echtzeittaktgeber (RTC) periodisches Interrupt verwendet wird, kann die Steuerlogik 390 ein Register A in dem RTC beobachten und auf dem Ratenauswahlfeld triggern. Wenn das Feld nicht Null ist, kann die Steuerlogik 390 eine periodische Interruptrate in dem System identifizieren und kann, bei manchen Ausführungsbeispielen dazu in der Lage sein, eine frühe Anzeige und ein auftretendes periodisches Austrittsereignis liefern, um das DPRST# Signal zu steuern. Weitere Einzelheiten eines beispielhaften RTC, das bei einem Ausführungsbeispiel verwendet werden kann, findet sich, beispielsweise, in dem Intel^® I/O Controllerhub 6 (ICH6) Familiendatenblatt, das von der Intel Corporation erhältlich ist.
Für manche Ausführungsbeispiele, bei denen der High Performance Event Timer (HPET) verwendet wird, kann die Steuerlogik 390 die übergreifende Freigabesteuerbit beobachten und kann weiter detektieren, ob der Zeitgeber Null in einer periodischen Weise konfiguriert ist. Die Steuerlogik kann dann die beobachtete Information verwenden um zu bestimmen, dass ein periodisches Ausgangsereignis auftritt und/oder bald auftreten wird. Weitere Einzelheiten eines beispielhaften HPET) das verwendet werden kann, um eine der Interrupt Zeitgeberquellen 505–507 zu verwenden, ergibt sich beispielsweise aus dem Intel^® I/O Controllerhub 6 (ICH6) Familiendatenblatt, das von der Intel Corporation erhältlich ist.
Für Ausführungsbeispiele, die ein periodisches Ereignis auf der Zeitgeberebene erkennen, kann es ein Vorteil sein, dass die Interruptmodelle ignoriert werden können.
In 5B sind andere Ausführungsbeispiele gezeigt. Eine andere Quelle kann zum Anzeigen und/oder zum Vorsehen einer frühzeitigen Erkennung eines periodischen Austrittsereignisses verwendet werden. Beispielsweise kann die Systemsoftware (etwa ein System Management Interrupt (SMI)) periodisch eine Interrupt Zeitgeberquelle programmieren, etwa eine der Interrupt Zeitgeberquellen, die oben erwähnt worden sind und möglicherweise die Rate des Zeitgebers, der in dem System 300 verwendet wird. Diese besondere Implementation kann zu Zeitdauern führen, bei denen die Fähigkeit zum langsamen Ausgang nicht besteht.
Bei noch weiteren Ausführungsbeispielen kann die Logik 390 die gemeinsamen Intterruptquellen anstoßen, die für den Zeitgeberbetrieb verwendet wird, kann jedoch auf vielen Quellen basieren und kann eine große Vielzahl von Interruptsektoren verwenden in Abhängigkeit von dem jeweiligen Interruptmodell. Beispielsweise kann für die meisten 8259 Interruptmodellbetriebssysteme IRQ0 verwendet werden, während für die meisten APIC Interruptmodellbetriebssysteme IRQ8 verwendet werden kann. Bei zukünftigen Betriebssystemen unter Verwendung von HPET kann die Interrupterzeugung für den Zeitgeber 0 konfiguriert sein für IRQ0 zur Verwendung mit, beispielsweise einem I/O APIC und kann auch oder alternativ konfiguriert sein zum Erzeugen einer lokalen APIC MSI (Message Signal Interrupt). Dieser Ansatz kann auch eine Systemsoftwareunterstützung zum Programmieren der Interruptquelle zur Beobachtung zu jedem gegebenen Zeitpunkt beinhalten.
Bei einem anderen, in 5C gezeigten Ausführungsbeispiel kann die Steuerlogik 390 dazu in der Lage sein, periodische STPCLK# Aktivität zu beobachten und zu detektieren zum Steuern des DPRSTP# Signals. Bei einem solchen Ausführungsbeispiel kann ein rollierender Zähler 520 verwendet werden, der bei jedem STPCLK# Auftreten speichert, verwendet werden. Der Zählwert (minus einigem Offset zum Erlauben einer schnellen Unterbrechungszeit) kann sodann gespeichert werden und zum Triggern eines frühen Unterbrechungsindikators vor dem Auslösen des periodischen Ereignisses verwendet werden. Bei diesem Ausführungsbeispiel kann eine zusätzliche Fehlervermeidungslogik 525 weiter in der Steuerlogik 390 verwendet werden, um dem sporadischen Zutritt von nicht-periodischen Ereignissen zwischen der periodischen Zeitgeberaktivität zu entsprechen.
Bei einem weiteren Ausführungsbeispiel kann die periodische Unterbrechungereignisabfolge verzögert werden nach dem Empfang eines Unterbrechungsereignisanzeigers, das ein periodisches Unterbrechungsereignis im Voranschreiten ist. Bei diesem Ausführungsbeispiel kann die Logik 310 dazu in der Lage sein, eine schnelle Unterbrechungsereignisabfolge zu übergeben, wenn ein nicht-periodisches Ereignis auftritt, das eine schnellere Verarbeitung benötigt.
Obwohl viele Optionen für periodische Austritts oder Unterbrechungsereignisindikatoren, einschließlich Optionen für eine schnelle Unterbrechungssereignisangabe beschrieben worden sind, versteht es sich, dass andere Ansätze für andere Ausführungsbeispiele zu Steuerung des DPRSTP# Signals und andere Signale in Antwort auf einen Indikator, der einem periodischen Austrittsereignis zugehörig ist, verwendet werden können.
Es wird wieder auf 3 Bezug genommen. Beispielhafte Ausführungsbeispiele, für die das DPRSTP# Signal auf ein periodisches Unterbrechungsereignisangabe oder ein Warnsignal anspricht, das DPRSLPVR Signal oder andere ähnliche Signale können verwendet werden zur Angabe, dass eine schnelle Austrittsweise angewendet werden sollte und können Vorrang über das DPRSTP# Signal haben. Die Tabellen 1 und 2 unten zeigen eine beispielhafte Austrittsweisensteuerungsimplementation, die bei einem oder mehreren Ausführungsbeispielen verwendet werden kann. In den Tabellen 1 und 2 ist das DPRSTP# Signal aktiv tief (d. h., es ist mit einem Wert von 0 angegeben) und spricht an auf ein Signal, das einem periodischen Austrittsereignis zugehörig ist, das eine Anzeige eines periodischen Unterbrechungsereignisses oder einem Frühwarnsignal, das einem periodischen Unterbrechungsereignis vorangeht, wie oben beschrieben.
Tabelle 1: Wahrheitstabelle
Tabelle 2: Übergabetabelle
In den Tabellen 1 und 2 entspricht „Aufwecken VR schnell" einer schnellen Austrittsweise. Beispielhafte Signalzeitabläufe, die zum Implementieren einer Schnittstellenaustrittsweise nach einem oder mehreren Ausführungsbeispielen verwendet werden können, sind in 6 gezeigt. Ähnlich entsprechen „AufweckenVR langsam" in Tabellen 1 und 2 einer langsamen Austrittsweise. Ein Beispiel der Signalzeitgeber, die zum Implementieren einer langsamen Austrittsweise nach einem oder mehreren Ausführungsbeispielen verwendet werden können, sind in 7 gezeigt.
Es wird jetzt auf die 6 und 7 Bezug genommen. In beiden Fällen, beispielsweise in den gezeigten Ausführungsbeispielen, spricht die Beendigung eines DPRSLPVR Signals anschließend an seine Bestätigung auf ein Austritts- oder Unterbrechungsereignis an. Wie in dem Beispiel von 7 gezeigt, kann das DPRSTP# Signal im Anschluss an seine Bestätigung ansprechend auf eine Angabe eines periodischen Austrittsereignisses oder eines frühen Warnsignals eines bevorstehenden periodischen Austrittsereignisses vor dem Auftreten des Austrittsereignisses verwendet werden. Die Beendigung des DPRSLPVR Signals kann verglichen mit der Beendigung des DPRSTP# Signals verzögert werden, wie gezeigt.
Der beispielhafte Ausgangsweisensteueransatz, der in den 1 und 2 gezeigt ist, kann unter Verwendung einer Austrittsweisensteuerlogik 370 in dem Spannungsregler 312 für ein Ausführungsbeispiel, wie in 9 gezeigt, implementiert werden. Für ein weiteres Ausführungsbeispiel kann der Ausgangsweisensteueransatz in anderen Komponenten des Systems 300 oder unter Verwendung einer Software oder Firmware implementiert werden.
8 ist ein Zustandsdiagramm, das weiter den Betrieb einer beispielhaften Ausgangsweisensteuerlogik 370 nach einem Ausführungsbeispiel zeigt. Es wird auf die Tabellen 1 und 2 und die 3 und 6–8 Bezug genommen. Der Spannungsregler 312 schafft eine Spannung, die mit einem aktiven Zustand des Prozessors 305 in dem Zustand 385 zugehörig ist. Sowohl das DPRSTP# und das DPRSLPVR Signal sind beendet, wie gezeigt.
In dem aktiven Zustand 805 wechselt die Austrittsweisensteuerlogik 370 in einen Zustand 810 in Antwort auf die Bestätigung sowohl des DPRSTP# und des DPRSLPVR Signals, um den Spannungsregler 312 zu veranlassen, die Spannung zu reduzieren, die an den Prozessor 305 angelegt wird, auf eine Spannung, die einem Niederleistungszustand entspricht, etwa einem Tiefschlaf (C4) Zustand.
Von dem Niederleistungszustand 810 wird, wenn das DPRSLPVR Signal beendet ist (beispielsweise in Antwort aufeine unmittelbare Hardwareunterbrechung) die Austrittsweisensteuerlogik 370 in einen Zustand 815 wechselt und den Spannungsregler 312 veranlassen, eine schnelle Austrittsweise zum Wechseln des Prozessors schnell von der Versorgungsspannung, die in dem Tiefleistungszustand 810 vorgesehen ist in eine Versorgungsspannung, die einem aktiven Zustand 805 zugehörig ist, zu initiieren. Bei diesem Ausführungsbeispiel kann das DPRSLPVR Signal Vorrang haben vor dem DPRSTP# Signal bei dem Steuern der Austrittsweise derart, dass, wenn das DPRSLPVR Signal von dem Zustand 810 verwendet ist, eine schnelle Ausgangsweise implementiert wird unabhängig von dem Zustand des DPRSTP# Signal. Bei manchen Ausführungsbeispielen kann eine die Bereitschaft des Spannungsreglers anzeigendes Signal (VR ready) angegeben werden, wenn der Ausgang des Spannungsreglers eine Sollspannung erreicht hat.
Es wird wieder auf den Zustand 810 Bezug genommen. Wenn stattdessen das DPRSTP# Signal beendet ist und das DPRSLPVR Signal nicht beendet worden ist (beispielsweise in Antwort auf eine Angabe eines periodischen Austrittereignis oder eines Warnsignals) wechselt die Austrittsweisensteuerlogik in einen Zustand 820, in dem eine langsame Austrittsweise zum Wechseln der Versorgungsspannung des Prozessors langsamer auf eine Versorgungsspannung, die einem aktiven Zustand 805 zugehörig ist, initiiert wird. Wenn der Spannungsregler eine Sollspannung erreicht, kann eine VR Ready-Signal (oder VR Power Good (VR PWRGD) Signal) angenommen werden.
Während die langsame Austrittsweise, die dem Zustand 820 zugehörig ist, implementiert wird, wird, wenn das DPRSLPVR Signal beendet ist bevor das VR Ready Signal gültig ist, die Ausgangssteuerweisenlogik 370 in einen Zustand 815 wechseln können und die schnelle Austrittsweise für den Rest des gewünschten Spannungswechsels implementieren, wie in 8 gezeigt.
Unter Verwendung der Minderung des hörbaren Geräusches nach den verschiedenen Ausführungsbeispielen kann es möglich sein, das hörbare Geräusch, das periodischen Übergängen beispielsweise von niedrigeren Leistungszuständen eigen ist, zu reduzieren.
Verschiedene Ausführungsbeispiele eines Verfahrens einer Vorrichtung zum Mindern eines hörbaren Geräusches wurden beschrieben. In der vorangehenden Beschreibung ist die Erfindung beschrieben worden unter Bezugnahme auf bestimmte beispielhafte Ausführungsbeispiele. Es versteht sich jedoch, dass verschiedene Modifikationen und Änderungen möglich sind, ohne sich von dem breiteren Grundgedanken und dem Schutzbereich der Erfindung, wie er sich aus den anliegenden Ansprüchen ergibt, zu lösen. Obwohl, beispielsweise, ein Austritt von dem C4 Zustand zu einem aktiven Zustand beispielhaft beschrieben worden ist, versteht sich, dass ein ähnliches Verfahren für Übergänge zwischen anderen Leistungszuständen und/oder zwischen einem des C4 oder aktiven Zustands und einem anderen Zustand unter Verwendung von ähnlichen und unterschiedlichen Signalen angewendet werden kann. Obwohl bestimmte Signale hier zum Zwecke der Darstellung verwendet worden sind versteht es sich, dass unterschiedliche Signale mit unterschiedlichen Bezeichnungen und/oder Funktionen für andere Ausführungsbeispiele verwendet werden können. Bei manchen Ausführungsbeispielen werden nicht alle periodischen Austrittsereignisse zu einer Beendigung der langsamen Austrittsweise führen. Bei manchen Ausführungsbeispielen kann es erwünscht sein, die langsame Austrittsweise nur bei einem Untersatz von möglichen periodischen Austrittsereignissen anzuwenden. Die Beschreibung und die Zeichnungen sind entsprechend lediglich illustrativ nicht aber einschränkend zu verstehen.
Zusammenfassung
Ein Verfahren zum Mindern eines hörbaren Geräusches. Nach einem ersten Aspekt wird eine erste Spannung, die einem ersten Zustand des Leistungsmangements zugehörig ist, vorgesehen. Ein Signal wird in Antwort auf eine Angabe, die einem ersten Typ eines periodischen Ausgangsereignis zugehörig ist, empfangen, eine erste Rate des Übergangs zu der zweiten Spannung langsamer ist als eine zweite Rate, die einem ähnlichen Spannungsübergang in Antwort auf ein nicht-periodisches Austrittsereignis zugehörig ist, wird initiiert.

Claims

Ein Verfahren, mit: Vorsehen einer ersten Spannung, die einem ersten Zustand des Leistungsmangements zugehörig ist, Empfangen eines ersten Signals in Antwort auf eine Angabe, die einem periodischen Ausgangsereignis zugehörig ist, und Initiieren eines Übergangs zu einer einem zweiten Zustand zugehörigen zweiten Spannung in Antwort auf das erste Signal, wobei eine erste Rate des Übergangs zu der zweiten Spannung langsamer ist als eine zweite Rate, die einem ähnlichen Spannungsübergang in Antwort auf ein nicht-periodisches Austrittsereignis zugehörig ist.
Das Verfahren nach Anspruch 1, wobei das Empfangen des auf ein einem periodischen Austrittsereignis zugehörigen Angabe ansprechenden ersten Signals das Empfangen eines Signals einschließt, das wenigstens auf entweder eine Interrupt-Anforderung oder einen Zeitgeber anspricht.
Das V erfahren nach Anspruch 1, weiter mit Empfangen eines zweiten Signals in Antwort auf eine Angabe, die einem nicht-periodisches Ausgangsereignis zugehörig ist, während des Übergangs zu der zweiten Spannung mit der ersten Rate und Einstellen des Übergangs zu der zweiten Spannung mit der zweiten Rate in Antwort auf das zweite Signal.
Das Verfahren nach Anspruch 3, wobei das Empfangen des ersten Signals in Antwort auf eine Angabe, die einem periodischen Ausgangsereignis zugehörig ist, das Bestimmen, ob eine Indikatorsignal, das auf das Auftreten eines periodisches Austrittereignis anspricht, vorhanden ist, einschließt.
Das Verfahren nach Anspruch 4, wobei das Empfangen des Signals in Antwort auf eine Angabe, die einem periodischen Ausgangsereignis zugehörig ist, das Bestimmen, ob ein Indikatorsignal, das auf ein vor dem Auftreten eines periodischen Austrittereignisses vorhergesagte Auftreten eines periodisches Austrittereignis anspricht, vorhanden ist, einschließt.
Ein Verfahren mit: Empfangen eines ersten Signals während des Vorsehens einer ersten Spannung in Antwort auf eine Angabe, die einem periodischen Ausgangsereignis zugehörig ist, und wenn die Angabe wenigstens einer ersten Art eines periodischen Austrittereignisses zugehörig ist, Initiieren eines Übergangs zu einer zweiten, höheren Spannung bei einer ersten Rate, und wenn die Angabe einer zweiten Art eines periodischen Austrittereignisses zugehörig ist, Initiieren eines Übergangs zu einer zweiten, höheren Spannung bei einer zweiten, schnelleren Rate.
Verfahren nach Anspruch 6, wobei das Empfangen des Signals in Antwort auf eine Angabe, die einem Austrittsereignis zugehörig ist, das Empfangen des Signals, das auf die Angabe, das ein Austrittsereignis aufgetreten ist, anspricht, einschließt.
Verfahren nach Anspruch 6, wobei das Empfangen des Signals in Antwort auf eine Angabe, die einem Austrittsereignis zugehörig ist, das Empfangen des Signals, das wenigstens auf die Angabe, das ein Austrittsereignis aufgetreten ist, und auf eine Warnung vor einem bevorstehenden periodischen Austrittsereignisses anspricht, einschließt.
Verfahren nach Anspruch 8, weiter mit: Empfangen des Signals, das während des Übergangs zu einer zweiten Spannung bei der ersten Rate auf eine Angabe, die dem zweiten Typ des Austrittereignisses zugehörig ist, anspricht, und Wechseln zu der zweiten Rate für den Rest des Übergangs in Antwort auf das Empfangen des Signals, das auf ein eine Angabe, die dem zweiten Typ des Austrittereignisses zugehörig ist, anspricht.
Eine Vorrichtung mit: einer Spannungsquelle zur Schaffung wenigstens einer ersten Spannung und einer zweiten, höheren Spannung, einem Austrittsweisesteuermodul, das auf wenigstens ein erstes Signal zur Angabe entweder der langsamen Austrittsweise einer schnellen Austrittsweise in Abhängigkeit von dem Typ des Austrittsereignisses anspricht, und einen Änderungsratencontroller, der auf das Austrittsregelsteuermodul anspricht zum Steuern der Rate des Übergangs zwischen der ersten Spannung und der zweiten Spannung.
Die Vorrichtung nach Anspruch 10, wobei das Austrittsweisensteuermodul zum Angeben eines langsamen Austritt, wenn das erste Signal auf eine Angabe anspricht, die wenigstens einem ersten Typ des periodischen Austrittereignisses zugehörig ist.
Die Vorrichtung nach Anspruch 11, wobei der Änderungsratencontroller weiter auf ein Austrittweisensteuermodul zum Einstellen der Rate des Übergangs zwischen einer ersten Spannung und einer zweiten Spannung während eines Übergangs, der einer langsamen Austrittsweise zugehörig ist, in Antwort auf ein zweites Signal, das auf eine Angabe eines Austrittereignisses, das einer schnellen Austrittsweise zugehörig ist, anspricht.
Die Vorrichtung nach Anspruch 10, wobei das Austrittweisensteuermodul zur Angabe einer schnellen Austrittsweise dient, wenn das erste Signal auf eine Angabe anspricht, die einem nicht periodischen Austrittsereignis zugehörig ist.
Die Vorrichtung nach Anspruch 10, wobei das erste Signal auf eine Angabe anspricht, die mit wenigstens dem Auftreten eine Austrittsereignisses oder der Vorhersage eines Austrittsereignisses zugehörig ist.
Die Vorrichtung nach Anspruch 14, wobei das Signal wenigstens auf einen Zeitgeber oder eine Interruptquelle anspricht.
Ein System, mit: einem Bus zur Kommunikation von Information, einem mit dem Bus verbundenen Prozessor zur Verarbeitung von Befehlen, einem Batterieadapter zum Aufnehmen einer Batterie, die das System mit Spannung versorgen kann, einem Spannungsregler zum Aufbringen einer Spannung auf den Prozessor, wobei der Spannungsregler auf ein erstes Signal anspricht, das wiederum auf eine Angabe anspricht, die einem Austrittsereignis zugehörig ist, zur Steuerung der Rate des Übergangs von einer ersten niedrigen Spannung zu einer zweiten höheren Spannung in Abhängigkeit von dem Typ des Austrittsereignisses.
Ein System nach Anspruch 16, mit Empfangen des Signals in Antwort auf eine Angabe, die einem periodischen Ausgangsereignis zugehörig ist, Bestimmen, ob ein Indikatorsignal, das auf ein vor dem Auftreten eines periodischen Austrittereignisses vorhergesagte Auftreten eines periodisches Austrittereignis anspricht, vorhanden ist.
Das System nach Anspruch 17, wobei die Angabe, die dem Ausgangsereignis zugehörig ist, wenigstens eines aus der Angabe des Auftretens eines Ausgangsereignisses und einer in einem Frühwarnsignal für ein bevorstehendes periodisches Austrittsereignis ist.
Das System nach Anspruch 18, weiter mit wenigstens einer ersten Interruptquelle und einem ersten Zeitgeber, wobei das erste Signal entweder auf die erste Interruptquelle oder den ersten Zeitgeber anspricht.
Das System nach Anspruch 16, wobei der Spannungsregulator weiter ein zweites Signal aufnimmt, ein erstes des ersten und des zweiten Signals auf wenigstens die Angabe eines periodischen Austrittsereignisses und ein Frühwarnsignal, das ein bevorstehendes periodisches Austrittsereignis angibt, anspricht, und ein zweites des ersten und des zweiten Signals einen unterschiedlichen Typ des Austrittsereignisses anzeigt.
Das System nach Anspruch 20, wobei der Spannungsreglerr auf das zweite Signal zum Steuern eines Übergangs auf die zweite Spannung mit einer ersten schnelleren Rate anspricht und auf das erste Signal anspricht, wenn das zweite Signal nicht einen schnelleren Übergang anzeigt, um einen Übergang zu der zweiten Spannung mit einer zweiten langsameren Rate zu steuern.
Das System nach Anspruch 21, wobei während eines Übergangs mit der zweiten langsameren Rate der Spannungsregler auf das zweite Signal anspricht, um auf die erste schnellere Rate überzugehen.
Das System nach Anspruch 21, weiter mit: einem ersten Zeitgeber und einer Interruptquelle, wobei das erste Signal auf wenigstens den ersten Zeitgeber oder die erste Interruptquelle als Angabe anspricht, zugehörig zu wenigstens entweder des periodischen Austrittsereignisses oder des Frühwarnsignals.
Das System nach Anspruch 23, wobei der wenigstens eine Zeitgeber entweder ein programmierbarer Interrupttimer (PIT), ein Echtzeittakt (RTC) und ein Hochleistungsereigniszeitgeber (HPET) ist.
Das System nach Anspruch 23, wobei die wenigstens erste Interruptquelle entsprechend einem 8259 Interruptmodel ist und ein Acvanced Programmable Interrupt Controller (APIC) Interruptmodell ist.
Das System nach Anspruch 16, wobei die erste untere Spannung mit einem ersten Niedrigleistungszustand und die zweite Spannung mit einem aus einem zweiten Niederspannungszustand und einem aktiven Zustand zugehörig ist.