CN102057344B - 睡眠处理器 - Google Patents

睡眠处理器 Download PDF

Info

Publication number
CN102057344B
CN102057344B CN200980121980.8A CN200980121980A CN102057344B CN 102057344 B CN102057344 B CN 102057344B CN 200980121980 A CN200980121980 A CN 200980121980A CN 102057344 B CN102057344 B CN 102057344B
Authority
CN
China
Prior art keywords
processor
peripheral unit
module
sleep pattern
sleep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980121980.8A
Other languages
English (en)
Other versions
CN102057344A (zh
Inventor
M·Y·莱尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN102057344A publication Critical patent/CN102057344A/zh
Application granted granted Critical
Publication of CN102057344B publication Critical patent/CN102057344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本发明提供一种当第一处理器在操作的睡眠模式时用以优化计算机性能的设备、方法和系统。例如，于该设备的实施例中，该设备包括第一处理器、第二处理器(在此亦可称为“睡眠”处理器)、和一个或多个外围装置。在操作的活动模式期间，该第一处理器与该外围装置相互作用并控制该外围装置的功能。然而，当该第一处理器在操作的睡眠模式时，该睡眠处理器配置成控制包含该第一处理器和该睡眠处理器的计算机系统的一个或多个功能。该些功能可包括当该第一处理器在操作的睡眠模式时未另行控制的应用。因此，由于该第一处理器仍然在睡眠模式较长的一段时间，该计算机系统的电力管理进行了改进。

Description

睡眠处理器
技术领域
本发明通常涉及在处理器的操作的睡眠模式期间优化计算机性能。
背景技术
在中央处理单元(central processing units，CPUs)和使用他们的计算机的设计中，电力消耗为一主要考量。当不需要处理时，为了降低电力消耗，许多计算机配置成进入“睡眠”模式。传统上，在睡眠模式时，该计算机处于非活动且它的CPU停止执行命令。虽然该计算机不活动，数量有限的计算机装置仍活动(例如，键盘、鼠标、通用序列总线(Universal Serial Bus，USB)连接埠)，且当一使用者输入触发该些装置时，该计算机被唤醒至活动状态。例如，键盘上的按键或鼠标的点击可将该计算机从睡眠模式中唤醒。
然而，在睡眠模式期间，其它计算机功能和装置为电力切断或不活动。该些计算机功能和装置包括，例如，显示装置(如屏幕)、网络装置(如网际网络连结)、和音效装置(如声卡)。该计算机和他的CPU必须在使用者会执行该些装置之前退出他的低电力操作的睡眠模式。
对于不需来自CPU的优化性能的计算机程序而言，CPU不需消耗大量的电力在该些应用的类型上。此电力消耗主要是归因于CPU中的装置切换和由于电子电路的阻抗而以热的形式损失的能量。例如，虽然由该计算机所执行的应用可能不需高CPU时脉速度，不管该应用的复杂度，该CPU运行于它的高时脉速度。随着该CPU持续退出睡眠模式以执行较低计算密集应用，该CPU陡然地消耗较所需更多的电力并会增加装置失败的风险，因而降低该计算机的可靠性。
此外，对于如可携式手持装置的低电力应用而言，由CPU以较高的速度耗尽电池寿命的不必要的电力消耗，因而降低了装置的性能。
据此，需要一种改进的设备和方法以在处理器操作的睡眠模式期间优化计算机性能。
发明内容
本发明的实施例包括一种当第一处理器在睡眠模式时用于优化计算机性能的设备。该设备包括耦接至该第一处理器和第二处理器的一个或多个外围装置。该设备亦包括配置成在该第一处理器、该第二处理器和该一个或多个外围装置之间提供数据通讯路径的总线。该一个或多个外围装置可包括耦接至各外围装置的控制器，该控制器配置成管理在它各自的外围装置与该第一和第二处理器之间的数据流量。该第一处理器配置成在操作的活动模式期间控制该一个或多个外围装置。
当该第一处理器在睡眠模式时，该第二处理器配置成控制至少一个或多个外围装置。该第二处理器可配置成控制在该第一处理器在睡眠模式时未另行控制的一个或多个外围装置的功能。为进一步减少包含该第一和第二处理器的计算机系统中的电力消耗，在睡眠模式期间该第二处理器可以较低的频率运作，因此花费较该第一处理器长的时间以执行特定的计算任务。
本发明的实施例包含一种当第一处理器在睡眠模式时用于优化计算机性能的方法。该方法包括在操作的活动模式期间以该第一处理器控制一个或多个外围装置以及在该操作的睡眠模式期间以第二处理器控制一个或多个外围装置。该方法亦包括在该第一处理器、该第二处理器与该一个或多个外围装置之间提供数据通讯路径。
本发明的实施例包括当第一处理器在睡眠模式时用于优化计算机性能的系统。该系统包括在操作的活动模式期间以该第一处理器控制一个或多个外围装置的第一模块以及在该操作的睡眠模式期间以第二处理器控制一个或多个外围装置的第二模块。该系统亦可包括在该第一处理器、该第二处理器与该一个或多个外围装置之间提供数据通讯路径的第三模块。
以下伴随的示意图中详细描述本发明的进一步特征和优点以及本发明的各种实施例的结构和运作。应注意的是，本发明并非受限于本文所述的具体实施例。本文所提出的这样的实施例仅为了解释的目的。相关领域中具有通常技术者基于本文所包含的教示，本发明的其它实施例将变得显而易见。
附图说明
在此所包含并成为说明书的一部分的伴随的示意图与描述一起阐明本发明的实施例，并进一步有助于解释本发明的原理且使相关领域中具通常知识者能制作及使用本发明。
图1为习知计算机系统的示意图；
图2为当第一处理器在操作的睡眠模式时用于优化计算机性能的设备的实施例的示意图；
图3为睡眠处理器的实施例的示意图；
图4为开启/重置控制模块的实施例的示意图；
图5为包括实现睡眠处理器的一实施例的网站服务器的范例网络的示意图；
图6为在包括睡眠处理器的一实施例的网站服务器中的范例计算机系统的示意图；
图7为在操作的睡眠模式时可由使用者存取网页而接收的范例状态信息的示意图；
图8为当第一处理器在操作的睡眠模式时用于优化计算机性能的方法的实施例的示意图。
以下伴随的示意图中详细描述本发明的进一步特征和优点以及本发明的各种实施例的结构和运作。应注意的是，本发明并非受限于本文所述的具体实施例。本文所提出的这样的实施例仅为了解释的目的。相关领域中具有通常技术者基于本文所包含的教示，本发明的其它实施例将变得显而易见。
具体实施方式
以下参照附图来详细说明本发明，该些附图说明符合组成本发明的具体实施例。可在本发明的精神和范畴内修改实施例且其它实施例是可能的。因此，详细说明并非用以限制本发明。更确切而言，本发明的范畴由随后附加的权利要求书所定义。
相关技术领域中具通常知识者可显而易知，如以下所述，本发明可实现于软件、硬件、固件、及/或示意图中说明的实体的各种不同的实施例。任何实际的软件码和实现本发明的硬件的特定的控制无法限制本发明。因此，本发明的运作行为将以可能的修改和变化例来具体说明，给定本文所述的详细程度。
图1为习知计算机系统100的说明。计算机系统100包括中央处理单元(CPU)110、总线120、控制器1300至1304及外围装置140。控制器1300至1304耦接至外围装置140。外围装置140可包括，例如，显示装置1400、输入装置1401、网络装置1402、储存装置1403、及音效装置1404。
CPU 110通过总线120依序与控制器1300至1304、外围装置140通讯。总线120在CPU 110与外围装置140之间提供一个频道或路径。例如，总线120可为将CPU 110连接至主存储器(如随机存取内存(RAM))的系统总线和将CPU 110连接至显示装置1400(如屏幕)、输入装置1401(如外部摄影机)、网络装置1402(如网络连接)、储存装置1403(如硬盘)及音效装置1404(如声卡)的外围零组件接口(PCI)总线的组合。替代地，在相关技术领域中具通常知识者得以理解，可使用总线架构的其它型式将CPU 110连接至外围装置140，例如PCIExtended(PCIe)、PCI Express(PCI-X)总线架构。
控制器1300至1304管理CPU110与外围装置140之间的数据流量。由于外围装置140的组件共享总线120，控制器1300至1304提供了协调外围装置140的各组件与CPU110之间的数据流量的方法。例如，在操作的睡眠模式中，控制器1300至1304可发出自CPU 110所接收的讯号至他们各自的外围装置以指示CPU 110在睡眠模式期间有接收到数据。因此，该些外围装置在睡眠模式时便可电力切断。同样地，从睡眠模式转换至活动模式时，控制器1300至1304可发出来自CPU 110的讯号表示CPU可接收来自外围装置140的讯号并唤醒该些外围装置。
当CPU 110没有使用时，计算机系统100通常进入操作的睡眠模式。一种广泛使用的用于定义计算机系统的电力管理的业界标准是为高级配置与电源接口(Advanced Configuration and Power Interface，ACPI)规范。该ACPI规范定义了用于ACPI规范的计算机的五种睡眠状态(S1-S5)，且各状态使计算机中的特定装置电力切断。各睡眠状态采用更多电力储存但需要相对多的时间来唤醒和开始执行工作(例如，S1具有短于S2、S3、S4和S5的工作延迟时间；S2具有短于S3、S4和S5的工作延迟时间等)。对计算机系统100而言，维持在操作的睡眠模式是有好处的，尤其在深度睡眠状态下，为了降低系统中主要组件的电力消耗和热循环，因而提升计算机的使用期限和可靠性。
在S1操作的睡眠模式中，计算机系统100处于不活动且但供给至CPU 110的电力仍维持着，CPU110停止执行指令。虽然计算机系统100处于不活动，CPU 110和计算机系统100的主存储器(未显示)仍维持电力开启。额外的装置亦维持电力，例如，举例而言，键盘、鼠标、USB连接端口和扩充卡，使得使用者自该些装置输入而可唤醒该计算机。再者，由于包含固件于硬件中的装置(如只读存储器光盘(CD-ROM))独立于CPU 110而运作，该些装置亦可维持电力开启。其它没有包含固件或表示他们须在S1睡眠状态期间维持开启的装置则是电力切断的。例如，显示装置1400、输入装置1401、网络装置1402、储存装置1403及音效装置1404在该S1操作的睡眠模式期间可为电力切断。
在S2操作的睡眠模式中，睡眠状态较S1深层，CPU 110为电力切断。然而，计算机系统100的主存储器仍维持电力开启。该主存储器维持电力开启，以至于该计算机的运作系统及该使用者所执行的开放应用仍维持在与先前计算机系统进入睡眠模式相同的状态。S3操作的睡眠模式，睡眠状态较S1和S2为深层，以与该S2操作的睡眠模式类似的方法来运作，但计算机系统100中的额外装置(此图未描绘)为电力切断。
在S4操作的睡眠模式中，睡眠状态较S1至S3深层，不仅CPU 110电力切断且该主存储器亦电力切断。该主存储器的所有内容保存至非挥发性内存装置(如计算机的硬件装置)，以保存该主存储器于电力切断时该开放系统和开放应用的状态。
最后，于S5操作的睡眠模式中，为ACPI规范中最深沉的睡眠状态，计算机系统100中除了一些仍维持电力开启的装置之外许多装置是电力切断的，以至于该计算机可由使用者输入来唤醒。例如，键盘、鼠标或USB连接端口可维持电力开启，以至于使用者从该些装置(如键盘上的按键、鼠标的单击、或USB装置于USB连接端口中的插入)将计算机系统100自睡眠模式中唤醒。
如以上关于该S1至S5操作的睡眠模式所表示，当该计算机进入不同的睡眠状态时更多计算机中的装置电力切断。相应地，当计算机系统100进入较深沉的睡眠模式时，由于额外的装置在每一个渐进的睡眠状态为电力切断，计算机系统100消耗更少的电力。在目前的计算机架构设计中，当该使用者需要在计算机系统100上执行应用时，CPU 110退出睡眠模式并重新开始活动模式。
对于某些计算机应用而言，由使用者所执行的应用可能不需来自CPU 110的优化性能。例如，CPU 110可利用强大且高度复杂的代码指令来控制应用，举例而言，例如，以高CPU时脉速度所执行的图形功能。然而，由于CPU 110对于复杂的应用，运行在与较低计算密集应用相同的时钟频率，CPU 110陡然地消耗更多电力在这些较低计算密集应用上。此导致在CPU 110中的电力管理无效率，因而降低计算机系统100的使用期限和可靠性。
随着计算机系统100持续退出睡眠模式以执行较低计算密集应用，CPU 110陡然地消耗较所需更多的电力，此会增加装置失败的风险。需要一种设备或方法来克服习知计算机系统100的缺点。该设备及方法通过包含第二处理器来运行在主处理器(如CPU110)在睡眠模式时未另行执行的应用，以增加计算机系统的电源管理性能。
为了解释的目的，在以下说明中提出具体详细内容以供彻底了解本发明。然而，明显的，对于相关技术领域中具通常知识者而言，本发明可无须该些具体详细内容而实施。在其它实例中，为了避免不必要地混淆本说明的解释，并未详细显示已知的电路、结构和技术，而是显示于方块图中。
本说明中，参考“一实施例”意指关于该实施例所描述的特定特征、结构或特点是包含于本发明的至少一实施例中。于本说明中落于各个地方的“于一实施例中”一词并不一定指的是相同的实施例。
第2图为当第一处理器在操作的睡眠模式时用于优化计算机性能的设备200的实施例的示意图。设备200可通过当该第一处理器在睡眠模式时致能第二处理器来执行一些功能，以优化计算机系统的电力管理性能。该些功能包括当该第一处理器在睡眠模式时未另行执行的应用。
设备200包括第二处理器210(在此被称之为第二处理器或睡眠处理器)、CPU 110、总线120、控制器1300至1304、和外围装置140。外围装置140可包括，例如，显示装置1400、输入装置1401、网络装置1402、储存装置1403、及音效装置1404。CPU 110、总线120、控制器1300至1304、和外围装置140的功能与第1图所描述的相似。
如本文所述，虽然睡眠处理器210可在CPU 110睡眠模式时运作，相关技术领域中具通常知识者得以理解，睡眠处理器210亦可配置成在CPU 110活动模式时运作。例如，当CPU 110的计算频宽超载时，睡眠处理器210可配置成通过在活动模式期间执行CPU 110的特定任务而协助减少该CPU的频宽。再者，相关技术领域中具通常知识者亦能理解，虽然于第2图中睡眠处理器210显示为与CPU 110分离的组件，睡眠处理器210可实施于CPU 110中。例如，睡眠处理器210可制造在与CPU 110相同的集成电路上或在相同的电路封装内。
第3图为睡眠处理器210的实施例的示意图。睡眠处理器210包括微控制器310、总线连接320、ACPI模块330、开启/重置控制模块340、内存装置350、内存总线控制器360、固件装置370、及固件总线控制器380。微控制器310通过总线连接320与CPU 110和控制器1300至1304(第2图)通讯。总线连接320经由总线120提供微控制器310与该计算机系统的其余部分之间的接口，其中总线连接320可为实施于计算机系统的通用总线接口，例如，PCIe和PCI-X计算机总线架构。计算机总线架构是相关技术领域中具通常知识者所已知的。
ACPI模块330在操作的睡眠模式期间控制设备200的电力管理。如上文所述有关第1图，计算机系统可进入各种睡眠模式状态，其中各个睡眠模式状态逐渐将该计算机系统中的额外组件电力切断。连同微控制器310，ACPI模块330可配置成在各睡眠状态期间控制特定周遭装置140的电力切断。例如，根据第2图，在S1操作的睡眠模式期间，输入装置1401和音效装置1404可配置成电力切断，而显示装置1400、网络装置1402、和储存装置1403可维持电力开启。在此，ACPI模块330与微控制器310通讯以发布关机讯号给开启/重置控制模块340以将控制器1301、输入装置1401、控制器1304、音效装置1404电力切断。相关技术领域中具通常知识者会理解，ACPI模块330可配置成在各种操作的睡眠模式期间将一个或多个外围装置140电力切断。
第4图为开启/重置控制模块340的实施例的示意图。开启/重置控制模块340包括电源410、电力电路420、重置电路430、开关4400至4405。电源410从外部电源例如，举例而言，墙壁电源插座120V提供电力至设备200。电力电路420将来自电源410的电力讯号调节至合适于设备200的电压等级，然后将该调节的电力讯号分布至设备200中的装置(例如，CPU 110、控制器1300至1304、外围装置140和睡眠处理器210)。电力电路420选择性地通过开关4400至4405控制至设备200中的装置的电力的分布。因此，在操作的睡眠模式期间，微控制器310可与电力电路420通讯以通过开关4400至4405将特定的外围装置140电力切断。
重置电路430于需要时提供设备200重置线路以及设备200中的重电力。于一实施例中，开启/重置控制模块340中的开启/和重置的功能紧密地连接着。例如，在设备200的电力开启顺序期间，重置线路在设备200中判断提示直到有合适的电压等级。电力电路420可产生讯号(例如电力良好(POWERGOOD)讯号)来表示已达到合适的电压等级，且根据讯号的判定结果，该重置线路可由设备200解除判定(de-asserted)。于其它实施例中，电力电路420可自电源410接收电力突波，该电力突波触发重置电路430切断电力，接着在预定时间(例如一段用于使电力突波消退的合适时间)后令设备200开启电力。
根据第3图，固件装置370储存由微控制器310所执行的计算机程序。于其它实施例中，该由微控制器310所执行的计算机程序可储存在CPU 110所使用的非挥发性内存(未显示)中以减少睡眠处理器210的整个电路面积。于CPU 110所使用的非挥发性内存的范例中，该计算机程序可储存于BIOS快闪电子式可清除程序化只读存储器(EEPROM)。
储存于固件装置370的计算机程序是特有设计且执行特定的任务。例如，固件装置370可配置成储存程序以执行该计算机的运作系统所需的维持和诊断任务。该些任务包括，例如，硬盘重组、病毒扫描、下载更新、和内存测试和初始化。由于该些任务的类型不需与人交互作用或CPU 110全部的执行能力，对微控制器310而言在CPU 110睡眠模式时运行该些任务是有益的。此外，为了减少计算机系统中整体的电力消耗，经过较长一段时间后，微控制器310可运作该些任务在较慢的时钟频率。
相关技术领域中具通常知识者会理解，虽然对微控制器310而言在CPU 110睡眠模式时执行特定任务是有益的，固件370和微控制器310亦可配置成包含实值上与CPU 110类似的功能。
固件总线控制器380在固件装置370和微控制器310之间提供数据链路。固件总线控制器380亦可为，例如，串行外围总线接口。替代地，其它型式的通讯数据链路可使用作为固件总线控制器380。
内存装置350作为微控制器310的主存储器。微控制器310读取来自内存350的指令并执行该指令。此外，任何由微控制器310主动运作的数据亦可储存于内存装置350。内存装置350的一个范例为RAM。内存总线360提供内存装置350和微控制器310之间的接口，以致于微控制器310可读取或写入至内存装置350。
为了提供纳入系统设计的睡眠处理器210的范例，这将是假设，为了范例目的，睡眠处理器210为计算网络500的一部分。第5图为包括使用者510、网络520、网站服务器530的计算网络500的范例的示意图。网络520可为公开或私人通讯网路(网际网络或企业网络内部网)。通讯网路为相关技术领域中具通常知识者已知的。于此范例中，网站服务器530根据本发明的实施例实施睡眠处理器210。
第6图为网站服务器530中的计算机系统600范例的示意图。计算机系统600可使用于通过网络520回复来自使用者510的要求。计算机系统600包括睡眠处理器210、CPU 110、总线120、控制器1300至1304、和外围装置140。当CPU 110在睡眠模式时，睡眠处理器210与网络装置1402通讯(例如通过网络520与网络路由器通讯)，如第6图中阴影区620所示。在睡眠模式期间，显示装置1400、输入装置1401、储存装置1403、音效装置1404、及他们各自的控制器1301至1301和1303至1304是不活动的。
在不活动一段时间之后，计算机系统600进入操作的睡眠模式，其中睡眠处理器210和网络装置1402仍维持活动。于从活动模式转变至操作的睡眠模式中，ACPI模块330与微控制器310通讯以发布关机讯号至开启/重置控制模块330而使CPU 110、控制器1301至1301和1303至1304、显示装置1400、输入装置1401、储存装置1403、音效装置1404电力切断。根据第4图，当该些装置电力切断时，开关4400至4401和4403至4404切换至接地。
于此睡眠模式范例中，睡眠处理器210的功能受限于简单的功能，该简单的功能没有包含CPU 110所提供的全部性能。例如，当使用者510企图寄送一网页要求至网站服务器530时，睡眠处理器210可通过网络520以表示网站服务器530状态的信息寄送一响应至使用者510。命令微控制器310(在处理器210内)寄送状态信息的计算机程序是储存固件装置370中。第7图为睡眠处理器210可寄送至使用者510的范例状态信息700的示意图。
如范例状态信息700所示，计算机系统600提供使用者510选项以开启所要求的网页。如果使用者510决定存取该网页，则睡眠处理器210恢复供电至CPU 110，接着，退出睡眠模式并将使用者510的要求答复至该网页。另一方面，如果使用者510决定不存取该网页，则CPU 110维持睡眠模式。由于是睡眠处理器210而非CPU 110需要使用者510存取该网页，因此，睡眠处理器210降低计算机系统600的整体电力消耗。
综上，由于如通过网络520寄送状态讯息至使用者510此种简单任务是由睡眠处理器210所执行，CPU 110不需退出睡眠模式来执行该状态信息的运作。因为CPU 110可为了更复杂的任务而设计，例如自网站服务器530取回网页，而非寄送状态信息至使用者510，如果CPU 110需执行该运作，则这将会是CPU 110所消耗的电力的无效使用。反而睡眠处理器210可执行通过网络520寄送状态信息的简单任务，因而减少计算机系统600的整体电力消耗。
于相关领域中具通常知识者会理解，睡眠处理器210可执行其它任务。例如，睡眠处理器610可设计来执行计算机系统的运作系统所需的维持和诊断任务。
第8图为当第一处理器在睡眠模式时用于优化计算机性能的方法的示意图。例如，方法800可存在于使用设备200。于步骤810中，在操作的活动模式期间，一个或多个外围装置是由第一处理器所控制。该一个或多个外围装置可为多种多样由该第一处理器所控制的装置，例如，举例而言，显示装置、储存装置和音效装置。此外，该第一处理器可为配置成控制含有该第一处理器的计算机系统的功能的CPU。在控制该一个或多个外围装置时，该第一处理器可管理在它自己和该一个或多个外围装置之间的通讯连结(如数据流量)。
在步骤820中，在该操作的睡眠模式期间，该一个或多个外围装置是由第二处理器所控制。由于该第二处理器可在睡眠模式期间控制一些该计算机的功能，该第二处理器亦可称之为“睡眠”处理器。在其它功能中，该睡眠处理器可控制该第一处理器在睡眠模式时未另行控制的一个或多个外围装置的功能。例如，当该第一处理器在操作的活动模式时可仅执行维持和诊断任务。该睡眠处理器可配置成执行该些类型的任务。为了降低计算机系统中整体电力消耗，经过较长的一段时间之后，该睡眠处理器亦可配置成运行该些任务在较慢时钟频率。于相关领域中具通常知识者会理解到，在操作的活动模式期间，该睡眠处理器可配置成与该第一处理器一起运作。
在步骤830中，在该第一处理器、该第二处理器和该一个或多个外围装置之间设有数据通讯路径。例如，可使用第2图中的总线120以提供该装置之间的数据通讯路径。此外，例如，可使用第3图中的总线连接320以提供该第一处理器和该第二处理器与该一个或多个外围装置之间的接口。
除了提供上述本发明的范例实施例的睡眠处理器的装置的硬件实现之外，这样的装置亦可实施于软件配置，例如，实施于配置成储存软件(例如计算机可读取程序代码)的计算机可使用(可读取)媒体中。该程序代码导致本发明的实施例的可据以实施性，包括以下实施例：(i)本文所揭露的系统和方法(例如包含睡眠处理器的系统和方法)的功能；(ii)本文所揭露的系统和方法的制造(例如致能以提供睡眠处理器结构的装置的制造)；或者，(iii)本文所揭露的系统和方法的功能和制造的组合。
例如，此可经一般的程序语言(如C或C++)来完成，硬件描述语言(hardware description languages，HDL)包括Verilog、Verilog-A、HDL、Altera HDL(AHDL)等，或其它可用的程序设计及/或简图撷取工具(如电路撷取工具)。该些程序设计工具可仿真电子系统的行为，其中该系统可合成为闸网络联机表(gate netlist)然后最终制造成硬件装置。该程序代码可配置在任何已知的计算机可使用媒体，包括半导体、磁盘或光盘(如CD-ROM、DVD-ROM)中，并作为实施于计算机可使用(如可读取)传输媒体(例如载波或任何其它包括数字、光学或基于模拟媒体的媒体)中的计算机数据讯号。因此，可通过包括网际网络和内部网络的通讯网路传输该码。应了解到，上述系统和技术所提供的完成功能及/或结构可表示为一个核心(例如媒体处理核心)，该核心是实施在程序代码中且可转换为集成电路产品的一部分的硬件。
虽然以上已描述本发明的各种实施例，应了解到该些实施例仅通过范例来表示，并非用以限制本发明。于相关技术领域中具通常知识者应了解到，在不脱离于随后权利要求书所界定的本发明的精神和范畴下，可使本发明有各种变化的形式和细节。应了解到本发明并非受限于该些范例。本发明适用于如本文所述的任何组件。因此，本发明的广度和范畴并不会受限于任何以上所述的范例实施例，但应只按照以下权利要求书及其同等范围所定义。

Claims (23)

1.一种当第一处理器在操作的睡眠模式时用于优化计算机性能的设备，包括：
一个或多个外围装置，耦接于该第一处理器，其中，该第一处理器配置成在操作的活动模式期间控制该一个或多个外围装置；以及
第二处理器，包括开启/重置控制模块，其中，该第二处理器配置成在操作的睡眠模式期间控制该一个或多个外围装置中的至少一个，
其中，在不活动一段时间之后，该开启/重置控制模块配置成使用一个或多个开关选择性地将电力供应分流至该第一处理器和该一个或多个外围装置中的至少一个，以转变至操作的睡眠模式，以及
其中，该第二处理器配置成包含该第一处理器的功能。
2.如权利要求1所述的设备，还包括总线，该总线配置成在该第一处理器、该第二处理器、及该一个或多个外围装置之间提供数据通讯路径。
3.如权利要求1所述的设备，其中，该第二处理器耦接至该一个或多个外围装置。
4.如权利要求1所述的设备，其中，该一个或多个外围装置中的至少一个包含耦接至各个外围装置的控制器，该控制器配置成管理该一个或多个各自的外围装置中的至少一个与该第一和第二处理器之间的数据流量。
5.如权利要求1所述的设备，其中，该第二处理器配置成控制在该第一处理器在该操作的睡眠模式时未另行控制的该一个或多个外围装置中的至少一个。
6.如权利要求1所述的设备，其中，该第二处理器包含：
微控制器耦接至该开启/重置控制模块；
高级配置与电源接口模块，耦接至该微控制器并配置成控制该计算机的电力管理；
总线连接，耦接至该微控制器并配置成提供该微控制器与该第一处理器和该一个或多个外围装置之间的接口；
固件装置，耦接至该微控制器并配置成储存由该微控制器所执行的计算机程序；以及
内存装置，耦接至该微控制器并配置成储存该微控制器的程序指令和数据。
7.如权利要求6所述的设备，其中，该开启/重置控制模块包含：
电源；
电力电路，耦接至该电源并配置成将来自该电源的电压调整为合适于该计算机的电压；以及
重置电路，耦接至该电源及该电力电路并配置成当该电源中存在有电力突波时重置电力至该计算机。
8.如权利要求1所述的设备，其中，该第二处理器配置成以低于该第一处理器的时钟频率运作。
9.如权利要求1所述的设备，其中，该第二处理器配置成当该第一处理器在该操作的睡眠模式时控制该设备的维护和诊断任务。
10.一种用于当第一处理器在操作的睡眠模式时优化计算机性能的方法，包含：
在操作的活动模式期间以该第一处理器控制一个或多个外围装置；以及
在该操作的睡眠模式期间以包括开启/重置控制模块的第二处理器控制该一个或多个外围装置的至少一个，
其中，在不活动一段时间之后，该开启/重置控制模块配置成使用一个或多个开关选择性地将电力供应分流至该第一处理器和该一个或多个外围装置中的至少一个，以转变至操作的睡眠模式，以及
其中，该第二处理器配置成包含该第一处理器的功能。
11.如权利要求10所述的方法，还包含：
在该第一处理器、该第二处理器与该一个或多个外围装置之间提供数据通讯路径。
12.如权利要求10所述的方法，其中，该控制具有该第一处理器的该一个或多个外围装置包含管理在该一个或多个外围装置与该第一处理器之间的数据流量。
13.如权利要求10所述的方法，其中，该控制具有该第二处理器的该一个或多个外围装置中的至少一个包含控制在该第一处理器在该操作的睡眠模式时未另行控制的该一个或多个外围装置中的至少一个的功能。
14.如权利要求10所述的方法，其中，该控制具有该第二处理器的该一个或多个外围装置包含在该操作的活动模式期间与该第一处理器一起运作。
15.如权利要求10所述的方法，其中，该控制具有该第二处理器的该一个或多个外围装置包含以低于该第一处理器的时钟频率运作。
16.一种当第一处理器在操作的睡眠模式时配置成优化计算机性能的系统，包含：
第一模块，配置成在操作的活动模式期间以该第一处理器控制一个或多个外围装置；以及
第二模块，具有包括开启/重置控制模块的第二处理器，配置成在操作的睡眠模式期间以第二处理器控制该一个或多个外围装置中的至少一个，
其中，在不活动一段时间之后，该开启/重置控制模块配置成使用一个或多个开关选择性地将电力供应分流至该第一处理器和该一个或多个外围装置中的至少一个，以转变至操作的睡眠模式，以及
其中，该第二处理器配置成包含该第一处理器的功能。
17.如权利要求16所述的系统，还包含：
第三模块，配置成在该第一处理器、该第二处理器和该一个或多个外围装置之间提供数据通讯路径。
18.如权利要求16所述的系统，其中，该第一模块包含：
配置成管理在该一个或多个外围装置与该第一处理器之间的数据流量的模块。
19.如权利要求16所述的系统，其中，该第二模块包含：
配置成控制在该第一处理器在该操作的睡眠模式时未另行控制的该一个或多个外围装置中的至少一个的功能的模块。
20.如权利要求16所述的系统，其中，该第二模块包含：
配置成在该操作的活动模式期间与该第一处理器一起运作的模块。
21.如权利要求16所述的系统，其中，该第二模块包含：
配置成以低于该第一处理器的时钟频率运作的模块。
22.一种包含计算机可读取媒体的装置，其中，该计算机可读取媒体储存有通过一个或多个处理器执行的一个或多个指令的一个或多个序列以使该处理器执行操作，该装置包括：
用于在操作的活动模式期间以第一处理器控制一个或多个外围装置的模块；以及
用于在操作的睡眠模式期间以包括开启/重置控制模块的第二处理器控制该一个或多个外围装置中的至少一个的模块，
其中，在不活动一段时间之后，该开启/重置控制模块配置成使用一个或多个开关选择性地将电力供应分流至该第一处理器和该一个或多个外围装置中的至少一个，以转变至操作的睡眠模式，以及
其中，该第二处理器配置成包含该第一处理器的功能。
23.如权利要求22所述的装置，还包含用于在该第一处理器、该第二处理器及该一个或多个外围装置之间提供数据通讯路径的模块。
CN200980121980.8A 2008-06-12 2009-06-10 睡眠处理器 Active CN102057344B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/137,630 2008-06-12
US12/137,630 US8683247B2 (en) 2008-06-12 2008-06-12 Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor
PCT/US2009/003479 WO2009151588A1 (en) 2008-06-12 2009-06-10 Sleep processor

Publications (2)

Publication Number Publication Date
CN102057344A CN102057344A (zh) 2011-05-11
CN102057344B true CN102057344B (zh) 2015-05-20

Family

ID=41415853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980121980.8A Active CN102057344B (zh) 2008-06-12 2009-06-10 睡眠处理器

Country Status (6)

Country Link
US (1) US8683247B2 (zh)
EP (1) EP2291720A4 (zh)
JP (1) JP5707321B2 (zh)
KR (1) KR101519082B1 (zh)
CN (1) CN102057344B (zh)
WO (1) WO2009151588A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8255708B1 (en) * 2007-08-10 2012-08-28 Marvell International Ltd. Apparatuses and methods for power saving in USB devices
US20100083381A1 (en) * 2008-09-30 2010-04-01 Khosravi Hormuzd M Hardware-based anti-virus scan service
US20100180055A1 (en) * 2009-01-13 2010-07-15 Lyon Geoff M Monitor sharing system
EP3493506A1 (en) * 2009-10-01 2019-06-05 Telefonaktiebolaget LM Ericsson (Publ) A method and arrangements for application scope management
US20110185208A1 (en) * 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
JP5310588B2 (ja) * 2010-02-04 2013-10-09 ブラザー工業株式会社 通信装置
TWI420296B (zh) * 2010-06-25 2013-12-21 Realtek Semiconductor Corp 具有待機組態的電子裝置及其操作方法
TWI504195B (zh) * 2010-08-24 2015-10-11 Realtek Semiconductor Corp 網路裝置與其致能方法
CN102478952B (zh) * 2010-11-29 2015-12-16 瑞昱半导体股份有限公司 具有待机模式的电子装置及其操作方法
US8775836B2 (en) * 2010-12-23 2014-07-08 Intel Corporation Method, apparatus and system to save processor state for efficient transition between processor power states
US9529417B2 (en) * 2011-04-28 2016-12-27 Facebook, Inc. Performing selected operations using low power-consuming processors on user devices
US8825842B2 (en) * 2011-04-28 2014-09-02 Facebook, Inc. Managing notifications pushed to user devices
JP2012250394A (ja) * 2011-06-01 2012-12-20 Canon Inc 画像形成装置及びその電力制御方法、並びにプログラム
CN102902343B (zh) * 2011-07-29 2015-10-21 瑞昱半导体股份有限公司 网络装置与其使能方法
TWI454905B (zh) 2011-09-30 2014-10-01 Intel Corp 在多核心平台中之受限制的啓動技術
US9098258B2 (en) 2012-06-08 2015-08-04 Apple Inc. Thermal-based acoustic management
JP5715107B2 (ja) * 2012-10-29 2015-05-07 富士通テン株式会社 制御システム
US9081571B2 (en) * 2012-11-29 2015-07-14 Amazon Technologies, Inc. Gesture detection management for an electronic device
US10007323B2 (en) 2012-12-26 2018-06-26 Intel Corporation Platform power consumption reduction via power state switching
US20140189400A1 (en) * 2012-12-28 2014-07-03 Mediatek Inc. Processing system and associated method
US9588558B2 (en) * 2013-06-13 2017-03-07 Microsoft Technology Licensing, Llc On-chip integrated processing and power generation
JP2016012339A (ja) * 2014-06-02 2016-01-21 セイコーエプソン株式会社 情報処理装置、印刷装置、及び、制御方法
KR20160054850A (ko) * 2014-11-07 2016-05-17 삼성전자주식회사 다수의 프로세서들을 운용하는 장치 및 방법
CN105611409B (zh) * 2016-01-04 2019-12-27 京东方科技集团股份有限公司 一种广告机控制系统及其控制方法和广告机
US10795422B2 (en) * 2018-07-24 2020-10-06 Motorola Solutions, Inc. Method and apparatus for mission critical standby of a portable communication drive
CN114610140A (zh) * 2022-03-31 2022-06-10 联想(北京)有限公司 一种处理器的功耗控制方法、系统及电子设备

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US122653A (en) * 1872-01-09 Improvement in strand-twisting machines for rope-walks
US182978A (en) * 1876-10-03 Improvement in machinery for crimping the uppers for boots and shoes
US212733A (en) * 1879-02-25 Improvement in lamps
US31625A (en) * 1861-03-05 Improvement in sewing-machines
US176677A (en) * 1876-04-25 Improvement in stock-sheds and wind-screens
AU629019B2 (en) * 1989-09-08 1992-09-24 Apple Computer, Inc. Power management for a laptop computer
JPH04139565A (ja) * 1990-10-01 1992-05-13 Sega Enterp Ltd マルチｃｐｕ装置
JPH08255040A (ja) 1995-03-17 1996-10-01 Canon Inc 印刷装置
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US6154508A (en) 1998-03-23 2000-11-28 Vlsi Technology, Inc. Method and system for rapidly achieving synchronization between digital communications systems
US6092134A (en) * 1998-05-21 2000-07-18 Intel Corporation Method and apparatus for locking out a processor in a computer system with a bus that is improperly terminated
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
JP2002215597A (ja) 2001-01-15 2002-08-02 Mitsubishi Electric Corp マルチプロセッサ装置
US20030163601A1 (en) * 2001-03-16 2003-08-28 Cupps Bryan T. Novel personal electronics device with common application platform
US6950893B2 (en) 2001-03-22 2005-09-27 I-Bus Corporation Hybrid switching architecture
JP2003295984A (ja) 2002-04-04 2003-10-17 Nagano Japan Radio Co 携帯端末の電源監視方法
US7058829B2 (en) 2002-08-14 2006-06-06 Intel Corporation Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU
US7450963B2 (en) * 2002-08-27 2008-11-11 Qualcomm Incorporated Low power dual processor architecture for multi mode devices
CA2494285A1 (en) 2002-09-13 2004-03-25 Proton Energy Systems, Inc. Method and system for balanced control of backup power
JP3990352B2 (ja) 2003-12-22 2007-10-10 株式会社東芝 半導体集積回路装置
US20050182978A1 (en) 2004-02-17 2005-08-18 Anderson Jason M. Always ready computing device
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US7284137B2 (en) * 2004-06-29 2007-10-16 Intel Corporation System and method for managing power consumption within an integrated circuit
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US7337335B2 (en) * 2004-12-21 2008-02-26 Packet Digital Method and apparatus for on-demand power management
JP2006190197A (ja) 2005-01-07 2006-07-20 Seiko Epson Corp 電源制御装置、電源制御方法、および電子機器
JP2006323761A (ja) 2005-05-20 2006-11-30 Toshiba Corp 計算機装置、通信装置及びこれを用いた消費電力制御方法
CN100530148C (zh) * 2005-12-30 2009-08-19 鸿富锦精密工业（深圳）有限公司 音频播放系统及其应用的笔记本电脑
US7382194B2 (en) 2006-01-18 2008-06-03 Triquint Semiconductor, Inc. Switched distributed power amplifier
JP2007219165A (ja) * 2006-02-16 2007-08-30 Seiko Epson Corp 投射装置およびプログラム
US9195428B2 (en) * 2006-04-05 2015-11-24 Nvidia Corporation Method and system for displaying data from auxiliary display subsystem of a notebook on a main display of the notebook
US20070260900A1 (en) * 2006-05-03 2007-11-08 Renesas Technology America, Inc. High-performance microprocessor with lower-performance microcontroller in a vehicle network
US7925900B2 (en) * 2007-01-26 2011-04-12 Microsoft Corporation I/O co-processor coupled hybrid computing device
JP5315621B2 (ja) * 2007-03-15 2013-10-16 富士電機株式会社 無停電電源装置

Also Published As

Publication number Publication date
EP2291720A4 (en) 2015-09-23
JP2011523149A (ja) 2011-08-04
EP2291720A1 (en) 2011-03-09
KR20110038036A (ko) 2011-04-13
KR101519082B1 (ko) 2015-05-11
JP5707321B2 (ja) 2015-04-30
CN102057344A (zh) 2011-05-11
WO2009151588A1 (en) 2009-12-17
US8683247B2 (en) 2014-03-25
US20090313492A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
CN102057344B (zh) 睡眠处理器
JP4954957B2 (ja) プロセッサハードウェアフィードバックメカニズムを用いた最適プロセッサ性能レベルを選択するためのシステムおよび方法
TWI386791B (zh) 用以將計算平台轉換為低電力系統狀態之技術
US7577860B2 (en) Processor specific BIOS interface for power management
CN102103406B (zh) 操作系统无关的网络事件处理
CN101770273B (zh) 一种实现服务器多中央处理器系统节能的方法和装置
DE112008000603B4 (de) Verfahren zum Steuern von Kernarbeitsakten unter Verwendung von Niedrigleistungsmodi
TWI553506B (zh) 具有語音控制功能之電腦系統以及語音控制方法
US8745629B2 (en) System and method of controlling power in an electronic device
KR20110038648A (ko) 컴퓨터의 전력 소비 관리
US7886177B2 (en) Method and apparatus of collecting timer ticks
EP2972826B1 (en) Multi-core binary translation task processing
CN109613970B (zh) 一种基于fpga和dsp架构的低功耗处理方法
CN102467217A (zh) 电源状态同步获取方法
DE102018129330A1 (de) System, Vorrichtung und Verfahren zur prozessorexternen Überschreibung der Hardwareleistungszustandssteuerung eines Prozessors
CN101251834A (zh) 主总线参数调整方法、计算机系统以及计算机可读取媒体
CN112702350B (zh) 带外管理方法及装置、电子设备、可读介质
CN104076892B (zh) 一种电源管理方法及电源管理系统
CN110214299A (zh) 在等待事件期间的处理器节电
Tang et al. Pinned OS/services: a case study of XML parsing on intel SCC
US20130318370A1 (en) Middleware power management
CN105677379A (zh) 电子装置及其唤醒方法
CN103984543A (zh) 一种在国产飞腾处理器上实现待机、休眠及唤醒的方法
CN113330388B (zh) 芯片设计方法、芯片设计装置、芯片及电子设备
JP2004164530A (ja) ポータブルコンピュータのオペレーションシステムによる電池状態読み取り方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant