JP2006323761A - 計算機装置、通信装置及びこれを用いた消費電力制御方法 - Google Patents
計算機装置、通信装置及びこれを用いた消費電力制御方法 Download PDFInfo
- Publication number
- JP2006323761A JP2006323761A JP2005148263A JP2005148263A JP2006323761A JP 2006323761 A JP2006323761 A JP 2006323761A JP 2005148263 A JP2005148263 A JP 2005148263A JP 2005148263 A JP2005148263 A JP 2005148263A JP 2006323761 A JP2006323761 A JP 2006323761A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- communication
- power consumption
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 マルチプロセッサ環境においてより消費電力を抑えることが可能な計算機装置、通信装置及び消費電力制御方法を提供する。
【解決手段】 ある処理を実行するための第1のプロセッサと消費電力が低い第2のプロセッサを具備し、第2のプロセッサは、ある処理を第2のプロセッサが備える処理能力で実行できる場合、第1のプロセッサの稼動を停止させるとともに第2のプロセッサで処理を継続することを特徴とする計算機装置とする。
【選択図】 図1
【解決手段】 ある処理を実行するための第1のプロセッサと消費電力が低い第2のプロセッサを具備し、第2のプロセッサは、ある処理を第2のプロセッサが備える処理能力で実行できる場合、第1のプロセッサの稼動を停止させるとともに第2のプロセッサで処理を継続することを特徴とする計算機装置とする。
【選択図】 図1
Description
本発明は、マルチプロセッサに関する計算機装置、通信装置及びこれを用いた消費電力制御方法に関する。
計算機装置に搭載されるプロセッサの消費電力を抑える方法としては、処理量がプロセッサの能力を下回るような場合には動作クロックを遅くする、あるいは停止するといった手法が使われることが多い。動作クロック数を下げるとプロセッサ内部のスイッチング回数が下がる、あるいはプロセッサ自体が停止するためスイッチングに伴って流れる電流が削減され結果的に消費電力を下げることができる。
一方、近年では集積度の高い集積回路の設計、製造が可能となり、複数のプロセッサを搭載したマルチプロセッサが使用されるようになってきた。マルチプロセッサ環境では、複数のプロセッサのうち空いているプロセッサを現在の処理量に応じて停止させることも容易である(特許文献1、図1参照)。また、別途省エネモードを設けこれを制御するサブCPUによりメインCPUを含む主回路全体の電力供給をカットする方法も提案されている(特許文献2、図4、図5参照)。
しかしながら高速のクロックによる動作が可能なプロセッサを設計する限り、動作クロックを遅くすることによる消費電力の削減量には一定の限界がある。また一部のプロセッサを停止させることが可能としても、動作するプロセッサがある限りやはり同様の消費電力の削減量に限界があることは否めない。特許文献2に開示する主回路全体の電力供給をカットする方法では、従来の動作を継続することはできない。
特願平11−69395号公報
特開2003−63101公報
高速の動作が可能なプロセッサを用いる場合、マルチプロセッサ構成としても動作クロックを遅く、あるいは停止する場合であっても消費電力の削減には一定の限界がある。
本発明はこのような問題に鑑みてなされたものであり、マルチプロセッサ環境においてより消費電力を抑えることが可能な計算機装置、通信装置及び消費電力制御方法を提供することを課題とする。
本発明にかかる計算機装置とすれば、あらかじめ定められた処理を実行する計算機装置であって、前記処理を実行するための第1のプロセッサと、前記第1のプロセッサよりも稼働中の消費電力が低い第2のプロセッサと、前記処理の状況を検出する検出手段と、前記第2のプロセッサからの指示により、前記第1のプロセッサの稼動を停止させる停止手段とを具備し、前記第2のプロセッサは、前記検出手段が検出した前記処理を前記第2のプロセッサが備える処理能力で実行できる場合、前記停止手段により前記第1のプロセッサの稼動を停止させるとともに前記第2のプロセッサで該処理を継続することを特徴とする計算機装置が提供される。
また本発明にかかる通信装置とすれば、
ネットワークを介して他の通信装置と通信する通信装置であって、前記通信の処理を実行するための第1のプロセッサと、前記第1のプロセッサよりも稼働中の消費電力が低い第2のプロセッサと、前記第2のプロセッサからの指示により、前記第1のプロセッサの稼動を停止させる停止手段とを具備し、前記第2のプロセッサは、前記通信に必要な機能を前記第2のプロセッサが備える処理能力で実現できる場合、前記停止手段により前記第1のプロセッサの稼動を停止させるとともに前記第2のプロセッサを用いて該機能を実現することを特徴とする通信装置が提供される。
ネットワークを介して他の通信装置と通信する通信装置であって、前記通信の処理を実行するための第1のプロセッサと、前記第1のプロセッサよりも稼働中の消費電力が低い第2のプロセッサと、前記第2のプロセッサからの指示により、前記第1のプロセッサの稼動を停止させる停止手段とを具備し、前記第2のプロセッサは、前記通信に必要な機能を前記第2のプロセッサが備える処理能力で実現できる場合、前記停止手段により前記第1のプロセッサの稼動を停止させるとともに前記第2のプロセッサを用いて該機能を実現することを特徴とする通信装置が提供される。
また本発明にかかる消費電力制御方法によれば、
第1のプロセッサと第2のプロセッサを備えた計算機装置において、ある処理を実行するために設けられた前記第1のプロセッサによって該処理を実行中に、前記第1のプロセッサよりも稼働中の消費電力が低い前記第2のプロセッサを用いて、前記処理の状況を検出し、この検出した処理を前記第2のプロセッサが備える処理能力で実行できる場合、前記第1のプロセッサの稼動を停止し、かつ、前記第2のプロセッサで該処理を継続することを特徴とする計算機装置の消費電力制御方法が提供される。
第1のプロセッサと第2のプロセッサを備えた計算機装置において、ある処理を実行するために設けられた前記第1のプロセッサによって該処理を実行中に、前記第1のプロセッサよりも稼働中の消費電力が低い前記第2のプロセッサを用いて、前記処理の状況を検出し、この検出した処理を前記第2のプロセッサが備える処理能力で実行できる場合、前記第1のプロセッサの稼動を停止し、かつ、前記第2のプロセッサで該処理を継続することを特徴とする計算機装置の消費電力制御方法が提供される。
また別の消費電力制御方法として、
ネットワークを介して他の通信装置と通信する、第1のプロセッサと第2のプロセッサを備えた通信装置において、前記通信の処理を実行するために設けられた前記第1のプロセッサによって該通信を実現し、前記第1のプロセッサよりも稼働中の消費電力が低い前記第2のプロセッサを用いて、前記通信の状況を検出し、この検出した通信を前記第2のプロセッサが備える処理能力で実現できる場合、前記第1のプロセッサの稼動を停止し、かつ、前記第2のプロセッサを用いて該通信を継続することを特徴とする通信装置の消費電力制御方法が提供される。
ネットワークを介して他の通信装置と通信する、第1のプロセッサと第2のプロセッサを備えた通信装置において、前記通信の処理を実行するために設けられた前記第1のプロセッサによって該通信を実現し、前記第1のプロセッサよりも稼働中の消費電力が低い前記第2のプロセッサを用いて、前記通信の状況を検出し、この検出した通信を前記第2のプロセッサが備える処理能力で実現できる場合、前記第1のプロセッサの稼動を停止し、かつ、前記第2のプロセッサを用いて該通信を継続することを特徴とする通信装置の消費電力制御方法が提供される。
このように構成することにより、その時々の処理量に応じてメインとなるプロセッサを停止し、低消費電力で稼動する別のプロセッサで代理することができる。
本発明によれば、マルチプロセッサ環境において、より消費電力を抑えることが可能な計算機装置、通信装置及び消費電力制御方法を提供することができる。
従来のシングルプロセッサによる制御システムの構成図の一例を図4に示す。図4では、制御装置400、プロセッサB401、外部制御回路402及び電源回路403が示されている。
制御装置400は、プロセッサB401の演算処理に基づいて外部制御回路402に指示を出すことにより、さまざまな作用を外部に対して働きかけることができる。たとえば外部制御回路402によりリレーを制御することで電灯の点灯、消灯を制御する、または図示しないがエアコンの室温設定をするなどが考えられる。
制御装置400をより具体的にした制御システムの構成図の一例を図5に示す。図5で示す制御装置500は、制御装置400で示した構成以外に、メモリ501、HDD部502、DVD駆動装置503、Audio部504、Video部505及びLANインタフェース部506とLAN507を備えている。このように構成するとプロセッサB401により外部制御回路402を介して図示するようなさまざまな機器の制御が可能となる。
このとき、制御する対象によってはプロセッサB401にとって処理能力を必要としない制御と、能力の上限まで使用しなければならない制御とがあると考えられる。たとえばLANインタフェース部506によるネットワークアクセス処理は比較的処理能力を必要としない処理である場合が多く、逆にVideo部505を用いた動画再生処理には多くの処理能力が必要となる。また、常時継続して処理しなければならない制御や、処理内容によってはスリープといった省電力状態にすることも可能である。このように制御する内容や対象により、プロセッサB401の必要となる処理能力にはばらつきがあると考えられる。
一方、たとえば制御装置500がバッテリーにより駆動される機器(モバイルPC等)であった場合、機器の軽量化と動作時間を延ばすため極力電力の消費を抑えることが望ましい。プロセッサB401の消費電力を抑える方法は背景技術でも述べたように動作クロックを低下させる方法が知られている。これはより高速度で動作するプロセッサの方がより多くの電力を消費するため、処理に影響を与えない範囲内で可能な限り動作クロックを抑えるというものである。
つまり消費電力を極力抑える制御装置500とするには、その処理の内容や対象に基づいてその処理に必要な処理能力を発揮できるだけの動作クロックとなるように、プロセッサB401の外部から入力される動作クロックを制御する方法が考えられる。
しかしながら、プロセッサB401は処理が予想される処理内容や対象に見合うだけの処理能力を備えていなければならない。予想される必要な処理能力が高い場合、一般には高動作クロックで稼動できるプロセッサとするか、あるいはパイプ処理などの付加回路を設けるといった対処が必要となる。よってプロセッサ自身の消費電力が増大し、動作クロックを落とす程度では省電力の効果が薄くなってしまう。
これは同一の処理能力の高いプロセッサを用いてマルチプロセッサを構成し、処理量に応じて余剰のプロセッサを停止するなどしたとしても、最後に稼動中のプロセッサで同様の問題が発生する。
(第1の実施形態)
図1に本実施形態における制御システムの構成図の一例を示す。図1では、制御装置100、プロセッサB101、外部制御回路102、プロセッサA103及び電源回路104が示されている。
図1に本実施形態における制御システムの構成図の一例を示す。図1では、制御装置100、プロセッサB101、外部制御回路102、プロセッサA103及び電源回路104が示されている。
制御装置100は、内蔵する外部制御回路102を介してさまざまな機器を制御する装置である。
プロセッサB101はプロセッサA103とともにマルチプロセッサ構成となっている。プロセッサB101は外部制御回路102に対し指示を与えることにより、図示していないが外部制御回路102を介してさまざまな機器を制御する機能を備える。
外部制御回路102は、プロセッサB101、及びプロセッサA103からの指示を受け、制御装置100の外部の機器を制御する機能を備えている。あるいは外部制御回路102自身が制御装置100内部に制御対象となる機器を内蔵していてもかまわない。
プロセッサA103は、プロセッサB101とは異なるプロセッサであり、プロセッサB101と比べて消費電力が低いという特徴を有している。一般的なプロセッサであればさらに処理能力も低いと考えられるため、本実施形態ではプロセッサB101と比べて処理能力も低いものとして説明する。しかしながら本実施形態における制御システムでは必ずしも処理能力が低い必要はなくプロセッサの処理能力は要件とはならない。
電源回路104は、プロセッサA103により制御される、プロセッサB101に電力を供給する電源回路である。プロセッサA103の指示によりプロセッサB101に対し電力の供給、停止をする機能を有している。
図3は本実施形態における制御システムの制御フローの一例を示す図である。
本実施形態の初期状態ではプロセッサB101とプロセッサA103がともに稼動しており、プロセッサB101により機器の制御が行われている状態を想定する。
まずプロセッサB101により機器の制御がされているときに(ステップS01)、稼働中のプロセッサA103によって外部制御回路102に必要な処理の状況を求める(ステップS02)。ここでいう処理の状況とは、たとえば現在の処理内容から予想される処理量を求めることである。あるいは所定の処理を開始するとのトリガを受信した場合が考えられる。プロセッサA103によって求めた処理状況から、プロセッサB101が現在実行中の処理量が、プロセッサA103が備える処理能力で不足するか否かを判定する(ステップS03)。
ステップS03で、プロセッサA103の処理能力では不足すると判定(Yes)された場合、プロセッサA103は電源回路104を制御して引き続きプロセッサB101の電源をON状態とし、一連の処理を終了する。このときプロセッサB101の電源がOFFであった場合はプロセッサB101の電源をON状態とし、プロセッサB101に機器を制御させる。
ステップS03でNoと判定された場合、現在プロセッサB101で処理中の機器の制御は、より低消費電力で稼動するプロセッサA103の備える処理能力で十分処理可能であるとみなされる。これを受けてプロセッサA103はプロセッサB101が処理中の機器の制御を引き継ぐため、電源回路104を制御してプロセッサB101への電源の供給を停止する(ステップS05)。以降、プロセッサA103はプロセッサB101の処理を引き継ぐ。その後、しかるべきタイミングで外部制御回路102の処理状況を求め(ステップS02)、必要であれば上記フローを繰り返す。
ステップS02における判定は、たとえば高い処理能力を要する機器の制御をあらかじめ選定しておき、その処理が開始された場合にYesと判定されるようにしておく方法が考えられる。あるいはそれらの処理の組み合わせをあらかじめ選定しておき、所定の組み合わせの処理が開始された場合に判定される方法でも良い。
プロセッサA103を低消費電力で稼動するプロセッサとし、一方、消費電力は高めであっても高い処理能力を必要とする場合に稼動させるプロセッサとしてプロセッサB101を備える制御装置とする。そして制御対象の機器に対する処理量に応じてプロセッサA103が代行し、あるいはプロセッサB101の稼動状態を制御することで機器の制御に支障を与えずに、より消費電力を抑えることが可能な計算機装置を提供することができる。
(第2の実施形態)
図3に本実施形態における制御システムの構成図の一例を示す。図3では、制御装置300、プロセッサB101、外部制御回路102、プロセッサA103、電源回路104、メモリ301、HDD部302、DVD駆動装置303、Audio部304、Video部305、LANインタフェース部306及びLAN307が示されている。
図3に本実施形態における制御システムの構成図の一例を示す。図3では、制御装置300、プロセッサB101、外部制御回路102、プロセッサA103、電源回路104、メモリ301、HDD部302、DVD駆動装置303、Audio部304、Video部305、LANインタフェース部306及びLAN307が示されている。
制御装置100は、内蔵する外部制御回路102を介して図示するようなさまざまな機器を制御する装置である。
プロセッサB101はプロセッサA103とともにマルチプロセッサ構成となっている。プロセッサB101は外部制御回路102に対し指示を与えることにより、外部制御回路102を介して図示するようなさまざまな機器を制御する機能を備える。
外部制御回路102は、プロセッサB101、及びプロセッサA103からの指示を受け、制御装置100の外部の機器を制御する機能を備えている。あるいは外部制御回路102自身が制御装置100内部に制御対象となる機器を内蔵していてもかまわない。
プロセッサA103は、プロセッサB101とは異なるプロセッサであり、プロセッサB101と比べて消費電力が低いという特徴を有している。一般的なプロセッサであればさらに処理能力も低いと考えられるため、本実施形態ではプロセッサB101と比べて処理能力も低いものとして説明する。しかしながら本実施形態における制御システムでは必ずしも処理能力が低い必要はなくプロセッサの処理能力は要件とはならない。
電源回路104は、プロセッサA103により制御される、プロセッサB101に電力を供給する電源回路である。プロセッサA103の指示によりプロセッサB101に対し電力の供給、停止をする機能を有している。
メモリ301はデータを記憶し、読み出しが可能な記録媒体である。たとえば、機器に内蔵されているメモリ装置であっても良いし、リムーバブルメモリ(USBメモリ等)であっても良い。メモリ301へのデータの記憶、読み出しは外部制御回路102を介して行われる。
HDD部302は磁気ディスク装置への記憶、読み出し等を制御する機能を有する。
DVD駆動装置303は、たとえばDVD(Digital Versatile Disk)の読み込みをするためのドライブ装置である。DVDへの書き込みや、CD−ROM等が扱えるものであっても良い。特に所定の規格に従ったものに限定しない。
Audio部304は、音楽や音声を再生する機能を有する。外部制御回路102を介して受け取ったデジタルデータ、あるいはアナログ信号に基づいて制御装置300の外部に音声情報として出力する。
Video部305は、外部制御回路102を介して受け取った動画情報をもとに動画を再生する機能を有する。受け取る動画情報は画像圧縮データであっても、アナログデータであってもかまわない。Video部305の実装に関しては特に特定しない。一般的には画像情報が圧縮された形で取り扱われるため動画再生には情報を復号する処理が必要となり、高度な処理能力が必要となる場合が多い。
LANインタフェース部306は、LAN307を介して他の通信機器を通信するためのインタフェース機能を有する。外部の通信機器を通信する場合には、外部制御回路102を介してLANインタフェース部306と情報の授受を行う。
LAN307は、たとえばIEEE802.3で規定される有線LANや、IEEE802.11で規定される無線LANである。制御に必要な他の機器と通信できる限り、赤外線を用いたIrDAやその他の通信規格に準拠するものであってもかまわない。
本実施形態では上記のような外部制御機器を想定しているが、必ずしもこれらの機器を備えていなければならないことはなく、またこれら以外の機器の制御を行うものであってもかまわない。
図3は本実施形態における制御システムの制御フローの一例を示す図である。
本実施形態の初期状態ではプロセッサB101とプロセッサA103がともに稼動しており、プロセッサB101により機器の制御が行われている状態を想定する。
まずプロセッサB101により機器の制御がされているときに(ステップS01)、稼働中のプロセッサA103によって外部制御回路102に必要な処理の状況を求める(ステップS02)。ここでいう処理の状況とは、たとえば現在の処理内容から予想される処理量を求めることである。あるいは所定の処理を開始するとのトリガを受信した場合が考えられる。プロセッサA103によって求めた処理状況から、プロセッサB101が現在実行中の処理量が、プロセッサA103が備える処理能力で不足するか否かを判定する(ステップS03)。
ステップS03で、プロセッサA103の処理能力では不足すると判定(Yes)された場合、プロセッサA103は電源回路104を制御して引き続きプロセッサB101の電源をON状態とし、一連の処理を終了する。このときプロセッサB101の電源がOFFであった場合はプロセッサB101の電源をON状態とし、プロセッサB101に機器を制御させる。
ステップS03でNoと判定された場合、現在プロセッサB101で処理中の機器の制御は、より低消費電力で稼動するプロセッサA103の備える処理能力で十分処理可能であるとみなされる。これを受けてプロセッサA103はプロセッサB101が処理中の機器の制御を引き継ぐため、電源回路104を制御してプロセッサB101への電源の供給を停止する(ステップS05)。以降、プロセッサA103はプロセッサB101の処理を引き継ぐ。その後、しかるべきタイミングで外部制御回路102の処理状況を求め(ステップS02)、必要であれば上記フローを繰り返す。
ステップS02における判定は、たとえば高い処理能力を要する機器の制御をあらかじめ選定しておき、その処理が開始された場合にYesと判定されるようにしておく方法が考えられる。本実施形態では、動画再生が始まった場合にはYesと判定されるように構成することができる。あるいはそれらの処理の組み合わせをあらかじめ選定しておき、所定の組み合わせの処理が開始された場合に判定される方法でも良い。本実施形態では、HDDに記録された音楽情報を再生するといった組み合わせの場合にYesと判定されるようにすることができる。他の判定方法としては、たとえば休眠状態にあってプロセッサB101が停止中にLANインタフェース部306を介して特殊なパケット(マジックパケット等)を受信したとプロセッサA103が検出することによりYesと判定し、この休眠状態を解除しプロセッサB101を稼動状態にするといった方法が考えられる。
一方、プロセッサA103で処理が可能な場合、つまりステップS02でNoと判定される場合の一例としては、たとえば動画再生中の一時停止のときや写真等の静止画の再生中が考えられる。静止画の表示には動画再生ほどの処理能力を要求されないのが一般的である。あるいはLANインタフェース部306を介して受信したデータを単に他の通信装置に転送するようなハブ(hub)として機能させるような場合が考えられる。受信したデータの内容を逐一チェックしないこのような場合には、低い処理能力で処理可能できると考えられる。上述したように省電力状態にあって通常の稼動状態に復帰するまでの待機時の処理にも適していると考えられる。
プロセッサA103を低消費電力で稼動するプロセッサとし、一方、消費電力は高めであっても高い処理能力を必要とする場合に稼動させるプロセッサとしてプロセッサB101を備える制御装置とする。そして制御対象の機器に対する処理量に応じてプロセッサA103が代行し、あるいはプロセッサB101の稼動状態を制御することで機器の制御に支障を与えずに、より消費電力を抑えることが可能な計算機装置を提供することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
100・・・制御装置、101・・・プロセッサB、102・・・外部制御回路、103・・・プロセッサA、104・・・電源回路、300・・・制御装置、301・・・メモリ、302・・・HDD部、303・・・DVD駆動装置、304・・・Audio部、305・・・Video部、306・・・LANインタフェース部、307・・・LAN
Claims (6)
- あらかじめ定められた処理を実行する計算機装置であって、
前記処理を実行するための第1のプロセッサと、
前記第1のプロセッサよりも稼働中の消費電力が低い第2のプロセッサと、
前記処理の状況を検出する検出手段と、
前記第2のプロセッサからの指示により、前記第1のプロセッサの稼動を停止させる停止手段とを具備し、
前記第2のプロセッサは、前記検出手段が検出した前記処理を前記第2のプロセッサが備える処理能力で実行できる場合、前記停止手段により前記第1のプロセッサの稼動を停止させるとともに前記第2のプロセッサで該処理を継続する
ことを特徴とする計算機装置。 - ネットワークを介して他の通信装置と通信する通信装置であって、
前記通信の処理を実行するための第1のプロセッサと、
前記第1のプロセッサよりも稼働中の消費電力が低い第2のプロセッサと、
前記第2のプロセッサからの指示により、前記第1のプロセッサの稼動を停止させる停止手段とを具備し、
前記第2のプロセッサは、前記通信に必要な機能を前記第2のプロセッサが備える処理能力で実現できる場合、前記停止手段により前記第1のプロセッサの稼動を停止させるとともに前記第2のプロセッサを用いて該機能を実現する
ことを特徴とする通信装置。 - 前記第2のプロセッサからの指示により、前記第1のプロセッサを停止状態から稼動状態にする稼動手段をさらに備え、
前記第2のプロセッサは、前記ネットワークを介して他の通信装置から特定のデータを受信した場合、前記稼動手段により前記第1のプロセッサを稼動させる
ことを特徴とする請求項2に記載の通信装置。 - 第1のプロセッサと第2のプロセッサを備えた計算機装置において、
ある処理を実行するために設けられた前記第1のプロセッサによって該処理を実行中に、
前記第1のプロセッサよりも稼働中の消費電力が低い前記第2のプロセッサを用いて、前記処理の状況を検出し、
この検出した処理を前記第2のプロセッサが備える処理能力で実行できる場合、
前記第1のプロセッサの稼動を停止し、かつ、前記第2のプロセッサで該処理を継続する
ことを特徴とする計算機装置の消費電力制御方法。 - ネットワークを介して他の通信装置と通信する、第1のプロセッサと第2のプロセッサを備えた通信装置において、
前記通信の処理を実行するために設けられた前記第1のプロセッサによって該通信を実現し、
前記第1のプロセッサよりも稼働中の消費電力が低い前記第2のプロセッサを用いて、前記通信の状況を検出し、
この検出した通信を前記第2のプロセッサが備える処理能力で実現できる場合、
前記第1のプロセッサの稼動を停止し、かつ、前記第2のプロセッサを用いて該通信を継続する
ことを特徴とする通信装置の消費電力制御方法。 - ネットワークを介して他の通信装置と通信する、第1のプロセッサと第2のプロセッサを備えた通信装置において、
前記通信の処理を実行するために設けられた前記第1のプロセッサが停止中の場合、
前記第1のプロセッサよりも稼働中の消費電力が低い前記第2のプロセッサを用いて、前記通信の状況を検出し、
前記第2のプロセッサは、前記ネットワークを介して他の通信装置から特定のデータを受信したときは前記第1のプロセッサを稼動させ、前記第1のプロセッサによって該通信の処理を実行する
ことを特徴とする通信装置の消費電力制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148263A JP2006323761A (ja) | 2005-05-20 | 2005-05-20 | 計算機装置、通信装置及びこれを用いた消費電力制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148263A JP2006323761A (ja) | 2005-05-20 | 2005-05-20 | 計算機装置、通信装置及びこれを用いた消費電力制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006323761A true JP2006323761A (ja) | 2006-11-30 |
Family
ID=37543374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148263A Withdrawn JP2006323761A (ja) | 2005-05-20 | 2005-05-20 | 計算機装置、通信装置及びこれを用いた消費電力制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006323761A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010072794A (ja) * | 2008-09-17 | 2010-04-02 | Nec Personal Products Co Ltd | 情報処理装置 |
JP2011523149A (ja) * | 2008-06-12 | 2011-08-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スリーププロセッサ |
WO2017104227A1 (ja) * | 2015-12-18 | 2017-06-22 | ソニー株式会社 | 情報処理装置、情報処理方法およびプログラム |
US10127051B2 (en) | 2014-11-07 | 2018-11-13 | Samsung Electronics Co., Ltd. | Multi-processor device |
-
2005
- 2005-05-20 JP JP2005148263A patent/JP2006323761A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011523149A (ja) * | 2008-06-12 | 2011-08-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スリーププロセッサ |
US8683247B2 (en) | 2008-06-12 | 2014-03-25 | Advanced Micro Devices, Inc. | Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor |
KR101519082B1 (ko) * | 2008-06-12 | 2015-05-11 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 슬리프 프로세서 |
JP2010072794A (ja) * | 2008-09-17 | 2010-04-02 | Nec Personal Products Co Ltd | 情報処理装置 |
US10127051B2 (en) | 2014-11-07 | 2018-11-13 | Samsung Electronics Co., Ltd. | Multi-processor device |
WO2017104227A1 (ja) * | 2015-12-18 | 2017-06-22 | ソニー株式会社 | 情報処理装置、情報処理方法およびプログラム |
JPWO2017104227A1 (ja) * | 2015-12-18 | 2018-10-04 | ソニー株式会社 | 情報処理装置、情報処理方法およびプログラム |
US11029743B2 (en) | 2015-12-18 | 2021-06-08 | Sony Corporation | Information processing device and information processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005235384A (ja) | ハードディスクドライブのアイドル動作モードの制御方法,ハードディスクの制御方法,ハードディスクドライブ,コンピュータ可読記録媒体 | |
US7949795B2 (en) | Power conservation in data storage device by only starting the active state when the measured time indicates data is present on the interface | |
JP2005135350A (ja) | 温度制御装置及びその方法、携帯端末装置並びに温度制御プログラム | |
JP6240225B2 (ja) | ポータブルコンピューティングデバイスにおける電圧モードの温度駆動型選択のためのシステムおよび方法 | |
JP2006323761A (ja) | 計算機装置、通信装置及びこれを用いた消費電力制御方法 | |
JP2007180600A (ja) | 電子機器および該電子機器におけるデータ転送速度制御方法 | |
US20010026416A1 (en) | Magnetic storage and head unload controlling method of magnetic storage | |
US20060001995A1 (en) | Recording and playback apparatus, recording controlling method, and recording medium | |
TWI772438B (zh) | 用於計算設備中的動態緩衝器大小設定的系統和方法 | |
JP2010122875A (ja) | 情報処理装置および情報処理方法 | |
JP2008158787A (ja) | 情報処理装置および温度制御方法 | |
JP3892007B2 (ja) | ディスクドライブの制御方法及び制御装置 | |
JP4405577B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4374070B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2006331610A (ja) | 記憶装置、記憶方法、プログラムおよび記録媒体 | |
JPH11191262A (ja) | パワーマネージメント装置及びパワーマネージメント方法 | |
JP2003337634A (ja) | コンピュータ装置及びプロセッサ制御方法及びプロセッサ制御方法をコンピュータに実行させるためのプログラム及びプロセッサ制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP4405576B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4405578B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4352100B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4435260B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2002055731A (ja) | 電力制御方法及び記録再生装置 | |
JP4410298B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2021089486A (ja) | 位置通知装置、情報処理装置、位置通知方法及びプログラム | |
JP2005141850A (ja) | 情報再生システム、情報再生駆動制御方法、該方法を実行するためのプログラム及び該プログラムを格納したコンピュータ読み取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080424 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100208 |