JP4954957B2 - プロセッサハードウェアフィードバックメカニズムを用いた最適プロセッサ性能レベルを選択するためのシステムおよび方法 - Google Patents
プロセッサハードウェアフィードバックメカニズムを用いた最適プロセッサ性能レベルを選択するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP4954957B2 JP4954957B2 JP2008248759A JP2008248759A JP4954957B2 JP 4954957 B2 JP4954957 B2 JP 4954957B2 JP 2008248759 A JP2008248759 A JP 2008248759A JP 2008248759 A JP2008248759 A JP 2008248759A JP 4954957 B2 JP4954957 B2 JP 4954957B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- state
- machine
- frequency
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Description
301 フロントサイドバス
303 メモリバス
305 グラフィックバス
310 プロセッサ
314 MCH(ノースブリッジ)
316 AGP ディスクリートGFX
320 ICH(サウスブリッジ)
352 Flash(ファームウエアハブ)
356 スーパーI/O
Claims (21)
- プラットフォーム上のプロセッサ状態を選ぶシステムであって:
現在のプロセッサ周波数、および前記プロセッサがビジーである時間のパーセンテージを含むプロセッサ状態に関したハードウェアフィードバックを提供するための回路を有するプロセッサと;
プロセッサストール時間情報に基づいて前記ハードウェアフィードバックを調整し、調整された前記フィードバックに基づいて、前記プロセッサ状態を更新するための手段であって、前記調整および更新は、前記プロセッサ状態をアップデートするためにロジックによって有効なプロセッサ状態が読み出される前に、実行される、手段と;
を有し、
前記調整し更新するための手段は、一つ以上のアクタが実際のプロセッサの周波数を計数した第1のマシン状態レジスタおよび最大プロセッサ周波数を計数した第2のマシン状態レジスタの比率の算出の結果を使用することを許可する前に、前記第1のマシン状態レジスタのための値を修正するロジックを更に有し、前記修正は、プロセッサストール時間情報を適用し、新しいプロセッサ周波数を算出する、
システム。 - 前記調整し更新するための手段は、前記ハードウェアフィードバックおよびプロセッサストール時間情報を受信するための、かつ前記ハードウェアフィードバックおよびプロセッサストール時間情報に基づいて新しいプロセッサ周波数を算出するための、かつ前記新しいプロセッサ周波数を前記プロセッサで開始させるための前記一つ以上のアクタを有する請求項1に記載のシステム。
- 前記一つ以上のアクタは、オペレーティングシステム、プロセッサ回路、プロセッサ内部のソフトウェアエージェント、ファームウェアサービス、組み込みパーティションエージェント、仮想アプライアンスエージェント、オペレーティングシステムの外部のソフトウェアエージェントおよび前記プロセッサの外部の回路、からなるグループから選択される請求項2に記載のシステム。
- 前記一つ以上のアクタは、オペレーティングシステム、プロセッサ回路、ファームウェアサービス、組み込みパーティションエージェント、仮想アプライアンスエージェント、オペレーティングシステムの外部のソフトウェアエージェントおよび前記プロセッサの外部の回路、からなるグループから選択される請求項1に記載のシステム。
- 前記プロセッサ状態を更新するための目標P−State(P−Statetarget)は、前記プロセッサがビジーである時間パーセンテージ(%Busy)と、有効なP−State(P−Stateeffective)との積によって、P−Statetarget←%Busy*P−Stateeffectiveの算出式により決定され、前記P−Stateeffectiveは、前記プロセッサの、プロセッサストール時間情報、現在のP−Stateおよび最大周波数に依存する請求項1に記載のシステム。
- 前記第1のマシン状態レジスタ(MSR)は、IA32_APERF MSRであり、前記第2のマシン状態レジスタは、IA32_MPERF MSRであって、IA32_APERFは実際のプロセッサ周波数を計数し、かつIA32_MPERFは最大プロセッサ周波数を計数するものであって、比率IA32_APERF/IA32_MPERFと、前記プロセッサがビジーである時間のパーセンテージとの積が、前記IA32_APERFの修正前の前記プロセッサの有効なP−Stateを含み、かつIA32_APERFレジスタが、プロセッサストール時間情報に基づき減ぜられる請求項1に記載のシステム。
- 前記プロセッサ状態を更新するための手段が、第1のマシン状態レジスタおよび第2のマシン状態レジスタの比率を算出した結果を修正するロジックを更に有する手段であって、前記修正はプロセッサストール時間情報に基づく請求項1に記載のシステム。
- 前記プロセッサ状態を更新するための手段が、第1のマシン状態レジスタおよび第2のマシン状態レジスタの比率の算出の結果を使用する前に、前記第1のマシン状態レジスタの値を修正するロジックをさらに有し、前記修正はプロセッサストール時間情報を反映しているカウンタを適用する請求項1に記載のシステム。
- ハードウェア、ソフトウェアまたはこれら2つの組合せによって実行される、プラットフォーム上のプロセッサ状態の選択のための方法であって:
現在のプロセッサ周波数、および前記プロセッサがビジーである時間のパーセンテージを含むプロセッサ状態に関したハードウェアフィードバックを、前記プラットフォーム上のプロセッサから受け取るステップと;
プロセッサストール時間情報に基づいて前記ハードウェアフィードバックを調整し、調整された前記フィードバックに基づいて前記プロセッサ状態を更新するステップであって、前記調整および更新は、前記プロセッサ状態をアップデートするためにロジックによって有効なプロセッサ状態が読み出される前に、実行される、ステップと;
を有し、
前記更新するステップは、実際のプロセッサの周波数を計数した第1のマシン状態レジスタおよび最大プロセッサ周波数を計数した第2のマシン状態レジスタの比率の算出の前に、前記第1のマシン状態レジスタの値を変更するステップを更に有し、前記修正は、プロセッサストール時間情報を適用し、新しいプロセッサ周波数を算出する、
方法。 - 前記フィードバックおよびプロセッサストール時間情報に基づいて新しいプロセッサ周波数を算出するステップ;および
前記プロセッサの前記新しいプロセッサ周波数を開始するステップ;
を更に有する請求項10に記載の方法。 - 前記算出するステップおよび前記開始するステップは、オペレーティングシステム、プロセッサ回路、プロセッサ内部のソフトウェアエージェント、ファームウェアサービス、組み込みパーティションエージェント、仮想アプライアンスエージェント、オペレーティングシステムの外部のソフトウェアエージェントおよび前記プロセッサの外部の回路、からなるグループから選択される一つ以上のアクタにより実行される請求項11に記載の方法。
- ビジーである時間パーセンテージ(%Busy)と、有効なP−State(P−Stateeffective)との積によって、P−Statetarget←%Busy*P−Stateeffectiveに従って、前記プロセッサ周波数を更新するための目標P−State(P−Statetarget)を決定するステップを更に有する方法であって、前記P−Stateeffectiveは、前記プロセッサの、プロセッサストール時間情報、現在のP−Stateおよび最大周波数に依存する請求項10に記載の方法。
- 前記プロセッサ状態を更新するステップは、第1のマシン状態レジスタおよび第2のマシン状態レジスタの比率を算出した結果を修正するステップを更に有し、前記修正はプロセッサストール時間情報に基づく請求項10に記載の方法。
- 現在のプロセッサ周波数、および前記プロセッサがビジーである時間のパーセンテージを含むプロセッサ状態に関したハードウェアフィードバックを、プラットフォーム上のプロセッサから受け取る手順と;
プロセッサストール時間情報に基づいて前記ハードウェアフィードバックを調整し、調整された前記フィードバックに基づいて前記プロセッサ状態を更新する手順であって、前記調整および更新は、前記プロセッサ状態をアップデートするためにロジックによって有効なプロセッサ状態が読み出される前に、実行される、手順と;
を機械に実行させるための命令であって、 前記更新する手順は、実際のプロセッサの周波数を計数した第1のマシン状態レジスタおよび最大プロセッサ周波数を計数した第2のマシン状態レジスタの比率の算出の前に、前記第1のマシン状態レジスタの値を修正する手順を更に有し、前記修正は、プロセッサストール時間情報を適用し、新しいプロセッサ周波数を算出する、命令を記憶した、前記プラットフォーム上のプロセッサ状態の選択のための、機械読み取り可能な記録媒体。 - 前記フィードバックおよびプロセッサストール時間情報に基づいて新しいプロセッサ周波数を算出する手順;および
前記プロセッサの前記新しいプロセッサ周波数を開始する手順と;
を機械に実行させるための命令を記憶した、請求項16に記載の機械読み取り可能な記録媒体。 - 前記算出する手順および開始する手順は、オペレーティングシステム、プロセッサ回路、プロセッサ内部のソフトウェアエージェント、ファームウェアサービス、組み込みパーティションエージェント、仮想アプライアンスエージェント、オペレーティングシステムの外部のソフトウェアエージェントおよび前記プロセッサの外部の回路、からなるグループから選択される一つ以上のアクタにより実行される請求項17に記載の機械読み取り可能な記録媒体。
- ビジーである時間パーセンテージ(%Busy)と、有効なP−State(P−Stateeffective)との積によって、P−Statetarget←%Busy*P−Stateeffectiveに従って、前記プロセッサの周波数を更新するための目標P−State(P−Statetarget)を決定する手順を機械に実行させるための命令を更に記憶した、機械読み取り可能な記録媒体であって、前記P−Stateeffectiveは、前記プロセッサの、プロセッサストール時間情報、現在のP−Stateおよび最大周波数に依存する請求項16に記載の機械読み取り可能な記録媒体。
- 前記プロセッサ状態を更新する手順は、第1のマシン状態レジスタおよび第2のマシン状態レジスタの比率を算出した結果を修正する手順を更に有し、前記修正はプロセッサストール時間情報に基づく請求項16に記載の機械読み取り可能な記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/864,800 | 2007-09-28 | ||
US11/864,800 US7917789B2 (en) | 2007-09-28 | 2007-09-28 | System and method for selecting optimal processor performance levels by using processor hardware feedback mechanisms |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009110509A JP2009110509A (ja) | 2009-05-21 |
JP4954957B2 true JP4954957B2 (ja) | 2012-06-20 |
Family
ID=40019684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248759A Expired - Fee Related JP4954957B2 (ja) | 2007-09-28 | 2008-09-26 | プロセッサハードウェアフィードバックメカニズムを用いた最適プロセッサ性能レベルを選択するためのシステムおよび方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7917789B2 (ja) |
JP (1) | JP4954957B2 (ja) |
CN (1) | CN101539799B (ja) |
GB (1) | GB2453257B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090210740A1 (en) * | 2008-02-14 | 2009-08-20 | Song Huang | Off-chip access workload characterization methodology for optimizing computing efficiency |
WO2009125789A1 (ja) * | 2008-04-09 | 2009-10-15 | 日本電気株式会社 | 計算機システムとその動作方法 |
US8230245B2 (en) * | 2009-01-23 | 2012-07-24 | Dell Products, L.P. | Method and system for operating-system-independent power management using performance verifications |
US8276015B2 (en) * | 2009-02-23 | 2012-09-25 | International Business Machines Corporation | Managing the power-performance range of an application |
CN102141920B (zh) * | 2010-01-28 | 2014-04-02 | 华为技术有限公司 | 一种动态配置C-State方法和通信设备 |
US9268389B2 (en) | 2010-03-23 | 2016-02-23 | Sony Corporation | Reducing power consumption on a processor system by masking actual processor load with insertion of dummy instructions |
US8984305B2 (en) | 2010-12-21 | 2015-03-17 | Intel Corporation | Method and apparatus to configure thermal design power in a microprocessor |
US9304570B2 (en) | 2011-12-15 | 2016-04-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements |
US8966296B2 (en) | 2012-07-17 | 2015-02-24 | Hewlett-Packard Development Company, L.P. | Transitioning a performance state of a processor |
EP2954385A1 (en) * | 2013-02-05 | 2015-12-16 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
EP2849024A1 (en) | 2013-09-16 | 2015-03-18 | ST-Ericsson SA | Power consumption management system and method |
US9436265B2 (en) | 2013-10-24 | 2016-09-06 | Fujitsu Limited | Information processing apparatus and load control method |
US9864667B2 (en) * | 2015-09-25 | 2018-01-09 | Intel Corporation | Techniques for flexible and dynamic frequency-related telemetry |
US20170212581A1 (en) * | 2016-01-25 | 2017-07-27 | Qualcomm Incorporated | Systems and methods for providing power efficiency via memory latency control |
US10108564B2 (en) * | 2016-03-28 | 2018-10-23 | Qualcomm Incorporated | Active and stall cycle based dynamic scaling of processor frequency and bus bandwidth |
KR102670999B1 (ko) * | 2016-12-28 | 2024-05-30 | 삼성전자주식회사 | Dvfs 동작을 수행하는 어플리케이션 프로세서, 이를 포함하는 컴퓨팅 시스템 및 이의 동작 방법 |
US11054883B2 (en) * | 2017-06-19 | 2021-07-06 | Advanced Micro Devices, Inc. | Power efficiency optimization in throughput-based workloads |
US11017077B2 (en) * | 2018-03-21 | 2021-05-25 | Nxp Usa, Inc. | Run-time security protection system and method |
CN112015260A (zh) * | 2019-05-31 | 2020-12-01 | 中兴通讯股份有限公司 | 处理器的性能状态的调节方法、装置、uefi及存储介质 |
CN117909160B (zh) * | 2024-03-19 | 2024-06-11 | 华中科技大学 | 基于物联网的固件崩溃分析方法及装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01292416A (ja) * | 1988-05-19 | 1989-11-24 | Fuji Facom Corp | プロセッサの消費電力低減方式 |
JPH0351902A (ja) * | 1989-07-20 | 1991-03-06 | Tokyo Electric Co Ltd | データ処理装置 |
JP2766170B2 (ja) * | 1993-10-08 | 1998-06-18 | 日本電気株式会社 | Cpu稼働率に基づいた省電力方式 |
JPH10268963A (ja) * | 1997-03-28 | 1998-10-09 | Mitsubishi Electric Corp | 情報処理装置 |
US7010708B2 (en) * | 2002-05-15 | 2006-03-07 | Broadcom Corporation | Method and apparatus for adaptive CPU power management |
JP2001256067A (ja) * | 2000-03-08 | 2001-09-21 | Mitsubishi Electric Corp | プロセッサ省電力制御方法、記憶媒体、およびプロセッサ省電力制御装置 |
US7149909B2 (en) * | 2002-05-09 | 2006-12-12 | Intel Corporation | Power management for an integrated graphics device |
US7131015B2 (en) * | 2002-11-12 | 2006-10-31 | Arm Limited | Performance level selection in a data processing system using a plurality of performance request calculating algorithms |
US7770034B2 (en) * | 2003-12-16 | 2010-08-03 | Intel Corporation | Performance monitoring based dynamic voltage and frequency scaling |
US7219245B1 (en) * | 2004-06-03 | 2007-05-15 | Advanced Micro Devices, Inc. | Adaptive CPU clock management |
US7386739B2 (en) * | 2005-05-03 | 2008-06-10 | International Business Machines Corporation | Scheduling processor voltages and frequencies based on performance prediction and power constraints |
US7861068B2 (en) * | 2006-03-07 | 2010-12-28 | Intel Corporation | Method and apparatus for using dynamic workload characteristics to control CPU frequency and voltage scaling |
-
2007
- 2007-09-28 US US11/864,800 patent/US7917789B2/en not_active Expired - Fee Related
-
2008
- 2008-09-26 GB GB0817747A patent/GB2453257B/en not_active Expired - Fee Related
- 2008-09-26 JP JP2008248759A patent/JP4954957B2/ja not_active Expired - Fee Related
- 2008-09-28 CN CN2008101769275A patent/CN101539799B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB0817747D0 (en) | 2008-11-05 |
CN101539799B (zh) | 2012-09-26 |
US20090089598A1 (en) | 2009-04-02 |
JP2009110509A (ja) | 2009-05-21 |
US7917789B2 (en) | 2011-03-29 |
CN101539799A (zh) | 2009-09-23 |
GB2453257B (en) | 2011-04-13 |
GB2453257A (en) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4954957B2 (ja) | プロセッサハードウェアフィードバックメカニズムを用いた最適プロセッサ性能レベルを選択するためのシステムおよび方法 | |
US8347119B2 (en) | System and method for processor utilization adjustment to improve deep C-state use | |
EP3155521B1 (en) | Systems and methods of managing processor device power consumption | |
CN102057344B (zh) | 睡眠处理器 | |
US10564705B2 (en) | Platform power consumption reduction via power state switching | |
CN105183128B (zh) | 强制处理器进入低功率状态 | |
JP5771327B2 (ja) | プロセッサの非コア回路の消費電力の低減 | |
US9442732B2 (en) | Running state power saving via reduced instructions per clock operation | |
CN112445310A (zh) | 主动di/dt电压下降抑制 | |
US8286169B2 (en) | Dynamic scheduling an interval for polling devices based on a current operational power mode in an extensible firmware interface architecture | |
JP5763168B2 (ja) | プロセッサパフォーマンスマネジメントシステムからの処理のマスキングによる電源消費の低減 | |
CN107533354B (zh) | 控制处理器的处理引擎的性能状态 | |
WO2013147801A1 (en) | Dynamic power limit sharing in a platform | |
US9026829B2 (en) | Package level power state optimization | |
US20030120960A1 (en) | Power management using processor throttling emulation | |
CN112306623A (zh) | 深度学习任务的处理方法、装置及计算机可读存储介质 | |
CN109564460B (zh) | 在处理器中提供用于降级控制信息的接口 | |
JP2022138116A (ja) | 管理バスのための通信プロトコルの選択 | |
JP2022153488A (ja) | プロセッサ機構をダイナミックにチューニングするための技術 | |
CN103853527A (zh) | 切换多线程程序中的对象锁定模式的方法和系统 | |
US7114089B2 (en) | System for controlling operation of a processor based on information contained within instruction word | |
US9760145B2 (en) | Saving the architectural state of a computing device using sectors | |
JP2004252987A (ja) | 同時多重スレッディングプロセッサ回路、動作するスレッドの数に基づいて相異なる性能レベルで動作するように構成されるコンピュータプログラム製品及びこれらを動作させる方法 | |
US20130304997A1 (en) | Command Throttling for Multi-Channel Duty-Cycle Based Memory Power Management | |
Ouni et al. | Inter-process communication energy estimation through AADL modeling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |