TWM412423U - Computer motherboard for reducing power consumption during sleep mode - Google Patents
Computer motherboard for reducing power consumption during sleep mode Download PDFInfo
- Publication number
- TWM412423U TWM412423U TW099215524U TW99215524U TWM412423U TW M412423 U TWM412423 U TW M412423U TW 099215524 U TW099215524 U TW 099215524U TW 99215524 U TW99215524 U TW 99215524U TW M412423 U TWM412423 U TW M412423U
- Authority
- TW
- Taiwan
- Prior art keywords
- power
- power supply
- computer motherboard
- memory
- computer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
Description
M412423 本創作人有鐘於上述習知電腦主機缺失,乃亟思創作而改良 一種電腦主機板其可解決上述缺失。 【新型内容】 本創作的第一目的係提供一種電腦主機板,用來減少在休眠到記 憶體(Suspend to memory)狀態時的耗電量。 本創作的第二目的係提供—種電齡機板,可在休眠狀態時僅 有主記憶體、在平臺控制單元内部與膽模式有關的部份元件、本創 作的卽電控織置與電私mi裝置_續轉供電以外,㈣有其它 兀件白可斷電’但仍具有自S3狀態喚醒恢復的能力,以更加節省電 力。 為達成本創作上述㈣,本創作提供一種可降低在休眠狀態耗電 电腦主機板’其巾該電腦主機板係,電氣性連接—電源供應器,以 及°玄4主機板至少包含·—巾央處理諸雜制綠置一中央處 理裔―舌己憶體控制器、—平臺控制單元(pcH,piatf〇rm⑺伽⑽ H:、—超級輸人輸出咖)晶片、—通訊“、複數個主記憶體插 ’、系用來插接具自動自我刷新魏隨機動態記憶體所組成的主記 ^體^己憶體供電供電模組、-基本輸入輸出(BIOS),其中該主 。己隐體供電供電模組係能夠在一 …印p㈣『如⑴模式 中對及主5己憶體繼續供電以及在一·(此印仏印p〇wer如⑴ 、式中可對在該平臺控制單元内部其與該DSW模式有關的部份元件 6 M412423 • i 腦主機板10新增了 DS3W省電模式10a。當電腦主機板丨〇進入本創作 的DS3W省電模式後’僅剩下主記憶體、節電控制裝置2卜電源開關裝 置23以及在平臺控制單;^1〇3内部其與騰模式有關的部份元件(以後 内谷間稱S POI内部it件i〇3a)等持續耗電外,而其他耗電相關部分的 元件皆全部斷電(_,此時僅有RTC與電源開關(ρ· butt〇n)可以 喚醒電腦系統。本創作具有DS3W省電模式iGa的電腦主機板1()在完全 不影響電«統功訂,鑛提供—種省電捕提供錢者選擇,即在 於ASW與DSW的省電模式之間,多了 一新的省電功能選擇,更進一步達 到節能省碳之目的。
請參見第三、四圖。為了揭露本創作的方便性與易於了解的目的, 在第三、四圖中,電齡機板1Q⑽出與本猶直接相_硬體組件, 然而屬於電齡機板Π)的其它該频件但與本解並無直接關聯,則 省略繪出其⑽些組件。本創作電齡輪1{)由於具有㈣控制裝置 21與電源開關裝置23的設計,因此能夠比ASW模式更加節省電力,同 時’本創作克服了習知電腦主機在ASW狀態下,無法切斷對平臺控制單 元(PCH,Platform Controller Hu_3(或南橋晶片)與超級輸入輸出 (SK),Supper Illput 0utput)晶片1〇4等電力供應的缺點。另一方面, 本創作電腦主機板1G亦克服了習知電腦主機在聰狀態下,無法喚醒 電腦系統的缺點。 ' 本創作電齡機板Π)主要增加了節電控健置裝置 23的設計’而節電控制裝置21與電源開關裝置23的電源乃來自於電 8 訊號211,如此令電源開關裝置23形成斷路(Open circuit)。節電控 制裝置21的又另一項功能乃是當接收到電源開關訊號40a後,則輪出 第二電壓準位的控制訊號211,如此令電源開關裝置23形成通路 (Closed circuit)。第一電壓準位與第二電壓準位是不同的電壓值》 節電控制裝置21乃電氣性連接於利用PCH103(或南橋晶片)。節 電控制裝置21利用PCH 103(或南橋晶片)發出的SLP_S3#訊號與 SLP_S4#訊號,來判斷是否為進入S3模式。當SLP_S3#訊號為低(L〇w) 準位,且SLP_S4#訊號為高(High)準位時,節電控制裝置21將會判斷 為進入S3模式》 當電源開關裝置23處於斷路狀態時,所述該些電源輸入接腳其電 氣性連接於電源開關裝置23的輸出端233,乃與電源供應器3〇形成斷 路’亦即,中央處理器10卜記憶體控制器102、PCH 103、SI0晶片104、 以及通訊晶片105等皆被斷電。當電源開關裝置23處於通路狀態時, 所述該些電源輸入接腳其電氣性連接於電源開關裝置23的輸出端 233 ’乃與電源供應器30形成通路,亦即,中央處理器IQ}、記憶趙控 制器102、PCH 103、SI0晶片104、以及通訊晶片1〇5等皆被恢復供電。 請參見第四圆,節電控制裝置21乃整合至SI〇晶片1〇4。電源開 關裝置23乃串聯連接於電源供應器3〇與脈波寬度調變切換(p觀挪,
Pulse Width Modulation Switching)供電模組 11〇 之間,經泖 供電模組110轉換後的電壓,乃至少供應給中央處理器⑻、記憶趙控 節電控制裝置21當接收到電源開關訊號40a後,如果節電控制裝 置21是採行它顆晶片的設計方式(亦即採行不是與SIO晶片104整合一 起的設計),則節電控制裝置21會複製電源開關訊號40a,並且輸出複 製的仿電源開關訊號40 a至電腦主機板1〇的si〇晶片104 »以及,節 %控制裝置21當接收到電源開關訊號40a後,則令電源開關裝置23 形成通路(Closed circuit)。 節電控制裝置21亦可採行特殊應用積體電路(ASIC,Applicati〇n
Specific Integrated Circuit)來予以實現。 恢復供電的電腦主機板1 〇,乃會產生RSMRST訊號(RSMRST訊號例 如由第一裝置1〇3或SI0晶片104產生),並且傳輸給pch 1〇3(或南橋 晶片)。接著’電腦主機板1〇會自動執行喚醒(Wake Up)程序。 主記憶體供電模組108的功能係用來將電源供應器3〇的電力,轉 換成供應給該些DDR3(或DDR2) DIMM 106的電力,因此當電腦主機板 10處於所述DS3W狀態時,電源供應器3〇仍會供應電力給主記憶體供 電模組108。主記憶體供電模組1〇8的具體實施例例如為DDR3(或DDR2) PWM SW供電模組。 具備有ASW模式與DSW模式的習知電腦主機板,其能夠在ASW模式 中依然可對主記憶體繼續供電H面,該習知電腦主機板在· 模式中,依然、可對在平臺控制單元内部其與DSW模式有關的部份元件繼 續供電’並且同時對主記紐斷電^本辦電腦主機板1Q乃可直接採 12 用與此有關的相關習知電路手段,來做為對PCH内部元件廳與 DDR3(或職2) DIMM 106等電力供應方 在1知電腦主機板的多層佈局的印刷電路板皆採行將記憶體控制 益的電源乃與主德體佈局在一起,而無法切割,其主要原因是因為控 制訊號須要參考主記憶體電源。例如4層佈局的印刷電路板的習知電腦 主機板’記憶體㈣m的電源乃駐記憶體_起佈局在第四^本創作 電腦主機板10為了達到將記憶體控彻的電源在卩娜模式下能夠 關閉’為了克服這個問題,乃將記憶體控制器的電源與記憶體的電源的 佈局彼此分賴,如此便可在臟模式下能夠咖記憶體控制器102 的電源,而不會對主記憶體106的電源造成影響。 電源供應器3G的具體範例可採用ATX電源供應器、或是電源變屋 器’或可由充電電池所取代。 本創作電腦主機板10可以是用於桌上型電腦的電腦主機板或是 用於筆記型f_f腦域板、或是驗平板電腦的電腦主機板。 再者,為了配合節電控制裝置21與電源開關裝置23切斷pcH 1〇3(或南橋晶片)與SI〇晶片的電力供應的因素使然,本創作電腦主機 板10的基本輸入輸出系統(BI〇S)107乃增設程式碼i〇7a。程式碼1〇7a 係用於當電腦主機板10發生DS3W事件時,程式碼1〇7a儲存第—旗標 (Flag)於記憶單元109a ;並且,程式碼1〇7a係用於當rcH 1〇3(或南橋 晶片)與SIO晶片1〇4被恢復供電時,檢查該第一旗標,來判斷電腦主 13 檢查(Check)第一旗標以及強制執行S3恢復流程(F〇rce S3 resume path) (S503)。再者,在步驟S503中,程式碼i〇7a能夠進一步清除 (Clear)第一旗標值。接著,電腦系統讀取主記憶1〇6將資料回存 (Restore)(S504)。接著’電腦主機板1〇復原自DS3W狀態而喚醒恢復 (S505)。 圮憶單το 109a、10%可採用電腦主機板1〇内建的該些CM〇s/DSW 記憶體,或是節電控制裝置21的該些内部暫存器。 本創作電齡機板乃新增膽模式,在節電控讎置與電源開關 裝置的設計下,能夠在DS3W狀態時,僅有主記憶體、節電控制裝置、 電源開關裝置、以及部份與模式有關耕等繼續維持供電以外, 而所有其它播皆可斷電’但梢作電齡敵域有麵恢復的能 力,此項特徵乃為本創作的優點與最大特色。 惟以上所述者,僅為本餅之較佳實_,料細以限定本創 乍可汽知之紅圍’凡也悉於本技#人士所明顯可作變化與修飾,皆應 視為不恃離本創作之實質内容。 【圖式簡單說明】 第-圖_可降低在待機休眠狀態下耗電量㈣知電歡機 構示意圖。 ” M412423 • ; 省電模式故料電模式 第二圖顯不本創作電腦主機板的新增DS3ff 的關係不意圖。 第三圖顯示本創作可降低耗電量的電駐機板的架構示意圖。 第四圖顯不依據第三圖的本創作具體實施例。 第五圖顯示本創作電腦主機板處理發生DS3W事件的流程圖。 第六圖顯示本創作電腦主機板處理自DS3W狀態而喚醒恢復的流程圖。 【主要元件符號說明】 1 習知電腦主機板 1〇 電腦主機板 l〇a DS3W省電模式 21 節電控制裝置 23 電源開關裝置 25 重置(Reset)訊號維持單元 30 電源供應器 40 電源開關 電源開機訊號 M412423 • . > » 40’ a仿電源開機訊號 101中央處理器 102記憶體控制器 103平臺控制單元 • 103aPCH内部元件 ' 104超級輸入輸出(SIO)晶片 105通訊晶片 106主記憶體 107基本輸入輸出(BIOS) 107a程式碼 108主記憶體供電模組 . I09a ' I09b 記憶單元 110 脈波寬度調變切換供電模組 211 控制訊號 231控制端 17 M412423 233輸入端 235輸出端 251 重置訊號
Claims (1)
- M412423丨0年έ月> 9| 六、申請專利範圍: ^種可雜酸駐降健電㈣電齡她, I性連接-電源供應器,以及該電腦主機板至少包含:―令央處理器插座 ,、係用來放置-中央處理器、—記憶體控制器、—平臺控制單元 (PCH,Platforffl Controller Hub) . ^^,(Si〇)^ ^ j、複數·記髓插座其伽來插接具自動自我顯魏隨機動態記憶 肢所組成的主記憶體、-主記憶體供電模組、—基本輪入輪出(臟),直 ^該主記憶體«供韻_能夠在—ASW(Aetive p_we⑴ 換式中對該主記憶體繼續供電,以及在—黯(此r細】) 谢,爾辭咖㈣物簡峨_部份元件繼續 供电’亚且在該黯模式中對該主記憶體斷電,其中該電腦主機板係包括: …/節電控制裝置’係電氣性連接於該平臺控制單元,以及係用來判 斷當該電腦主機板係處於在該ASW模式與該應模式之間的狀離時,八一 電源開關裝置形成斷路’以及係用來接收由一電源開關所產生的一電_ 關减’亚且係用於當接收到該電源開關訊號後,令該電源開關裝置 通路; '~ 成 忒電源開關裝置’係受控於該節電控制裝置,以及該電源開關裝置 的電氣性連接於該電源供應器,且該電源關裝置的輪出端係至 v包氣比連接㈣中央處理器、該記憶體控、該平臺控 ςτη日μ "干、該 曰曰、该通訊晶片等的電源輸入接腳; 猎此當該電_置碱斷路時,使得該些電源輸入接腳其電氣 !·生連接t錢源開難置的輸出端,因此與該電源供應郷成斷路;卷, 19 M412423 〜從付琢坚電你翰入接腳其電氣性遠審系 開關裝置的輸出端’ ϋ此與該電源供應器形成通路。 2. 如申請糊《第1項所述之電駐機板,其中當該電歡機板係處於 在該ASW模式與該蘭模式之間的謝,社記憶體供電供電模組係對 該主記憶體繼續供電。 3. 如申請專利範圍第i項所述之電腦主機板,其中該電源供應器係一 电源供應器,或係-電源變壓器,或係一充電電池。 4. 如申請專利範圍第丨項所述之電腦主機板,其中該平臺控制單元,係一 南橋晶片。 ’^ 5·如申請專利第1項所述之電駐機板,其中該電腦主機板係一用於 桌上型電腦的電腦主機板,或係—用於筆記型電腦的電腦主機板,或係一 用於平板電腦的電腦主機板。 6.如申請專利制第丨項所述之電腦主機板,其中該主記憶體,係至少包 芑個以上的DDR2記憶體或DDR3記憶體。 7·如申請專概_丨項所述之電腦域板,射抑電控繼置與該電 源開關裝置的電源,係來自於該電源供應器。 =申請專利第7項所述之電腦主機板,其中該節電控制裝置係整合 方、'•亥SIO曰曰片,或係一微控制器或—特殊應用積體電路。 9·—如申請專鄕_ i項所述之電齡機板,其巾飾電控織置,係進 —步用於«該《«訊號並且輪出該複製電__號至該⑽晶 片。 10·如申請專利範圍第9項所述之電腦主機板,其中該節電控制裝置,係利 20 用執行程式碼而控制該節電控制袭 ;___ 置的輪出埠的電壓位準,而複製出該電 關訊號,並观賴電—則K)晶片。 11. 如申請專利細第i項所述 电如主機板,進一步包括:一重置(Reset) 訊號維持單元,係用於當該電腦 钱扳係處於在該ASW模式與該DSW模式 之間的狀態時,輸出一重置訊號至該主記憶體。 12. 如申請專利細第!項所述 电驷主機板,其中該通訊晶片,係一有線 網路晶片,或係—無線網路晶片。 13·如申請專利範圍第丨項所述之 兒月句主機板,其中該電源開關裝置,係串 聯連接於該電源供應器與一脈波寬 見度s周文切換供電模組之間,其中該脈波 寬度調變切換供電模组制來將 。 包源供應益的電力,轉換成供應給該中 央處理器、該記憶體控制器、該 _ 室控制早70、§亥SIO晶片、該通訊晶片 等的電力。 14. 如申請專利範圍第1項所述之電腦主機板,其中該主記憶體供電模組, 係用來將該電源供應器的電力,轉換成供應給該些主記憶體的電力。 15. 如申請專利酬第1項所述之電腦主機板,進-步包括:至少-個以上 記憶單元,係用來分概存—旗標值。 16. 如申物軸1項陳,其槪纖制 與記憶體的Ί源㈣局係彼此分割開。 M412423 * \ί〇。年丨月G曰 101 105 Is SM 11¾¾CPU ^^sm^c ^tflgm^r PCH 0DR3 DRAMRSTtt 重置訊號維持單Z 1109b γ2S1 a Jsa ATX WSB 2S sog®,K RSMRSTr-oa 12 s J〇3j m4 GO —Q 翱 τ 宋 ««xo I^ra 海 H§- 卜 ο 231 233 "\\ 211 23 106 g o § CO g pa CO 'PO CO PO CO >—< g ►—1 _ Η-H 目 g H-oi-lt 鵾 -105 30 T12VDUAL VC〔12/V〔C5/VCC3 (^^^^sls ATX'VSB DSLP S3*t 108 M412423 補充、修正 y年)月G曰 视β画 10630
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099215524U TWM412423U (en) | 2010-08-13 | 2010-08-13 | Computer motherboard for reducing power consumption during sleep mode |
US13/013,096 US20120042184A1 (en) | 2010-08-13 | 2011-01-25 | Computer motherboard capable of reducing power consumption in suspend |
JP2011000721U JP3168471U (ja) | 2010-08-13 | 2011-02-14 | サスペンド中の電力消費削減が可能なコンピューターマザーボード |
DE202011000745U DE202011000745U1 (de) | 2010-08-13 | 2011-03-31 | Computer-Hauptplatine zur Reduzierung des Energieverbrauchs im Bereitschaftszustand |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099215524U TWM412423U (en) | 2010-08-13 | 2010-08-13 | Computer motherboard for reducing power consumption during sleep mode |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM412423U true TWM412423U (en) | 2011-09-21 |
Family
ID=45347150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099215524U TWM412423U (en) | 2010-08-13 | 2010-08-13 | Computer motherboard for reducing power consumption during sleep mode |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120042184A1 (zh) |
JP (1) | JP3168471U (zh) |
DE (1) | DE202011000745U1 (zh) |
TW (1) | TWM412423U (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI482012B (zh) * | 2013-07-01 | 2015-04-21 | Wistron Corp | 電腦及其喚醒方法 |
US9360909B2 (en) | 2012-04-19 | 2016-06-07 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
TWI565069B (zh) * | 2011-12-20 | 2017-01-01 | 英特爾股份有限公司 | 使用源極與汲極應力源之應變通道區域電晶體及包括其之系統 |
US9563254B2 (en) | 2011-12-22 | 2017-02-07 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
US9594572B2 (en) | 2013-12-27 | 2017-03-14 | Industrial Technology Research Institute | Electronic apparatus and method for resuming from hibernation |
US9678560B2 (en) | 2011-11-28 | 2017-06-13 | Intel Corporation | Methods and apparatuses to wake computer systems from sleep states |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102937829A (zh) * | 2011-08-15 | 2013-02-20 | 鸿富锦精密工业(深圳)有限公司 | 节能管理电路 |
JP2013225214A (ja) * | 2012-04-20 | 2013-10-31 | Sharp Corp | 画像形成装置 |
DE102012105986B3 (de) | 2012-07-04 | 2013-03-14 | Fujitsu Technology Solutions Intellectual Property Gmbh | Computersystem und Verfahren zum Betrieb eines Computersystems |
US10013387B2 (en) * | 2015-06-11 | 2018-07-03 | Cisco Technology, Inc. | Method or apparatus for flexible firmware image management in microserver |
JP6516630B2 (ja) * | 2015-08-26 | 2019-05-22 | キヤノン株式会社 | メモリ制御回路及びその制御方法 |
CN105183509A (zh) * | 2015-08-27 | 2015-12-23 | 浪潮集团有限公司 | 一种实现软关机后关闭系统电源的装置和方法 |
KR101815239B1 (ko) | 2017-09-25 | 2018-01-05 | 주식회사 티원엘에스 | 스위칭 소자를 이용한 컴퓨터 시스템의 대기전력 최적화 장치 및 방법 |
KR102652805B1 (ko) * | 2018-03-12 | 2024-04-01 | 에스케이하이닉스 주식회사 | 파워 게이팅 회로 및 그 제어 시스템 |
US10803008B2 (en) * | 2018-09-26 | 2020-10-13 | Quanta Computer Inc. | Flexible coupling of processor modules |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11161385A (ja) | 1997-11-28 | 1999-06-18 | Toshiba Corp | コンピュータシステムおよびそのシステムステート制御方法 |
US6760850B1 (en) * | 2000-07-31 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source |
US6617834B2 (en) * | 2001-09-11 | 2003-09-09 | Texas Instruments Incorporated | Switched power supply with voltage regulator having PWM with hysteretic loop controller and method for operating and using same |
ITTO20020545A1 (it) * | 2002-06-21 | 2003-12-22 | St Microelectronics Srl | Circuito di controllo in modalita' pwm per la post-regolazione di alimentatori a commutazione a molte uscite |
US7103785B2 (en) * | 2003-05-30 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for power management event wake up |
US7971081B2 (en) * | 2007-12-28 | 2011-06-28 | Intel Corporation | System and method for fast platform hibernate and resume |
US8132032B2 (en) * | 2009-04-10 | 2012-03-06 | MSI Computer (Shenzhen) Co. Ltd. | Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof |
-
2010
- 2010-08-13 TW TW099215524U patent/TWM412423U/zh not_active IP Right Cessation
-
2011
- 2011-01-25 US US13/013,096 patent/US20120042184A1/en not_active Abandoned
- 2011-02-14 JP JP2011000721U patent/JP3168471U/ja not_active Expired - Lifetime
- 2011-03-31 DE DE202011000745U patent/DE202011000745U1/de not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9678560B2 (en) | 2011-11-28 | 2017-06-13 | Intel Corporation | Methods and apparatuses to wake computer systems from sleep states |
TWI565069B (zh) * | 2011-12-20 | 2017-01-01 | 英特爾股份有限公司 | 使用源極與汲極應力源之應變通道區域電晶體及包括其之系統 |
US9698265B2 (en) | 2011-12-20 | 2017-07-04 | Intel Corporation | Strained channel region transistors employing source and drain stressors and systems including the same |
US10103263B2 (en) | 2011-12-20 | 2018-10-16 | Intel Corporation | Strained channel region transistors employing source and drain stressors and systems including the same |
US9563254B2 (en) | 2011-12-22 | 2017-02-07 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
US9360909B2 (en) | 2012-04-19 | 2016-06-07 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
US10139882B2 (en) | 2012-04-19 | 2018-11-27 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
US10963028B2 (en) | 2012-04-19 | 2021-03-30 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
TWI482012B (zh) * | 2013-07-01 | 2015-04-21 | Wistron Corp | 電腦及其喚醒方法 |
US9146606B2 (en) | 2013-07-01 | 2015-09-29 | Wistron Corporation | Computer and waking method thereof |
US9594572B2 (en) | 2013-12-27 | 2017-03-14 | Industrial Technology Research Institute | Electronic apparatus and method for resuming from hibernation |
Also Published As
Publication number | Publication date |
---|---|
US20120042184A1 (en) | 2012-02-16 |
DE202011000745U1 (de) | 2011-09-05 |
JP3168471U (ja) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWM412423U (en) | Computer motherboard for reducing power consumption during sleep mode | |
JP3170264U (ja) | マザーボード用節電電子装置及びそのマザーボード | |
CN106852175B (zh) | 可配置易失性存储器数据保存触发器 | |
TWI464571B (zh) | A power saving electronic device for a computer motherboard in a standby dormant state and a computer motherboard | |
KR101429674B1 (ko) | 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법 | |
TW448349B (en) | Method and apparatus for controlling power of computer system using wake on LAN (local area network) signal | |
CN103959234B (zh) | 计算系统的快速平台休眠与恢复 | |
US8271815B2 (en) | Device for controlling power to a plurality of peripherals based on the state of a host computer | |
US20130268781A1 (en) | State control device, information processing device, computer program product, and semiconductor device | |
WO2004063916A3 (en) | Memory controller considering processor power states | |
TWM317698U (en) | Improved structure for electricity storage equipment | |
CN201867678U (zh) | 在休眠下可降低耗电量的计算机主机板 | |
TWI482012B (zh) | 電腦及其喚醒方法 | |
JP5915733B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
TWI437419B (zh) | 電腦系統及其睡眠控制方法 | |
JP2010262645A (ja) | セルフリフレッシュ・モードのためのメモリ・デバイス制御 | |
JP2013257717A5 (zh) | ||
TW200928982A (en) | Host device and computer system for reducing power consumption in graphic cards | |
US20220100258A1 (en) | Method for quickly restoring working state and electronic device | |
CN111142653B (zh) | 一种PCIe设备低功耗控制方法、装置及电子设备 | |
CN106814840A (zh) | 用于处理器的低电力状态保持模式 | |
CN112947738A (zh) | 一种智能终端电源系统及智能终端待机、唤醒方法 | |
TW201535100A (zh) | 電子裝置與電源管理方法 | |
WO2011006296A1 (zh) | 一种消除计算机电源待机功耗的控制电路 | |
EP1229430A1 (en) | Power management system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4K | Expiration of patent term of a granted utility model |