CN106814840A - 用于处理器的低电力状态保持模式 - Google Patents

用于处理器的低电力状态保持模式 Download PDF

Info

Publication number
CN106814840A
CN106814840A CN201511035949.6A CN201511035949A CN106814840A CN 106814840 A CN106814840 A CN 106814840A CN 201511035949 A CN201511035949 A CN 201511035949A CN 106814840 A CN106814840 A CN 106814840A
Authority
CN
China
Prior art keywords
processor
system memory
aonw
electric power
resources
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511035949.6A
Other languages
English (en)
Inventor
黄勇才
尹未秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201511035949.6A priority Critical patent/CN106814840A/zh
Priority to US15/256,589 priority patent/US20170160788A1/en
Publication of CN106814840A publication Critical patent/CN106814840A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及用于处理器的低电力状态保持模式，用于在计算设备中节省电力的方法，所述计算设备包括连接至易失性系统存储器的处理器，处理器具有处理内核、总是开启的非唤醒AONW资源以及系统存储器控制器，所述方法包括：在处理器处接收进入低电力状态保持模式的请求；在易失性系统存储器中为每个AONW资源保存控制寄存器设置；将易失性系统存储器设置为自刷新模式以保持存储在易失性系统存储器中的所有数据；将系统存储器控制器设置为低电力状态；以及关断至处理内核和所有AONW资源的电力。

Description

用于处理器的低电力状态保持模式
技术领域
本发明涉及用于诸如计算机、处理器和集成电路的电子设备的低电力状态，并且更具体地，涉及延长待机时间并且也减少恢复延迟的低电力状态保持模式。
背景技术
计算设备，特别是诸如平板电脑、蜂窝电话、电子阅读器等的便携式计算设备，通常使用提供一个或多个低电力状态以允许用户将设备设置为待机从而节省电池寿命的操作系统。例如，这样的计算设备可利用“深度睡眠(DS)模式”。在DS模式中，操作系统状态被保存至随后被设置为低电力自刷新模式的易失性系统存储器(例如，动态随机存取存储器(DRAM))。随后处理内核被断电，而操作系统在易失性系统存储器中保持活动。
然而，在DS模式中处理器的很多组件和资源仍接收电力电力，这减少设备能保持待机的时间量。已经提出了其它类型的电力节省模式，类似个人计算机中的“休眠”模式，但是对于便携式设备来说，从这些模式中恢复的时间趋向于不可接受地长。
因此期望提供用于计算设备的低电力模式，其在待机期间减少所提供的电力且增加待机时长，同时也减少需要恢复至激活状态的时间。
附图说明
本发明以示例的方式示出且不受限于附图中示出的其实施例，附图中类似的标记指示类似的元件。附图中的元件出于简明和清晰的目的示出，而不必要按比例绘制。
在附图中：
图1是用于本发明的实施例的示例性计算设备的示意性框图；
图2是分配给图1的计算设备的处理器的电力信号的示意性框图；
图3是根据本发明的优选实施例的用于进入LPSR模式的处理的流程图；以及
图4是根据本发明的优选实施例的用于从LPSR模式恢复的处理的流程图。
具体实施方式
在一个实施例中，本发明提供了一种在计算设备中节省电力的方法，计算设备包括连接至易失性系统存储器的处理器。处理器包括处理内核、多个总是开启的非唤醒(Always-On Non-Wakeup，AONW)资源以及系统存储器控制器。所述方法包括在处理器处接收进入低电力状态保持(LPSR)模式的请求，在易失性系统存储器中为处理器的每个AONW资源保存控制寄存器设置，将易失性系统存储器设置为自刷新模式以保持存储在易失性系统存储器中的所有数据，将系统存储器控制器设置为低电力状态，以及关断至处理器的处理内核以及所有AONW资源的电力。
在另一实施例中，本发明提供包括易失性系统存储器和连接至易失性系统存储器的处理器的计算设备。所述处理器包括处理内核、多个总是开启的非唤醒(AONW)资源以及系统存储器控制器。所述处理器被配置为接收进入低电力状态保持(LPSR)模式的请求，在易失性系统存储器中为每个AONW资源保存控制寄存器设置，将易失性系统存储器设置为自刷新模式以保持存储在易失性系统存储器中的所有数据，将系统存储器控制器设置为低电力状态，以及关断至处理内核和所有AONW资源的电力。
现在参考附图，其中贯穿多个附图，相同的附图标记用于指示相同的组件，图1中示出了根据本发明的优选实施例的计算设备10的实施例。计算设备10优选地包括处理器12、易失性系统存储器14以及电力管理集成电路(PMIC)16。尽管图1中未示出，但是也可以包括计算设备10的其它公知组件。
处理器12优选地具有片上系统(SOC)架构，但是也可以使用其它配置。例如，处理器12可以是可从申请人处获得的i.MX7DUAL。处理器12优选地包括一个或多个中央处理单元(CPU)内核18，其配置为执行计算设备10的主要程序设计(包括基本操作系统)，以及控制计算设备10的诸如存储器、显示器、用户接口、扬声器、麦克风、通信模块等的各种硬件组件(未示出)的操作。处理内核18可以是，例如来自ARM LTD的DualCORTEX-A7。
处理器12优选地还包括只读存储器(ROM)20，其配置为至少存储引导程序和涉及系统初始化的其它程序设计。处理器12还优选地包括内部易失性存储器22(例如，随机存取存储器(RAM))。内部易失性存储器22优选地配置用于接收和存储用于开启或恢复在不使用易失性系统存储器14的情况下由处理器12执行的操作和其它基本功能的程序。
易失性系统存储器14优选地为动态随机存取存储器(DRAM)，但是也可以使用其它类型的易失性存储器，且作为用于由处理器12运行的操作系统和应用的存储装置和工作空间。处理器12优选地包括系统存储器接口24以允许CPU内核18控制易失性系统存储器14。
处理器12还优选地包括多个总是开启的非唤醒(AONW)资源26，其是在运行操作系统的处理内核18的要求下通常总是“开启”以执行功能的处理器12的组件。然而，这些资源是“非唤醒”的，因为若不是由这些组件中的任何组件产生的系统中断将不会从睡眠模式中唤醒系统。例如，ANOW资源26可以包括通用电力控制器(GPC)28、时钟控制模块(CCM)30、系统重置控制器(SRC)32等，以及各种系统接口(例如，I2C、JTAG)、图形支持单元、通用目的定时器、脉冲宽度调制单元等。
处理器12还优选地包括模拟资源域34，其优选地包括诸如下列中的一个或多个的组件：晶体振荡器36、锁相环(PLL)38、模数转换器(ADC)40、电力管理单元(PMU)42、低压差稳压器(LDO)44、温度传感器46、RC振荡器48等。在设备10的睡眠模式期间，与AONW资源26非常相似，模拟资源域34的组件将典型地保持至少部分地上电。
处理器12还优选地包括安全非易失性存储装置(SNVS)安全模块50，其优选地包括诸如安全振荡器时钟52和篡改检测器54的组件。处理器12还优选地包括通用目的输入/输出(GPIO)接口56。
参考图2，PMIC 16优选地向处理器12的各种域(即，组件的集合)输出多个电力信号。例如，在优选的实施例中，PMIC16向处理内核18提供1.0/1.1V信号VDD_ARM，向AONW资源26提供单独的1.0/1.1V信号VDD_AONW，向模拟资源域34提供1.8V信号VDDA_1P8，向系统存储器接口24提供1.5/1.2/1.35V信号NVCC_DRAM以及向GPIO接口56提供1.8/3.3V信号NVCC_GPIO。PMIC16优选地还使用纽扣电池58向SNVS安全模块50提供电力信号VDD_SNVS。在LPSR模式中仍保持运行的其它组件可以在LPSR域60中，并且从PMIC16接收1.8V信号VDD_LPSR。
参考图3，现将根据优选的实施例描述将计算设备10设置在LPSR模式的处理流程100。在正常操作中，处理器12将运行操作系统核心，在此期间可以由处理器12在操作系统中执行应用程序。在步骤102可以接收使得计算设备10进入LPSR模式的请求。请求可以明确地由计算设备10的用户选择，例如通过选择所显示选项来进入LPSR模式等。可选地，响应于特定用户动作(诸如按压电力按钮等)可以自动接收请求。
在接收请求后，在步骤104处理器12启动用于每个AONW资源26的控制寄存器设置的保存。控制寄存器设置代表每个AONW资源的状态，其会在恢复操作时被还原。控制寄存器设置优选地保存在易失性系统存储器14中，其在LPSR模式期间将保持通电。然而，控制寄存器设置可以保存在通过进入LPSR模式而不会被重置的其它存储器中，例如外部驱动器、eMMC卡等。
在步骤106，处理内核18优选地将代码执行从易失性系统存储器14切换至内部易失性存储器22。内部易失性存储器22优选地存储用于由处理器12执行的程序以执行图3中提供的剩余步骤的至少一部分。具体地，处理器12向易失性系统存储器14发送命令，以在步骤108将其设置为自刷新模式。在此模式中，易失性系统存储器14保持在其中存储的所有数据，但不被处理器12访问。在步骤110，系统存储器控制器24被设置为低电力状态。PMIC16使能睡眠，且在步骤112，至处理内核18和AONW资源26的电力被关断。更优选地至模拟资源域34的电力也被关断。这与仅仅处理内核18断电的传统待机模式不同。
图4示出了根据优选的实施例用于从LPSR模式恢复的示例性处理流程200。计算设备10保持在LPSR模式直到在步骤202接收到唤醒请求，所述唤醒请求可以采用用户按压电力按钮等的形式。在步骤204，PMIC16退出睡眠且AONW资源26被重置。随后在步骤206处理器12从内部ROM20启动。在步骤208，系统存储器控制器24恢复全电力，且在步骤210，处理器12发送命令至易失性系统存储器14以退出自刷新模式。在步骤212，先前保存的控制寄存器设置从易失性系统存储器14中还原，从而AONW资源26从仅在进入LPSR模式之前的状态中恢复。一旦还原AONW资源，处理器12可重新进入核心循环。
已经发现这里描述的LPSR模式在利用i.MX7DUAL的计算设备中可节省处理器12的多于75％的暂停电力。例如，下面的表1示出了当使用具有12×12低电力双数据速率(LPDDR3)ARM2板的i.MX7DUAL处理器时，DS和LPSR模式中消耗的电力。
以电子阅读器作为示例性计算设备10，其可具有1000mAH的电池，且90％的时间典型地处于暂停模式。总的电力损耗是处理器12的电力加上提供至易失性系统存储器14的电力的结果。典型的LPDDR2存储器具有约0.36mW的自刷新模式电力损耗。可计算出使用DS模式的设备具有约2054小时的电池寿命，而使用LPSR模式的相同设备可提供5362小时的电池寿命，超过260％的增长。
同时，对于运行LINUX核心的计算设备10，展示了约30毫秒的总恢复时间，本质上因为仅有一个软件步骤附加至恢复流程，即，AONW资源硬件状态的还原。这与从DS模式中恢复相比，仅增加了约10毫秒的延迟。
在前述说明书中，已经参考本发明的实施例的具体示例描述了本发明。然而，显然在不脱离如在所附权利要求中阐述的本发明的更广精神和范围的情况下，在其中可以做出各种修改和改变。
本领域技术人员将意识到上述操作之间的边界仅是说明性的。多个操作可组合成单个操作，单个操作可分配在额外的操作中，且操作的执行可至少部分地在时间上重叠。进而，可选的实施例可包括具体操作的多个实例，且在各种其它实施例中操作的顺序可以改变。
在权利要求中，单词“包括”或“具有”并不排除随后列在权利要求中的其它元件或步骤的存在。进而，如这里使用的术语“一”或“一个”，被定义为一个或多于一个。此外，在权利要求中使用引导性短语例如“至少一个”和“一个或多个”，不应当被解释为暗示通过不定冠词“一”或“一个”引导另一权利要求元素将包含如此引导的权利要求元素的任何具体权利要求限制为仅包括一个这样的元素的发明，甚至当同一权利要求包括引导性短语“一个或多个”或“至少一个”以及例如“一”或“一个”的不定冠词时也是如此。这对于定冠词的使用也是同样适用。除非另有说明，术语例如“第一”和“第二”被用于任意地区分这些术语描述的元素。因此，这些术语不需要认为是指示这些元素的时间或其它优先。在互相不同的权利要求中记载某些措施的事实并不指示这些措施的组合不能用来得益。

Claims (10)

1.一种用于在计算设备中节省电力的方法，所述计算设备包括连接至易失性系统存储器的处理器，所述处理器包括处理内核、多个总是开启的非唤醒AONW资源以及系统存储器控制器，所述方法包括：
在所述处理器处接收进入低电力状态保持LPSR模式的请求；
在所述易失性系统存储器中为处理器的每个AONW资源保存控制寄存器设置；
将所述易失性系统存储器设置为自刷新模式以保持存储在所述易失性系统存储器中的所有数据；
将所述系统存储器控制器设置为低电力状态；以及
关断至处理器的处理内核和所有AONW资源的电力。
2.如权利要求1所述的方法，其中所述处理器还包括从所述AONW资源接收单独的电力信号的模拟资源域，所述方法还包括：
关断至所述处理器的所述模拟资源域的电力。
3.如权利要求2所述的方法，其中所述模拟资源域包括晶体振荡器、锁相环、模数转换器、电力管理单元、低压差稳压器、温度传感器或RC振荡器中的至少一个。
4.如权利要求1所述的方法，其中所述AONW资源包括以下各项中的至少一个：通用电力控制器、时钟控制模块、系统重置控制器、以及存储由所述处理器执行以将所述易失性系统存储器设置为所述自刷新模式的程序的易失性存储器。
5.如权利要求1所述的方法，还包括：
在所述处理器处接收唤醒请求；
重置所述AONW资源；
从内部只读存储器中启动；
对于所述系统存储器控制器恢复全部电力；
使得所述易失性系统存储器退出所述自刷新模式；以及
为每个AONW资源还原先前保存的控制寄存器设置。
6.一种计算设备，包括：
易失性系统存储器；以及
连接至所述易失性系统存储器的处理器，所述处理器包括处理内核、多个总是开启的非唤醒AONW资源以及系统存储器控制器，所述处理器被配置为：
接收进入低电力状态保持LPSR模式的请求；
在所述易失性系统存储器中为每个AONW资源保存控制寄存器设置；
将所述易失性系统存储器设置为自刷新模式以保持存储在所述易失性系统存储器中的所有数据；
将所述系统存储器控制器设置为低电力状态，以及
关断至所述处理内核和所有AONW资源的电力。
7.如权利要求6所述的设备，其中所述处理器还包括从所述AONW资源接收单独的电力信号的模拟资源域，所述处理器还被配置为关断至所述模拟资源域的电力。
8.如权利要求7所述的设备，其中所述模拟资源域包括晶体振荡器、锁相环、模数转换器、电力管理单元、低压差稳压器、温度传感器或RC振荡器中的至少一个。
9.如权利要求6所述的设备，其中所述AONW资源包括以下各项中的至少一个：通用电力控制器、时钟控制模块、系统重置控制器、以及存储由所述处理器执行以将所述易失性系统存储器设置为所述自刷新模式的程序的易失性存储器。
10.如权利要求6所述的设备，其中所述处理器还被配置为：
接收唤醒请求；
重置所述AONW资源；
从内部只读存储器中启动；
对于所述系统存储器控制器恢复全部电力；
使得所述易失性系统存储器退出所述自刷新模式，以及
为每个AONW资源还原先前保存的控制寄存器设置。
CN201511035949.6A 2015-12-02 2015-12-02 用于处理器的低电力状态保持模式 Pending CN106814840A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201511035949.6A CN106814840A (zh) 2015-12-02 2015-12-02 用于处理器的低电力状态保持模式
US15/256,589 US20170160788A1 (en) 2015-12-02 2016-09-04 Low power state retention mode for processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511035949.6A CN106814840A (zh) 2015-12-02 2015-12-02 用于处理器的低电力状态保持模式

Publications (1)

Publication Number Publication Date
CN106814840A true CN106814840A (zh) 2017-06-09

Family

ID=58798222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511035949.6A Pending CN106814840A (zh) 2015-12-02 2015-12-02 用于处理器的低电力状态保持模式

Country Status (2)

Country Link
US (1) US20170160788A1 (zh)
CN (1) CN106814840A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473138A (zh) * 2017-09-07 2019-03-15 三星电子株式会社 存储装置及其刷新方法
CN110739013A (zh) * 2018-07-18 2020-01-31 华邦电子股份有限公司 动态随机存取存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7379020B2 (ja) * 2019-08-28 2023-11-14 キヤノン株式会社 情報処理装置
CN117724595B (zh) * 2023-05-30 2024-09-17 荣耀终端有限公司 电源管理电路、方法、装置、电子设备及可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090292934A1 (en) * 2008-05-22 2009-11-26 Ati Technologies Ulc Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
CN102799260A (zh) * 2012-07-31 2012-11-28 福州瑞芯微电子有限公司 基于时钟关断的低功耗模式管理soc芯片的电路及方法
US20130031388A1 (en) * 2011-07-26 2013-01-31 Premanand Sakarda Zero power hibernation mode with instant on
CN104462011A (zh) * 2013-09-24 2015-03-25 株式会社东芝 信息处理设备与半导体设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9829966B2 (en) * 2014-09-15 2017-11-28 Apple Inc. Method for preparing a system for a power loss

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090292934A1 (en) * 2008-05-22 2009-11-26 Ati Technologies Ulc Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
US20130031388A1 (en) * 2011-07-26 2013-01-31 Premanand Sakarda Zero power hibernation mode with instant on
CN102799260A (zh) * 2012-07-31 2012-11-28 福州瑞芯微电子有限公司 基于时钟关断的低功耗模式管理soc芯片的电路及方法
CN104462011A (zh) * 2013-09-24 2015-03-25 株式会社东芝 信息处理设备与半导体设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473138A (zh) * 2017-09-07 2019-03-15 三星电子株式会社 存储装置及其刷新方法
CN109473138B (zh) * 2017-09-07 2024-01-30 三星电子株式会社 存储装置及其刷新方法
CN110739013A (zh) * 2018-07-18 2020-01-31 华邦电子股份有限公司 动态随机存取存储器
CN110739013B (zh) * 2018-07-18 2021-08-10 华邦电子股份有限公司 动态随机存取存储器

Also Published As

Publication number Publication date
US20170160788A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
US12117320B2 (en) System on a chip with always-on component with powered-down configurations to process audio samples
US10915160B2 (en) System on a chip with fast wake from sleep
US9471121B2 (en) Microprocessor based power management system architecture
DE112015002522B4 (de) System-on-a-chip mit always-on-prozessor, der das SOC rekonfiguriert und Nur-Speicher-Kommunikationsmodus unterstützt
JP5410109B2 (ja) 電力制御システム及び電力制御方法
TWI386791B (zh) 用以將計算平台轉換為低電力系統狀態之技術
TWI475373B (zh) 控制裝置、控制方法、電腦程式產品、及電子裝置
CN109885343A (zh) 一种控制器低功耗启动方法、装置、计算机设备及存储介质
CN104412224A (zh) 在从低电力状态恢复时处理系统从易失性存储器的重新初始化
US20200359318A1 (en) Method for implementing low power consumption on standby for bluetooth security device and bluetooth security device
KR20110021927A (ko) 전력 소모를 감소시키기 위해 슬립 상태를 제공하는 제 2 메모리 컨트롤러를 구비한 집적 회로 및 그 방법
EP3049889B1 (en) Optimizing boot-time peak power consumption for server/rack systems
EP2843502B1 (en) Information processing device, information processing method, and program
CN106814840A (zh) 用于处理器的低电力状态保持模式
US9672048B2 (en) Electronic device and method for waking up operating system thereof
US20220187893A1 (en) Dynamic energy performance preference based on workloads using an adaptive algorithm
CN110908430B (zh) 控制器、数据处理方法、计算机设备及存储介质
JP2021177367A (ja) プロセッサアイドル時間のインテリジェント予測装置及び方法
CN113835760A (zh) 系统启动方法、电子设备及存储介质
WO2018059000A1 (zh) 一种移动终端的控制方法、装置及移动终端
US11663106B2 (en) Systems and methods for mitigating failure to enter standby mode
TW541453B (en) Power saving device for computer and method thereof
CN118632333A (zh) 设备控制方法、装置电子设备及存储介质
Song et al. The Research on the Technology of Sleep Wake-up Mode based on S3C6410 and Windows CE6. 0
Li et al. Research of Sleep and Wake-up Mode in WINCE6. 0

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170609