JP2021177367A - プロセッサアイドル時間のインテリジェント予測装置及び方法 - Google Patents

プロセッサアイドル時間のインテリジェント予測装置及び方法 Download PDF

Info

Publication number
JP2021177367A
JP2021177367A JP2020204098A JP2020204098A JP2021177367A JP 2021177367 A JP2021177367 A JP 2021177367A JP 2020204098 A JP2020204098 A JP 2020204098A JP 2020204098 A JP2020204098 A JP 2020204098A JP 2021177367 A JP2021177367 A JP 2021177367A
Authority
JP
Japan
Prior art keywords
state
power
power state
machine learning
hwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020204098A
Other languages
English (en)
Inventor
アクラバウィ レオ
Aqrabawi Leo
エス． クオ チャー‐ハン
S Kuo Chia-Hung
ジー． ハーマーディン ザ セカンド ジェームス
G Hermerding Ii James
サカーダ プレマナンド
Sakarda Premanand
アーバブ ビジャン
Arbab Bijan
シルヴェスター ケラン
Silvester Kelan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2021177367A publication Critical patent/JP2021177367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Computational Linguistics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Complex Calculations (AREA)

Abstract

【課題】 プロセッサアイドル時間のインテリジェント予測装置及び方法を提供する。【解決手段】 例えばモダンコネクトスタンバイ（ＭｏｄＣＳ）などの低電力状態に入るユーザ習慣、時刻及び／又はシステムテレメトリーに依存した継続時間を学習するソフトウェアドライバスタックを機械学習（ＭＬ）スキームが走らせる。当該ＭＬは、電力エージェントへのヒントとして、ダーティキャッシュライン（ＤＬ）のハイウォーターマーク（ＨＷＭ）数を与える。電力エージェントアルゴリズムが、これらのヒント及びシステムの実際のＤＬ数を用いて、コンピューティングシステムに関する低電力状態エントリー決定（例えば、Ｓ０ｉ４対Ｓ０ｉ３でのエントリー決定など）を通知する。【選択図】 図２

Description

例えばＳ０ｉ４などの低電力状態（例えば、２レベルメモリ構成でのダイナミックランダムアクセスメモリ（ＤＲＡＭ）オフ状態）にプロセッサが入るための決定を最適化することは、それらの低電力状態に入ることのコスト（エントリーコスト）及び／又は始めなおすことのコスト（リスタートコスト）をいっそう高くする。損益分岐点は、分のオーダーとなり得る。Ｓ０ｉ４に入るのが遅れること、又は誤って入ること（数分以内に出ることを伴う）は、エネルギー及びバッテリー寿命の浪費をもたらし、それがユーザのバッテリー寿命時間（Hours of Battery Life；ＨｏＢＬ）体験に影響を及ぼし得る。
開示の実施形態は、以下に与えられる詳細な説明から、及び開示の様々な実施形態の添付図面から、より十分に理解されることになるが、それらは、開示を特定の実施形態に限定するように解釈されるべきではなく、単に説明及び理解のためのものである。
一部の実施形態に従った、深いスリープ状態に関連するエントリーエネルギーコストを低減させるためにアイドル時間をインテリジェント予測するように動作可能なハイレベルコンピューティングアーキテクチャを例示している。 一部の実施形態に従った、エントリーエネルギーコストを低減させるためにアイドル時間をインテリジェント予測するアーキテクチャのフローチャートを例示している。 一部の実施形態に従った、機械学習アルゴリズムを訓練することによってアイドル時間をインテリジェント予測する方法を例示している。 一部の実施形態に従った、推論を用いることによってアイドル時間をインテリジェント予測する方法を例示している。 様々な実施形態に従った、エントリーエネルギーコストを低減させるためにアイドル時間をインテリジェント予測する装置及び／又はソフトウェアを有するスマート機器又はコンピュータシステム又はＳｏＣ（システム・オン・チップ）を例示している。
電力エージェントアルゴリズム（例えば、電力制御ユニット（ＰＣＵ）上で実行されるｐＣｏｄｅファームウェア）によって制御されるメモリサブシステムの電力ポリシーは、プロセッサのユーザがモダンコネクトスタンバイ（Modern Connect Standby；ＭｏｄＣＳ）に留まることになるか、又はユーザがすぐ後にプロセッサを起こすことを計画したかを推測するために、万能サイズの決定を構築するために、発見的手法を使用して汎用的な決定を構築し得る。この場合、電力エージェントアルゴリズムは、履歴を将来の指標としてみなす。モダンスタンバイ又はＭｏｄＣＳは、Ｗｉｎｄｏｗｓ（登録商標）８．１のコネクテッドスタンバイ（Connected Standby）の拡張である。ＭｏｄＣＳは単なる一例であり、様々な実施形態は他の低電力アイドル機構に適用可能である。
電力エージェントアルゴリズムは、プロセッサのユーザが十分長い間ＭｏｄＣＳにいたときにそれを検出し、システムキャッシュ内のダーティキャッシュラインの数に基づいて、エントリーコストがもっともなものであるかを決定する。システムキャッシュの例は、１レベルメモリ（１ＬＭ）モード構成における最終レベル（ＬＬ）キャッシュ、又は２レベルメモリ（２ＬＭ）モード構成におけるＤＲＡＭキャッシュを含む。
しかしながら、上で説明した電力エージェントアルゴリズムは、個々のユーザの個人の又は行動のパターンに基づいて予測して決定を微調整することができず、故に、プロセッサのユーザに対するエントリー決定を微調整することができない。これは、誤ったエントリーや機会損失のケースを生じさせる。また、その電力エージェントアルゴリズムは、Ｓ０ｉ３又はＳ０ｉ４状態に入ることを決定する前にしばらくの間ＰＣ１０電力状態に留まることをプロセッサに要求し得る。電力エージェントアルゴリズムがＳ０ｉ３状態の後にＳ０ｉ４状態に入ることを決定する一部のケースにおいて、この決定は、予測的なＳ０ｉ４状態エントリーがいっそう低い電力状態でいっそう長い時間を可能にしたであろうときにＳ０ｉ３状態で費やされた時間の無駄なエネルギーと、Ｓ０ｉ３状態を出て（イグジットして）Ｓ０ｉ４状態に入りなおす際の更なる無駄なエネルギーと生じさせる。Ｓ０ｉｘ状態を参照して実施形態を説明するが、実施形態は、例えば２０１９年１月にリリースされたバージョン６．３にて具現化されたＡＣＰＩ（Advanced Configuration and Power Interface）仕様を参照して説明されるものなど、他の低電力状態にも適用可能である。
ここでは、Ｓ０ｉｘ状態は、‘ｘ’は数字であるとして、Ｉｎｔｅｌ（登録商標）ＳｏＣ（システム・オン・チップ）アイドルスタンバイ電力状態にあることを表す。Ｓ０ｉｘ状態は、使用されていないときにＳｏＣの一部を止める。例えば、Ｓ０ｉ４は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）を２レベルメモリ構成でオフ状態にする。Ｓ０ｉ４は、Ｓ０ｉ３と比較して深いスリープ状態である。Ｓ０ｉｘ状態は、ＳｏＣ内の特定の条件が達成されるとトリガーされる。例えば、コンピューティングシステムの特定のコンポーネントが低電力状態にあるとき、ＳｏＣは、特定のより深い電力状態に入ることを決定し得る。最も深い電力状態（例えば、Ｓ０ｉ４）において、ＳｏＣは最小量の電力を消費する。
一部の実施形態は、例えばＭｏｄＣＳなどの低電力状態に入ることのユーザ習慣、並びに時刻及びシステムテレメトリー（遠隔測定）に応じた継続時間を学習するために、ソフトウェアドライバスタック（例えば、ＭＬベースのダイナミックプラットフォームサーマルフレームワークドライバすなわちＤＰＴＦ−ＭＬドライバなどの）にて走るいっそう高レベルの機械学習（ＭＬ）を使用する。ＭＬは、電力エージェントへのヒントとしてダーティキャッシュラインのハイウォーターマーク（High Water Mark；ＨＷＭ）数を与える。様々な実施形態の電力エージェントアルゴリズムは、これらのヒント及びシステムの実際のダーティキャッシュライン数を用いて、例えばＳ０ｉ４対Ｓ０ｉ３でのエントリー決定などの低電力状態エントリー決定を通知する。
様々な実施形態の数多くの技術的効果が存在する。例えば、電力エージェントアルゴリズム又はスキームは、例えばＭｏｄＣＳスタンバイ状態などの低電力状態の間に顧客に対してかなりのバッテリー寿命節約を生み出す。様々な実施形態の電力エージェントアルゴリズム又はスキームは、コンピューティングプラットフォームコストの低減を可能にする。何故なら、当該スキームは、コンピューティングプラットフォームが、より安価なＤＲＡＭデュアルインラインメモリモジュール（ＤＩＭＭ）を用いて、より高価な低電力ダブルデータレート（ＬＰＤＤＲ）ＤＩＭＭでできるものよりも、さらに低い又はより深い電力状態（例えば、ＭｏｄＣＳ電力状態）を使用することを可能にするからである。様々な実施形態及び図から、他の技術的効果が明らかになる。
以下の説明では、本開示の実施形態のより完全なる説明を提供するために、多数の詳細事項を説明する。しかしながら、当業者に明らかになることには、本開示の実施形態は、これらの特定の詳細事項なしで実施されることができる。また、本開示の実施形態を不明瞭にしてしまうことを回避するために、周知の構造及びデバイスは、詳細にではなくブロック図の形態で示す。
なお、実施形態の対応する図面では、信号を線で表されている。一部の線は、より構成要素である信号経路を指し示すために太めにされることがあり、且つ／或いは情報の主な流れ方向を指し示すために一端又は両端に矢印を有することがある。このようなインジケーションは、限定することを意図したものではない。むしろ、それらの線は、１つ以上の例示的な実施形態に関連して、回路又は論理ユニットの容易な理解を支援するために使用される。表される信号は、設計のニーズ又は嗜好によって決められ、実際には、何れかの方向に進行し得る１つ以上の信号を有し得るとともに、任意の好適タイプの信号スキームで実装され得る。
明細書全体を通して、及び特許請求の範囲において、用語“接続され”は、中間デバイスなしでの、接続された物の間の例えば電気的、機械的又は磁気的な接続などの直接的な接続を意味する。
用語“結合され”は、例えば、接続された物の間の例えば直接的な電気的、機械的、若しくは磁気的な接続、又は１つ以上の受動的若しくは能動的な中間デバイスを介した間接的な接続などの、直接的又は間接的な接続を意味する。
用語“隣接した”は、ここでは概して、ある物が他の物に隣にある（例えば、すぐ隣、又はそれらの間に１つ以上の物を置いて近接）又は境を接している（例えば、くっついている）位置を指す。
用語“回路”又は“モジュール”は、所望の機能を提供するよう互いに協働するように構成された１つ以上の受動及び／又は能動コンポーネントを指し得る。
用語“信号”は、少なくとも１つの電流信号、電圧信号、磁気信号、又はデータ／クロック信号を指し得る。“ａ”、“ａｎ”、“ｔｈｅ”の意味は複数参照を含む。“ｉｎ”の意味は“ｉｎ”及び“ｏｎ”を含む。
用語“スケーリング”は概して、設計（回路図及びレイアウト）をあるプロセス技術から別のプロセス技術へと変換することを指し、後にレイアウト面積において縮小され得る。一部のケースにおいて、スケーリングはまた、設計をあるプロセス技術から別のプロセス技術へと大型化し、後にレイアウト面積において拡大され得る。用語“スケーリング”は概して、同じテクノロジーノードの中でレイアウト及びデバイスを小型化又は大型化することも指す。用語“スケーリング”はまた、例えば電源レベルといった別のパラメータに対して相対的に信号周波数の調整（例えば、低速化又は高速化、すなわち、それぞれ、スケールダウン又はスケールアップ）することを指し得る。用語“実質的に”、“近い”、“近似的に”、“ほぼ”、及び“約”は概して、目標値の±１０％以内であることを指す。
別段の断りがない限り、共通のオブジェクトを記述するための序数形容詞“第１の”、“第２の”、“第３の”などの使用は、単に、同様のオブジェクトの異なるインスタンスが参照されていることを示すものであり、そのように記述されるオブジェクトが、時間的に、空間的に、ランク付けにおいて、又は何らかの他のやり方で、所与のシーケンスになければならないことを意味する意図はない。
本開示の目的で、“Ａ及び／又はＢ”及び“Ａ又はＢ”という言い回しは、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的で、“Ａ、Ｂ、及び／又はＣ”という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。
明細書及び特許請求の範囲において、存在する場合に、用語“左”、“右”、“前”、“後”、“頂部”、“底部”、“上”、“下”、及びこれらに類するものは、説明の目的で使用されており、必ずしも恒久的な相対位置を記載するために使用されているわけではない。
指摘しておくことには、他の図の要素と同じ参照符号（又は名称）を持つ図の要素は、記載されたものと同様にして動作又は機能することができるが、そのように限定されるものではない。
実施形態の目的で、ここに記載される様々な回路及び論理ブロック内のトランジスタは、金属酸化膜半導体（ＭＯＳ）トランジスタ又はそれらの派生物であり、ＭＯＳトランジスタは、ドレイン、ソース、ゲート、及びバルク端子を含む。トランジスタ及び／又はＭＯＳトランジスタ派生物はまた、トライゲート及びＦｉｎＦＥＴトランジスタ、ゲートオールアラウンド円筒型トランジスタ、トンネリングＦＥＴ（ＴＦＥＴ）、スクエアワイヤ、又は矩形リボン型トランジスタ、強誘電体ＦＥＴ（ＦｅＦＥＴ）、又はカーボンナノチューブ若しくはスピントロニックデバイスのようなトランジスタ機能を実現する他のデバイスを含む。ＭＯＳＦＥＴの対称的なソース及びドレイン端子は、言い換えれば、相等しい端子であり、ここでは交換可能に使用される。一方、ＴＦＥＴデバイスは、非対称のソース及びドレイン端子を有する。当業者が理解することには、開示の範囲から逸脱することなく、例えばバイポーラ接合トランジスタ（ＢＪＴ ＰＮＰ／ＮＰＮ）、ＢｉＣＭＯＳ、ＣＭＯＳなどといった他のトランジスタも使用され得る。
図１は、一部の実施形態に従った、深いスリープ状態に関連するエントリーエネルギーコストを低減させるためにアイドル時間をインテリジェント予測するように動作可能なハイレベルコンピューティングアーキテクチャ１００を例示している。アーキテクチャ１００は、図５のシステム・オン・チップ（ＳｏＣ）の簡略化したバージョンである。一部の実施形態において、アーキテクチャ１００は、ＳｏＣ１０１、カーネル１０２（例えば、オペレーティングシステム）、アプリケーション１０３、ソフトウェアドライバ１０４、及び外部メモリ１０５を有する。ＳｏＣ１０１は、例えばプロセッサコア、電圧レギュレータ（ＶＲ）、キャッシュなどの多数のＩＰ（intellectual property）ブロックを含み得る。一部の実施形態において、ＳｏＣ１０１は、コード１０１ｂ（ここではｐＣｏｄｅとして参照する）を実行してＳｏＣ１０１及びアーキテクチャ１００の電力を管理する電力管理ロジック１０１ａを含む。ＳｏＣ１０１はまた、メモリ１０１ｃを含み得る。メモリ１０１ｃは、第１、第２、第３、及び／又は最後レベルのキャッシュとし得る。一部の実施形態において、メモリ１０１ｃは、キャッシュメモリではなく、データを格納するためのキャッシュよりも大きいストレージである。プロセッサコアは、例えば（１つ以上の）キャッシュ内でデータが見つからない場合に、メモリ１０１ｃにアクセスしてもよい。一部の実施形態において、ＳｏＣ１０１は更に、例えばＤＩＭＭなどの外部メモリ１０５に結合される。
一部の実施形態において、ドライバ１０４は、パラメータの動的チューニング（例えば、アイドル時間の予測）のためにより高いＭＬスキームを実行するドライバのスタック（例えば、１つ以上のドライバ）を含む。ＭＬスキームは、例えばＭｏｄＣＳなどの低電力状態に入ることのユーザ習慣、並びに、時刻（ＴＯＤ）、曜日（ＤＯＷ）、カレンダービジー及びフリータイムスロット、及び他のシステムテレメトリーに依存する継続時間を学習する。ＭＬは、どの電力状態（例えば、Ｓ０ｉ３又はＳ０ｉ４）を入るべきかを決定するための電力管理ユニット１０１ａへのヒントとして、ダーティキャッシュラインのハイウォーターマーク（ＨＷＭ）数を与える。電力管理ユニット１０１ａ（電力エージェントとしても参照する）は、例えばｐＣｏｄｅなどの所有者又はＯＥＭ（相手先商標製品製造会社）アクセス可能なソフトウェアコードを用いてアルゴリズムを実行し、これらのヒント及びシステムの実際のダーティキャッシュライン数を分析し、例えばＳ０ｉ４対Ｓ０ｉ３でのエントリー決定などの低電力状態エントリー決定を通知する。従って、アーキテクチャ１００は、ＳｏＣの使用条件下でいっそう高い電力節減をもたらす電力状態に入る。例えば、テレメトリー情報に基づいて、ＭＬスキームは、ＳｏＣ１０１のアイドル継続時間を予測し、その継続時間に応じて、ＳｏＣ１０１を、エネルギー節減の大部分をそのスリープモードから発出させるスリープモードに置く。従って、アーキテクチャ１００は、Ｓ０ｉ４状態へのエントリー、又は僅かな時間で出ることになる電力状態への誤ったエントリーを遅延させ得る。
図２は、一部の実施形態に従った、深いスリープ状態に関連するエントリーエネルギーコストを低減させるためにアイドル時間をインテリジェント予測するアーキテクチャのフローチャート２００を例示している。フローチャート２００は、ハードウェア、ソフトウェア、又はそれらの組み合わせとし得る機能ブロックを例示している。これらの様々なブロックが、順に、並列に、又は順不同に実行されて、特定の電力状態に入る決定を生成する。
一部の実施形態において、アイドル時間をインテリジェント予測するアーキテクチャは、動的チューニングのためのＭＬモデルを訓練するのに使用される機械学習（ＭＬ）スキームドライバ２０１と、推論のために使用されるＭＬスキームドライバ２０２と、システムテレメトリー情報２０３と、タイムスタンプカウンタ（ＴＳＣ）２０４を格納するレジスタと、ＨＷＭ２０５を格納するレジスタと、より低い状態についての決定を決めるｐＣｏｄｅ１０１ｂと、タグキャッシュ２０６と、ダーティライン２０７の数を格納するレジスタとを含む。一部の実施形態において、ＭＬスキームドライバ２０１は、ソフトウェア、ハードウェア、又はそれらの組み合わせを有する。例えば、ＭＬスキームドライバ２０１は、ＭＬモデルを訓練し且つ訓練された重み（又は係数）及び入力（例えば、テレメトリー入力）に基づいて出力を生成する乗算器及び加算器を有し、又はそれらへのアクセスを持つ。一部の実施形態において、ＭＬスキームドライバ２０１は、ロジスティック回帰、ランダムフォレスト、又はニューラルネットワークのうちの１つ以上を使用して機械学習を実行する。
一部の実施形態において、ＭＬスキームドライバ２０２は、訓練された重みを仮定し、入力（例えば、テレメトリー情報）に基づいて出力（例えば、エントリーヒント）を推論する。この場合、ドライバ２０１によるＭＬモデルは既に訓練されている（例えば、重みが既に決定されている）ので、出力が遥かに速く生成される。一部の実施形態において、ＭＬスキームドライバ２０２は、ソフトウェア、ハードウェア、又はそれらの組み合わせを有する。例えば、ＭＬスキームドライバ２０２は、ＭＬモデルを訓練し且つ訓練された重み（又は係数）及び入力（例えば、テレメトリー入力）に基づいて出力を生成する乗算器及び加算器を有し、又はそれらへのアクセスを持つ。
一部の実施形態において、システムテレメトリー２０３は、ＭＬアルゴリズムを訓練するための命令及びメカニズムを有する。例えば、システムテレメトリー２０３は、ＭＬドライバ２０１及び２０２の入力として使用される無数のユーザ挙動へのアクセスを持つ。一部の実施形態において、システムテレメトリー２０３は、訓練のために走るときにはいつも、ユーザＭｏｄＣＳエントリー及び／又はイグジット履歴並びに状態内時間（time-in-state）（例えば、特定の電力状態で費やされた時間）を、ＭＬアルゴリズムを訓練するためのスクラッチパッド空間（例えば、メモリ）に記録する。一部の実施形態において、状態内時間は、訓練フェーズにおいてフィードバックとして使用される予測変数である。一部の例において、状態内時間は、推論においては使用されないとし得る。一部の実施形態において、スクラッチパッド内の記録（ログ）は、ドライバ２０１によってＭＬ訓練アルゴリズムを開始するための（又はドライバ２０２によってＭＬ推論アルゴリズムを開始するための）トリガーとすることができるイベントである。訓練しているとき、所望の結果を達成するために重みが修正される。一部の実施形態において、システムテレメトリー２０３は、エントリー及び／又はイグジットの時点でのフォアグラウンドアプリケーションからのデータを使用することができる。一部の実施形態において、システムテレメトリー２０３は、ユーザカレンダーからのデータを使用することができる。例えば、フリー、ビジー、オフィス外の情報などを指し示すデータが、特定の時刻（ＴＯＤ）や曜日（ＤＯＷ）についてのユーザ行動を予測し、ひいては、特定の電力状態におけるスタンバイ時間の継続時間を予測する。テレメトリー情報は、上の例に限定されるものではない。ＭＬスキームドライバ２０１／２０２がどの電力状態にいつ入るべきかを決定するのを支援するのに望ましい他の情報も使用されることができる。
一般に、ＭＬアルゴリズムへの入力の数が多いため、伝統的なソフトウェア制御アルゴリズムは、過度に複雑且つエネルギーがかかる。ＭＬアルゴリズムは、特定のユーザ習慣及び行動に対して時間とともに適応する。一部の実施形態において、ＭＬアルゴリズムは、重みを訓練するためにロジスティック回帰、ランダムフォレスト、又はニューラルネットワークのうちの１つ以上を使用する。一部の実施形態において、ＭＬアルゴリズム２０１／２０２は、リアルタイムで実行される。一部の実施形態において、ＭＬアルゴリズム２０１／２０２は、リアルタイムではなく、イベントを受けて実行される。例えば、ＭＬアルゴリズム２０１／２０２は、上記のテレメトリーイベントについての変化によってトリガーされてユーザのシステム上で実行される。他の一例において、ＭＬアルゴリズム２０１／２０２は、ユーザのシステム上で頻繁には実行されず、その期間にわたって記録されたテレメトリーの履歴上で訓練を行う。一部の実施形態において、ＭＬアルゴリズム２０１がＭｏｄＣＳエントリーフローの部分として実行されてＭＬネットワークを更新し、次いで、ＭＬアルゴリズム２０２による推論を実行する。一部の実施形態において、ＭＬアルゴリズム２０１の訓練は、ユーザテレメトリーに基づいてクラウド（又はサーバ）にオフロードされる。
低電力ケース（例えばＭｏｄＣＳ）から出ると、一部の実施形態において、ＭＬドライバ２０１が、タイムスタンプカウンタ（ＴＳＣ）２０４を読み取り、状態内時間（ＴＩＳ）情報をＭＬアルゴリズム２０１に供給する。ＴＳＣ２０４は、ｘ８６プロセッサ内のレジスタ（例えば、６４ビットレジスタ）である。ＴＳＣ２０４は、ＦｒｅｅＢＳＤ上でのｋｅｒｎ．ｔｉｍｅｃｏｕｎｔｅｒ．ｉｎｖａｒｉａｎｔ＿ｔｓｃ又はＬｉｎｕｘ（登録商標）の／ｐｒｏｃ／ｃｐｕｉｎｆｏのｃｏｎｓｔａｎｔ＿ｔｓｃフラグを用いてアクセスされることができる。ＴＳＣは、ターボ状態又は電力節減状態による実際のＣＰＵコアクロック周波数に関係なく、プロセッサ（例えば、ＳｏＣ１０１のコア）の公称周波数で時を刻む。従って、ＴＳＣ目盛りは、経過したＣＰＵクロックサイクルの数ではなく、時間の経過をカウントしている。一部の実施形態において、ＴＳＣ２０４に加えて、又はＴＳＣ２０４の代わりに、ＭＬスキームドライバ２０１は、例えばＱｕｅｒｙＰｅｒｆｏｒｍａｎｃｅＣｏｕｎｔｅｒ及びＱｕｅｒｙＰｅｒｆｏｒｍａｎｃｅＦｒｅｑｕｅｎｃｙなどのＷｉｎｄｏｗｓ（登録商標）ＡＰＩを介して利用可能な、より高分解能なカウンタを使用する。
様々な実施形態において、ＭＬスキームドライバ２０１は、予測誤差をＭＬアルゴリズム２０１にフィードバックするために、ダーティラインスクラッチパッド（例えば、メモリ領域）内のダーティライン数を読み取って、状態内時間情報、ウォーターマーク２０５、及び／又はＤＬ数２０７に基づいてＭＬアルゴリズム２０１にフィードバックする。ダーティキャッシュラインは、一般に、メインメモリ１０１ｃ又は１０４内のデータのコピーに対して変更されるキャッシュ内のデータを指す。キャッシュラインに対して、そのキャッシュラインのコンテンツが動作メモリ内に現在あるものとは異なることを指し示すダーティビットがアサートされる。ダーティライン（ＤＬ）数は、メインメモリ内の対応するデータと比較して変更されたデータを持つキャッシュラインの数を示す。
様々な実施形態において、ある電力状態に入ること（例えば、ＭｏｄＣＳエントリー）を受けて、電力エージェント１０１ａ（又は好適なマイクロコントローラ）は、ｐＣｏｄｅ１０１ｂ（又は他のソフトウェア）を実行し、又はタグキャッシュ２０６からの現在のダーティラインをＭＬドライバ２０２によって確立されるＨＷＭ２０５と比較するハードウェア及び／又はソフトウェア機能を実行する。タグキャッシュ２０６は、要求されたメモリ位置である。データは、一般に、メモリ１０５とキャッシュとの間で転送される。データは、キャッシュライン又はキャッシュブロックと呼ばれる固定サイズのブロックにて転送される。キャッシュラインがメモリからキャッシュにコピーされると、キャッシュエントリーが作成される。キャッシュエントリーは、コピーされたデータと、要求されたメモリ位置（すなわち、タグキャッシュ２０６）とを含むことになる。
ＨＷＭ２０５は、ドライバ２０１及び／又は２０２によってアクセス可能なレジスタに格納される。ＨＷＭ２０５は、ＳｏＣ１０１が特定の電力状態に入るべきかを決定づけるダーティキャッシュラインのカウント又は閾レベルを指し示す。ＭＬスキーム２０１又は２０２が時間をかけて（例えば、１日を通して）走るとき、それはスクラッチパッドを最新のＨＷＭ２０５で更新し続けることになる。このＨＷＭ２０５閾値は、どの電力状態（例えば、Ｓ０ｉ３又はＳｏｉ４）に入るべきかを予測するために、現在のダーティキャッシュライン数と定期的に比較される。
例えば、ｐＣｏｄｅ１０１ｂが、ＨＷＭ２０５をＤＲＡＭ内のダーティラインの数と比較し、単純にＳ０ｉ４に入ること又はＳ０ｉ３に入ることの決定を構築する。例えば、ＤＲＡＭ内のダーティライン数がＨＷＭ２０５よりも多い場合、ｐＣｏｄｅ１０１ｂは、それらのダーティラインをフラッシュするエントリーエネルギーコストを軽減するためにＳｏＣ１０１又はコンピューティングシステムをＳ０ｉ３状態に置き、そうでない場合には、ＭｏｄＣＳに関して予測される状態内時間が、入ることのエネルギーコストを埋め合わせるのに十分な長さであることが期待されるので、ＳｏＣ１０１又はコンピューティングシステムをＳ０ｉ４状態に置くことになる。ＨＷＭ２０５と現在ＤＬ数とを比較した後、ｐＣｏｄｅ１０１ｂは、ＴＳＣ２０４及び／又はＴＩＳを格納するレジスタを更新する。ＴＳＣ２０４は、後に、ＭＬスキーム２０１に供給するためのＴＩＳの計算に使用される。一部の実施形態において、ＨＷＭ２０５と現在ＤＬ数とを比較した後、ｐＣｏｄｅ１０１ｂは、その決定をＭＬドライバ２０１に提供する。一部の実施形態において、ｐＣｏｄｅ１０１ｂはまた、ＭＬスキームドライバ２０１による将来の訓練／学習のために、ダーティＤＲＡＭライン数のカウントを更新する。
一部の実施形態において、電力状態から出ること（例えば、ＭｏｄＣＳからのイグジット）を受けて、ｐＣｏｄｅ１０１ｂは、タイムスタンプカウンタ２０４をスクラッチパッドレジスタに書き込んで状態内時間を計算し、ＭＬアルゴリズム２０１に供給する。そして、ＭＬアルゴリズム２０１が、タイムスタンプを使用して、将来のエントリーに関する状態内時間を予測する。
図３は、一部の実施形態に従った、機械学習アルゴリズムを訓練することによってアイドル時間をインテリジェント予測する方法３００を例示している。ブロックが特定の順序で示されているが、順序は変更されることができる。例えば、一部のブロックは他のブロックと並行して実行され、一部は他の前に実行される。
ブロック３０１にて、システムテレメトリーロジック２０３が、例えばモダンスタンバイなどのスタンバイモードに入ることに応答して、ユーザ行動を予測するために、様々なソースからテレメトリー情報を集める。例えば、システムテレメトリーロジック２０３は、ある電力状態のエントリー及び／又はイグジットの時点でのフォアグラウンドアプリケーション、ＳｏＣのユーザがフリー、ビジー、オフィス外などである時を指し示すカレンダー情報、バッテリー情報（例えば、充電及び／又は放電パターン）、時刻、及び／又は曜日を特定する。テレメトリー情報は、ブロック３０２によって示されるように、機械学習モデルを訓練するためにＭＬドライバ２０１に提供される。一部の実施形態において、（以前の状態又は値と比較しての）テレメトリー情報における変化は、ＭＬドライバ２０１にそのＭＬモデルの訓練を開始させるイベントである。ＭＬモデルを訓練した後、システムはスタンバイモードを出る（例えば、モダンスタンバイモードを出る）。ブロック３０３にて、ＭＬドライバはまた、そのＭＬモデルの訓練を実行するために（１つ以上の）ＴＳＣレジスタを読み取る。訓練された（例えば、重みが較正された後の）モデルの出力は、ブロック３０４によって示されるように、電力管理エージェント１０１ａに提供されるＨＷＭである。ブロック３０１、３０２、又は３０３は、訓練フェーズの部分である。
ブロック３０５にて、電力管理エージェント１０１ａが、現在のダーティライン（キャッシュライン）数をＨＷＭと比較する。ダーティライン（ＤＬ）数がＨＷＭよりも大きい場合、電力管理エージェント１０１ａは、ＳｏＣ１０１又はコンピューティングシステムに、第２の電力状態と比較して深さが小さい電力状態である第１の電力状態に入らせる。このような決定を受けて、電力管理エージェントは、ブロック３０６によって示されるように、ＳｏＣ１０１を第１の電力状態（例えば、Ｓ０ｉ３などの浅い電力状態）に入らせる。ブロック３０７によって示されるように、ＳｏＣ１０１又はコンピューティングシステムが第１の電力状態を出ると、ＭＬドライバ２０１が、ブロック３０８によって示されるように、（１つ以上の）ＴＳＣレジスタを読み取ってＴＩＳレジスタを更新する。そして、このプロセスは、ブロック３０２によって示されるように、モデルを再訓練することに戻る。
ダーティライン（ＤＬ）数がＨＷＭよりも小さい場合、電力管理エージェント１０１ａは、ＳｏＣ １０１又はコンピューティングシステムに、第１の電力状態と比較してもっと深い電力状態である第２の電力状態に入らせる。このような決定を受けて、電力管理エージェント１０１ａは、３０９によって示されるように、ＳｏＣ１０１又はコンピューティングシステムに、第１の電力状態と比較して深い電力状態である第２の電力状態（例えば、Ｓ０ｉ４）に入らせる。ブロック３１０によって示されるように、ＳｏＣ１０１又はコンピューティングシステムが第２の電力状態を出ると、ＭＬドライバ２０１は、ブロック３１１によって示されるように、（１つ以上の）ＴＳＣレジスタを読み取ってＴＩＳレジスタを更新する。そして、このプロセスは、ブロック３０２によって示されるように、モデルの再訓練することに戻る。
図４は、一部の実施形態に従った、推論を用いることによってアイドル時間をインテリジェント予測する方法４００を例示している。方法４００は、方法３００と同様であるが、重みの訓練の代わりにブロック４０１による推論に関する。この場合、訓練のためのブロック３０２及び３０３が除かれる。推論フェーズでは、訓練された重みが、新たな又は更新されたテレメトリー情報とともにＭＬドライバ２０２によって使用されて、ＨＷＭが生成される。このプロセスは、図３の方法よりも高速である。何故なら、計算集約的な作業であるモデルの再訓練が行われないからである。
実施形態（例えば、フローチャート３００、４００、及び図１−４を参照して説明したスキーム）の要素はまた、コンピュータ実行可能命令（例えば、ここで説明される他のプロセスを実行するための命令）を格納する機械読み取り可能媒体（例えば、メモリ）としても提供される。一部の実施形態において、コンピューティングプラットフォームは、メモリ、プロセッサ、機械読み取り可能記憶媒体（有形の機械読み取り可能媒体としても参照される）、通信インタフェース（例えば、無線又は有線インタフェース）、及びそれらを結合するネットワークバスを有する。
一部の実施形態において、プロセッサは、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、汎用中央演算処理ユニット（ＣＰＵ）、又はフローチャート２００−４００の方法及び／又は様々な実施形態を実行するように単純な有限状態マシンを実装する低電力ロジックである。
一部の実施形態において、システムの様々な論理ブロックは、ネットワークバスを介して共に結合される。ネットワークバスを実装するために、如何なる好適なプロトコルが使用されてもよい。一部の実施形態において、機械読み取り可能記憶媒体は、様々な実施形態及びフローチャートを参照して説明したようなプロセッサアイドル時間のインテリジェント予測のための命令（プログラムソフトウェアコード／命令としても参照される）を含む。
フローチャート２００−４００（及び／又は様々な実施形態）に関連した、開示に係る事項の実施形態を実装するために実行されるプログラムソフトウェアコード／命令は、オペレーティングシステムの一部として実装されてもよいし、あるいは、特定のアプリケーション、コンポーネント、プログラム、オブジェクト、モジュール、ルーチン、若しくは他の命令シーケンスとして実装されてもよいし、あるいは、“プログラムソフトウェアコード／命令”、“オペレーティングシステムプログラムソフトウェアコード／命令”、“アプリケーションプログラムソフトウェアコード／命令”、又は単に“ソフトウェア”として参照される複数の命令シーケンスの編成として実装されてもよいし、あるいは、プロセッサに組み込まれたファームウェアとして実装されてもよい。一部の実施形態において、フローチャート２００−４００（及び／又は様々な実施形態）に関連するプログラムソフトウェアコード／命令は、コンピュータシステムによって実行される。
一部の実施形態において、フローチャート２００−４００（及び／又は様々な実施形態）に関連するプログラムソフトウェアコード／命令は、コンピュータ実行可能記憶媒体に格納され、プロセッサによって実行される。ここで、コンピュータ実行可能記憶媒体は、プログラムソフトウェアコード／命令及びデータを記憶するために使用されることができる有形の機械読み取り可能媒体であり、それらプログラムソフトウェアコード／命令は、コンピューティング装置によって実行されるときに、１つ以上のプロセッサに、開示に係る主題に向けられた１つ以上の添付の請求項に記載され得る（１つ以上の）方法を実行させる。
有形の機械読み取り可能媒体は、例えば、ＲＯＭ、揮発性ＲＡＭ、不揮発性メモリ及び／又はキャッシュ及び／又は本出願において参照されるような他の有形メモリを含め、様々な有形の位置での実行可能ソフトウェアプログラムコード／命令及びデータのストレージを含み得る。このプログラムソフトウェアコード／命令及び／又はデータの部分が、これらのストレージ及びメモリデバイスのうちのいずれかに格納され得る。また、プログラムソフトウェアコード／命令は、例えば、インターネットを含め集中サーバ又はピアツーピアネットワークを介してなどを含めて、他のストレージから取得されてもよい。ソフトウェアプログラムコード／命令及びデータの異なる部分が、異なる時点に異なる通信セッションで又は同じ通信セッションで取得され得る。
ソフトウェアプログラムコード／命令（フローチャート２００−４００及び他の実施形態に関連する）及びデータは、コンピューティング装置によるそれぞれのソフトウェアプログラム又はアプリケーションの実行に先立って、それらの全体にて取得されることができる。代わりに、ソフトウェアプログラムコード／命令及びデータの一部が、実行のために必要なときに、例えばジャストインタイムで、動的に取得されてもよい。代わりに、ソフトウェアプログラムコード／命令及びデータを取得するこれらの手法の何らかの組み合わせが、例えば、例として異なるアプリケーション、コンポーネント、プログラム、オブジェクト、モジュール、ルーチン、若しくは他の命令シーケンス、又は複数の命令シーケンスの編成に対して行われてもよい。従って、データ及び命令が、特定の時点に全体にて、有形の機械読み取り可能媒体上にあることは必要でない。
有形のコンピュータ読み取り可能媒体の例は、以下に限られないが、とりわけ、例えば揮発性及び不揮発性のメモリデバイス、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリデバイス、磁気ランダムアクセスメモリ、強誘電体メモリ、フロッピー（登録商標）及び他のリムーバブルディスク、磁気記憶媒体、光記憶媒体（例えば、コンパクトディスク読み出し専用メモリ（ＣＤ ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）など）などの、記録可能タイプ及び非記録可能タイプの媒体を含む。ソフトウェアプログラムコード／命令は、デジタルの有体の通信リンクに一時的に格納されながら、そのような有形の通信リンクを通じて、例えば搬送波、赤外線信号、デジタル信号などの、電気的、光学的、音響的、又は他の形態の伝搬信号を実装し得る。
一般に、有形の機械読み取り可能媒体は、例えば、ｉＰｈｏｎｅ（登録商標）、Ｇａｌａｘｙ（登録商標）、Ｂｌａｃｋｂｅｒｒｙ（登録商標）、Ｄｒｏｉｄ（登録商標）、若しくはこれらに類するもの、又はコンピューティングデバイスを含んだその他の装置といった、通信ネットワークからアプリケーション及び補助アプリケーションをダウンロード及び実行することができるかにかかわらず、通信装置、コンピューティング装置、ネットワーク装置、携帯情報端末、製造ツール、モバイル通信装置に含まれ得るものであるマシン（例えば、コンピューティングデバイス）によってアクセス可能な形態で情報を提供する（すなわち、例えばデータパケットといったデジタル形態で格納及び／又は伝送する）何らかの有形のメカニズムを含む。一実施形態において、プロセッサベースのシステムは、ＰＤＡ（携帯情報端末）、携帯電話、ノートブックコンピュータ、タブレット、ゲームコンソール、セットトップボックス、埋め込みシステム、ＴＶ（テレビジョン）、パーソナルデスクトップコンピュータなどの形態にあり、又はその中に含められる。あるいは、伝統的な通信アプリケーション及び（１つ以上の）補助アプリケーションが、開示に係る事項の一部の実施形態で使用されてもよい。
図５は、様々な実施形態に従った、深いスリープ状態に関連するエントリーエネルギーコストを低減させるためにアイドル時間をインテリジェント予測する装置及び／又はソフトウェアを有するスマート機器又はコンピュータシステム又はＳｏＣ（システム・オン・チップ）を例示している。指摘しておくことには、他の図の要素と同じ参照符号（又は名称）を持つ図５の要素は、記載されたものと同様にして動作又は機能することができるが、そのように限定されるものではない。様々な実施形態は、電力管理ユニット１０１ａによって実行されるように示されるが、コンピュータシステムの電力状態を制御することができるここに記載のブロックのいずれかが、深いスリープ状態に関連するエントリーエネルギーコストを低減させるためにアイドル時間をインテリジェント予測する装置及び／又はソフトウェアを持つことができる。例えば、ＰＣＵ２４１０ａ、ＰＣＵ２４１０ｂ、及び／又はＰＭＩＣ２４１２が、電力エージェント１０１ａの機能を実行することができる。
一部の実施形態において、装置２４００は、例えばコンピューティングタブレット、携帯電話若しくはスマートフォン、ラップトップ、デスクトップ、モノのインターネット（ＩＯＴ）装置、サーバ、ウェアラブル装置、セットトップボックス、ワイヤレス対応電子書籍リーダ、又はこれらに類するものなどの、適切なコンピューティング装置を表す。理解されることには、特定の構成要素が概略的に示されており、そのような装置の全てのコンポーネントが装置２４００に示されているわけではない。
一例において、装置２４００は、ＳｏＣ（システム・オン・チップ）２４０１を有する。ＳｏＣ２４０１の境界の一例が図５に点線を用いて示され、一部のコンポーネントの例がＳｏＣ２４０１の中に含められるように示されているが、ＳｏＣ２４０１は、装置２４００の任意の適切なコンポーネントを含み得る。
一部の実施形態において、装置２４００はプロセッサ２４０４を含む。プロセッサ２４０４は、例えばマイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス、プロセッシングコア、又は他のプロセッシング手段などの、１つ以上の物理デバイスを含むことができる。プロセッサ２４０４によって実行される処理動作は、その上でアプリケーション及び／又は装置機能が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。それら処理動作は、人間ユーザ若しくは他の装置とのＩ／Ｏ（入力／出力）に関係する動作、電力管理に関係する動作、コンピューティング装置２４００を他の装置に接続することに関係する動作、及び／又はこれらに類するものを含む。それら処理動作はまた、オーディオＩ／Ｏ及び／又はディスプレイＩ／Ｏに関係する動作を含み得る。
一部の実施形態において、プロセッサ２４０４は、複数のプロセッシングコア（コアとしても参照される）２４０８ａ、２４０８ｂ、２４０８ｃを含む。図５には、単に３つのコア２４０８ａ、２４０８ｂ、２４０８ｃが示されるが、プロセッサ２４０４は、例えば何十個の又は何百個ものプロセッシングコアといった、任意の他の好適数のプロセッシングコアを含み得る。プロセッサコア２４０８ａ、２４０８ｂ、２４０８ｃは、単一の集積回路（ＩＣ）チップ上に実装され得る。さらに、そのチップは、１つ以上の共有キャッシュ及び／又はプライベートキャッシュ、バス又は相互接続、グラフィックスコントローラ及び／又はメモリコントローラ、又は他のコンポーネントを含んでもよい。
一部の実施形態において、プロセッサ２４０４はキャッシュ２４０６を含む。一例において、キャッシュ２４０６のセクションは、個々のコア２４０８に専用とされ得る（例えば、キャッシュ２４０６の第１のセクションがコア２４０８ａに専用であり、キャッシュ２４０６の第２のセクションがコア２４０８ｂに専用であり、等々）。一例において、キャッシュ２４０６の１つ以上のセクションが、コア２４０８のうちの２つ以上の間で共有されてもよい。キャッシュ２４０６は、例えばレベル１（Ｌ１）キャッシュ、レベル２（Ｌ２）キャッシュ、レベル３（Ｌ３）キャッシュなどといった異なる階層に分割されてもよい。
一部の実施形態において、プロセッサコア２４０４は、コア２４０４による実行のために命令（条件付き分岐を有する命令を含む）をフェッチするフェッチユニットを含み得る。命令は、例えばメモリ２４３０などの任意の記憶装置からフェッチされ得る。プロセッサコア２４０４はまた、フェッチした命令を復号するデコードユニットを含み得る。例えば、デコードユニットは、フェッチされた命令を複数のマイクロオペレーションへと復号し得る。プロセッサコア２４０４は、デコードした命令を格納することに伴う様々な動作を実行するスケジュールユニットを含み得る。例えば、スケジュールユニットは、命令がディスパッチの準備が整うまで（例えば、復号された命令の全てのソース値が利用可能になるまで）、デコードユニットからのデータを保持し得る。一実施形態において、スケジュールユニットは、復号された命令を、実行のために、スケジュールし及び／又は実行ユニットに発行（又はディスパッチ）し得る。
実行ユニットは、（例えばデコードユニットによって）復号され且つ（例えばスケジュールユニットによって）ディスパッチされた後のディスパッチされた命令を実行し得る。一実施形態において、実行ユニットは、２つ以上の実行ユニット（例えば、撮像計算ユニット、グラフィックス計算ユニット、汎用計算ユニットなど）を含み得る。実行ユニットはまた、例えば加算、減算、乗算、及び／又は除算などの種々の算術演算を実行し得るとともに、１つ以上の算術論理ユニット（ＡＬＵ）を含み得る。一実施形態において、実行ユニットと共にコプロセッサ（図示せず）が種々の算術演算を実行してもよい。
また、実行ユニットは、命令を順不同に命令してもよい。従って、プロセッサコア２４０４は、一実施形態において、アウトオブオーダープロセッサコアであってもよい。プロセッサコア２４０４はまた、回収（リタイアメント）ユニットを含み得る。回収ユニットは、実行された命令を、それらがコミットされた後に回収し得る。一実施形態において、実行された命令の回収は、プロセッサ状態が命令の実行からコミットされることや、命令によって使用された物理レジスタが割り当て解除されることなどをもたらし得る。プロセッサコア２４０４はまた、プロセッサコア２４０４のコンポーネントと他のコンポーネントとの間での１つ以上のバスを介した通信を可能にするバスユニットを含み得る。プロセッサコア２４０４はまた、コア２４０４の様々なコンポーネントによってアクセスされるデータ（例えば、割り当てられたアプリケーションプライオリティ及び／又はサブシステム状態（モード）アソシエーションに関係する値など）を格納する１つ以上のレジスタを含み得る。
一部の実施形態において、装置２４００は接続回路２４３１を含む。例えば、接続回路２４３１は、ハードウェアデバイス（例えば、無線及び／又は有線コネクタと通信ハードウェア）及び／又はソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含み、例えば、装置２４００が外部デバイスと通信することを可能にする。装置２４００は、例えば他のコンピューティング装置、無線アクセスポイント又は基地局などの外部装置から隔てられ得る。
一例において、接続回路２４３１は、複数の異なるタイプの接続を含み得る。一般化するに、接続回路２４３１は、セルラー接続回路、無線接続回路などを含んでもよい。接続回路２４３１のセルラー接続回路は、一般に、例えばＧＳＭ（global system for mobile communications）又はそのバリエーション若しくは派生物、ＣＤＭＡ（符号分割多重アクセス）又はそのバリエーション若しくは派生物、ＴＤＭ（時分割多重化）又はそのバリエーション若しくは派生物、第３世代パートナーシッププロジェクト（３ＧＰＰ）ＵＭＴＳ（Universal Mobile Telecommunications Systems）システム又はそのバリエーション若しくは派生物、３ＧＰＰロングタームエボリューション（ＬＴＥ）システム又はそのバリエーション若しくは派生物、３ＧＰＰ ＬＴＥアドバンスト（ＬＴＥ−Ａ）システム又はそのバリエーション若しくは派生物、第５世代（５Ｇ）無線システム又はそのバリエーション若しくは派生物、５Ｇモバイルネットワークシステム又はそのバリエーション若しくは派生物、５Ｇ新無線（ＮＲ）システム又はそのバリエーション若しくは派生物、又は他のセルラーサービス標準を介して提供されるものなど、無線通信事業者によって提供されるセルラーネットワーク接続を指す。接続回路２４３１の無線接続回路（又は無線インタフェース）は、セルラーではない無線接続を指し、パーソナルエリアネットワーク（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ニアフィールドなど）、ローカルエリアネットワーク（例えば、Ｗｉ−Ｆｉなど）、及び／又はワイドエリアネットワーク（例えば、ＷｉＭａｘなど）、及び／又は他の無線通信を含むことができる。一例において、接続回路２４３１は、例えば、システム実施形態が例えば携帯電話又は携帯情報端末といったワイヤレス装置に組み込まれ得るように、例えば有線又は無線インタフェースなどのネットワークインタフェースを含み得る。
一部の実施形態において、装置２４００は、１つ以上のＩ／Ｏ装置とのインタラクションに関係するハードウェアデバイス及び／又はソフトウェアコンポーネントを表すものであるコントロールハブ２４３２を含む。例えば、プロセッサ２４０４は、コントロールハブ２４３２を介して、ディスプレイ２４２２、１つ以上の周辺装置２４２４、ストレージ装置２４２８、１つ以上の他の外部装置２４２９などのうちの１つ以上と通信し得る。コントロールハブ２４３２は、チップセット、プラットフォームコントロールハブ（ＰＣＨ）、及び／又はこれらに類するものとし得る。
例えば、コントロールハブ２４３２は、装置２４００に接続する追加の装置のための１つ以上の接続ポイントを例示するものであり、例えば、それを通じて、ユーザがシステムとインタラクトし得る。例えば、装置２４００に取り付けられることができる装置（例えば、装置２４２９）は、マイクロホン装置、スピーカ若しくはステレオシステム、オーディオ装置、ビデオシステム若しくは他の表示装置、キーボード若しくはキーパッド装置、又は例えばカードリーダ若しくは他の装置などの特定のアプリケーションで使用される他のＩ／Ｏ装置を含む。
上述のように、コントロールハブ２４３２は、オーディオ装置やディスプレイ２４２２などとインタラクトすることができる。例えば、マイクロホン又は他のオーディオ装置を介しての入力が、装置２４００の１つ以上のアプリケーション又は機能のための入力又はコマンドを提供することができる。さらに、ディスプレイ出力に代えて、又は加えて、オーディオ出力を提供することができる。他の一例において、ディスプレイ２４２２がタッチスクリーンを含む場合、ディスプレイ２４２２は、少なくとも部分的にコントロールハブ２４３２によって管理され得るものである入力装置としても機能する。コンピューティング装置２４００上にはまた、コントロールハブ２４３２によって管理されるＩ／Ｏ機能を提供するために更なるボタン又はスイッチも存在することができる。一実施形態において、コントロールハブ２４３２は、例えば加速度計、カメラ、光センサ若しくは他の環境センサなどのデバイス、又は装置２４００に含められ得る他のハードウェアを管理する。入力は、直接的なユーザインタラクションの一部とすることができるとともに、システムに環境入力を提供して、その動作（例えば、ノイズのフィルタリング、輝度検出のためのディスプレイの調整、カメラのためのフラッシュの適用、又は他の機構）に影響を及ぼすことができる。
一部の実施形態において、コントロールハブ２４３２は、例えば、ＰＣＩｅ（ペリフェラルコンポーネントインターコネクトエクスプレス）、ＵＳＢ（ユニバーサルシリアルバス）、サンダーボルト、高精細マルチメディアインタフェース（ＨＤＭＩ（登録商標））、ファイヤワイヤなどといった、任意の適切な通信プロトコルを使用して様々なデバイスに結合し得る。
一部の実施形態において、ディスプレイ２４２２は、ユーザが装置２４００とインタラクトするための視覚ディスプレイ及び／又は触覚ディスプレイを提供するハードウェア（例えば、ディスプレイ装置）及びソフトウェア（例えば、ドライバ）コンポーネントを表す。ディスプレイ２４２２は、ディスプレイインタフェース、ディスプレイスクリーン、及び／又はユーザに表示を提供するために使用されるハードウェア装置を含み得る。一部の実施形態において、ディスプレイ２４２２は、出力及び入力の両方をユーザに提供するタッチスクリーン（又はタッチパッド）装置を含む。一例において、ディスプレイ２４２２は、プロセッサ２４０４と直接的に通信し得る。ディスプレイ２４２２は、モバイルエレクトロニクス装置若しくはラップトップ装置においてのような内部ディスプレイ、又はディスプレイインタフェース（例えば、ＤｉｓｐｌａｙＰｏｒｔなど）を介して取り付けられる外付けディスプレイ装置のうちの一方以上とし得る。一実施形態において、ディスプレイ２４２２は、例えば仮想現実（ＶＲ）アプリケーション又は拡張現実（ＡＲ）アプリケーションで使用される立体表示装置などのヘッドマウントディスプレイ（ＨＭＤ）であってもよい。
一部の実施形態において、図には示していないが、プロセッサ２４０４に加えて（又は代えて）、装置２４００は、ディスプレイ２４２２上にコンテンツを表示することの１つ以上の態様を制御し得るものである１つ以上のグラフィックス処理コアを含むグラフィックス処理ユニット（ＧＰＵ）を含んでいてもよい。
コントロールハブ２４３２（又はプラットフォームコントローラハブ）は、ハードウェアインタフェース及びコネクタと、例えば周辺装置２４２４への周辺接続を行うためのソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）とを含んでいてもよい。
理解されることには、装置２４００は、他のコンピューティング装置に対する周辺装置であってもよく、また、それに接続された周辺装置を有してもよい。装置２４００は、例えば装置２４００上のコンテンツを管理する（例えば、ダウンロード及び／又はアップロードする、変更する、同期させる）などの目的のために、他のコンピューティング装置に接続するための“ドッキング”コネクタを有し得る。加えて、ドッキングコネクタは、例えばオーディオビジュアルシステム又は他のシステムへのコンテンツ出力をコンピューティング装置２４００が制御することを可能にする特定の周辺機器に装置２４００が接続することを可能にし得る。
専用ドッキングコネクタ又は他の専用接続ハードウェアに加えて、装置２４００は、共通又は標準ベースのコネクタを介して周辺接続を行うことができる。共通のタイプは、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（これは、多数の異なるハードウェアインタフェースのうちのいずれかを含み得る）、ミニディスプレイポート（ＭＤＰ）、高精細マルチメディアインタフェース（ＨＤＭＩ）、ファイヤワイヤ、又は他のタイプを含み得る。
一部の実施形態において、接続回路２４３１は、例えば、プロセッサ２４０４に直接的に結合されることに加えて、又は代えて、コントロールハブ２４３２に結合されてもよい。一部の実施形態において、ディスプレイ２４２２は、例えば、プロセッサ２４０４に直接的に結合されることに加えて、又は代えて、コントロールハブ２４３２に結合されてもよい。
一部の実施形態において、装置２４００は、メモリインタフェース２４３４を介してプロセッサ２４０４に結合されたメモリ２４３０を含む。メモリ２４３０は、装置２４００内の情報を格納するためのメモリデバイスを含む。
一部の実施形態において、メモリ２４３０は、様々な実施形態を参照して説明したように、安定したクロック生成を維持管理するための装置を含む。メモリは、不揮発性（メモリデバイスへの電力が中断された場合に状態が変化しない）及び／又は揮発性（メモリデバイスへの電力が中断された場合に状態が不確定となる）メモリデバイスを含むことができる。メモリデバイス２４３０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス、スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイス、フラッシュメモリデバイス、相変化メモリデバイス、又はプロセスメモリとして機能するのに適した性能を持つ何らかの他のメモリデバイスとし得る。一実施形態において、メモリ２４３０は、１つ以上のプロセッサ２４０４がアプリケーション又はプロセスを実行するときに使用されるデータ及び命令を格納するための、装置２４００のシステムメモリとして動作することができる。メモリ２４３０は、アプリケーションデータ、ユーザデータ、音楽、写真、文書、又は他のデータ、並びに、装置２４００のアプリケーション及び機能の実行に関係するシステムデータ（長期であるか一時的であるかにかかわらず）を格納することができる。
様々な実施形態及び例の要素はまた、コンピュータ実行可能命令（例えば、ここで説明されるいずれか他のプロセスを実行するための命令）を格納する機械読み取り可能媒体（例えば、メモリ２４３０）として提供される。機械読み取り可能媒体（例えば、メモリ２４３０）は、以下に限られないが、フラッシュメモリ、光ディスク、ＣＤ−ＲＯＭ、ＤＶＤ ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カード若しくは光カード、相変化メモリ（ＰＣＭ）、又は電子命令若しくはコンピュータ実行可能命令を格納するのに適した他のタイプの機械読み取り可能媒体を含み得る。例えば、開示の実施形態は、通信リンク（例えば、モデム又はネットワーク接続）を介してデータ信号によってリモートコンピュータ（例えば、サーバ）から要求元コンピュータ（例えば、クライアント）に転送され得るコンピュータプログラム（例えば、ＢＩＯＳ）としてダウンロードされ得る。
一部の実施形態において、装置２４００は、例えば装置２４００の種々のコンポーネントの温度を測定するための、温度測定回路２４４０を含む。一例において、温度測定回路２４４０は、その温度を測定及びモニタすべきである様々なコンポーネントに内蔵され、結合され、又は取り付けられ得る。例えば、温度測定回路２４４０は、コア２４０８ａ、２４０８ｂ、２４０８ｃ、電圧レギュレータ２４１４、メモリ２４３０、ＳＯＣ２４０１のマザーボード、及び／又は装置２４００の任意の適切なコンポーネント、のうちの１つ以上の温度（又はその中の温度）を測定し得る。
一部の実施形態において、装置２４００は、例えば装置２４００の１つ以上のコンポーネントによって消費される電力を測定するための、電力測定回路２４４２を含む。一例において、電力を測定することに加えて、又は代えて、電力測定回路２４４２は、電圧及び／又は電流を測定してもよい。一例において、電力測定回路２４４２は、その電力、電圧、及び／又は電流を測定及びモニタすべきである様々なコンポーネントに内蔵され、結合され、又は取り付けられ得る。例えば、電力測定回路２４４２は、１つ以上の電圧レギュレータ２４１４によって供給される電力、電流及び／又は電圧、ＳＯＣ２４０１に供給される電力、装置２４００に供給される電力、装置２４００のプロセッサ２４０４（又は他のコンポーネント）によって消費される電力などを測定し得る。
一部の実施形態において、装置２４００は、概して電圧レギュレータ（ＶＲ）２４１４として参照する１つ以上の電圧レギュレータ回路を含む。ＶＲ２４１４は、装置２４００のいずれか適切なコンポーネントを動作させるために供給され得るものである適切な電圧レベルの信号を生成する。単なる一例として、ＶＲ２４１４は、装置２４００のプロセッサ２４０４に信号を供給しているように図示されている。一部の実施形態において、ＶＲ２４１４は、１つ以上の電圧識別（Voltage Identification；ＶＩＤ）信号を受信し、該ＶＩＤ信号に基づいて、適切なレベルにある電圧信号を生成する。ＶＲ２４１４には、種々のタイプのＶＲが利用され得る。例えば、ＶＲ２４１４は、“バック”ＶＲ、“ブースト”ＶＲ、バックＶＲとブーストＶＲとの組み合わせ、低ドロップアウト（ＬＤＯ）レギュレータ、スイッチングＤＣ−ＤＣレギュレータなどを含み得る。バックＶＲは、一般に、１より小さい比で入力電圧を出力電圧に変換する必要がある電力送達用途で使用される。ブーストＶＲは、一般に、１より大きい比で入力電圧を出力電圧に変換する必要がある電力送達用途で使用される。一部の実施形態において、各プロセッサコアがそれ自身のＶＲを持ち、それがＰＣＵ２４１０ａ／ｂ及び／又はＰＭＩＣ２４１２によって制御される。一部の実施形態において、電力管理のための効率的な制御を提供するために、各コアが、分散されたＬＤＯのネットワークを持つ。ＬＤＯは、デジタルＬＤＯ、アナログＬＤＯ、又はデジタル若しくはアナログのＬＤＯの組み合わせとし得る。
一部の実施形態において、装置２４００は、概してクロック発生器２４１６として参照する１つ以上のクロック発生器回路を含む。クロック発生器２４１６は、装置２４００の任意の適切なコンポーネントに供給され得るものである適切な周波数レベルのクロック信号を生成する。単なる一例として、クロック発生器２４１６は、装置２４００のプロセッサ２４０４にクロック信号を供給しているように図示されている。一部の実施形態において、クロック発生器２４１６は、１つ以上の周波数識別（Frequency Identification；ＦＩＤ）信号を受信し、該ＦＩＤ信号に基づいて、適切な周波数にあるクロック信号を生成する。
一部の実施形態において、装置２４００は、装置２４００の様々なコンポーネントに電力を供給するバッテリー２４１８を含む。単なる一例として、バッテリー２４１８は、プロセッサ２４０４に電力を供給しているように図示されている。図には示していないが、装置２４００は、ＡＣアダプタから受け取られる交流（ＡＣ）電源に基づいて例えばバッテリーを再充電するための充電回路を含み得る。
一部の実施形態において、装置２４００は、電力制御ユニット（ＰＣＵ）２４１０（電力管理ユニット（ＰＭＵ）、電力コントローラなどとしても参照する）を含む。一例において、ＰＣＵ２４１０の一部のセクションは、１つ以上のプロセッシングコア２４０８によって実装されてもよく、ＰＣＵ２４１０のこれらのセクションは、点線のボックスを用いてＰＣＵ２４１０ａというラベルを付して象徴的に図示されている。一例において、ＰＣＵ２４１０の他の一部のセクションは、プロセッシングコア２４０８の外部に実装されてもよく、ＰＣＵ２４１０のこれらのセクションは、点線のボックスを用いてＰＣＵ２４１０ｂというラベルを付して象徴的に図示されている。ＰＣＵ２４１０は、装置２４００に関する様々な電力管理動作を実装し得る。ＰＣＵ２４１０は、装置２４００に関する様々な電力管理動作を実装するために、ハードウェアインタフェース、ハードウェア回路、コネクタ、レジスタなどと、ソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）とを含み得る。
一部の実施形態において、装置２４００は、例えば、装置２４００に関する様々な電力管理動作を実装するために、電力管理集積回路（ＰＭＩＣ）２４１２を含む。一部の実施形態において、ＰＭＩＣ２４１２は、リコンフィギュラブル電力管理ＩＣ（ＲＰＭＩＣ）及び／又はＩＭＶＰ（Intel（登録商標） Mobile Voltage Positioning）である。一例において、ＰＭＩＣは、プロセッサ２４０４とは別個のＩＣチップ内にある。これは、装置２４００に関する様々な電力管理動作を実装し得る。ＰＭＩＣ２４１２は、装置２４００に関する様々な電力管理動作を実装するために、ハードウェアインタフェース、ハードウェア回路、コネクタ、レジスタなどと、ソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）とを含み得る。
一例において、装置２４００は、ＰＣＵ２４１０又はＰＭＩＣ２４１２の一方又は両方を含む。一例において、ＰＣＵ２４１０又はＰＭＩＣ２４１２のいずれか一方は、装置２４００内に存在しなくてもよく、それ故に、これらのコンポーネントは点線を用いて図示されている。
装置２４００の様々な電力管理動作は、ＰＣＵ２４１０によって、ＰＭＩＣ２４１２によって、又はＰＣＵ２４１０とＰＭＩＣ２４１２との組み合わせによって実行され得る。例えば、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、装置２４００の様々なコンポーネントに関する電力状態（例えば、Ｐ状態）を選択し得る。例えば、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、装置２４００の様々なコンポーネントに関する電力状態を（例えば、ＡＣＰＩ（Advanced Configuration and Power Interface）仕様に従って）選択し得る。単なる一例として、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、装置２４００の様々なコンポーネントに、スリープ状態、アクティブ状態、適切なＣ状態（例えば、ＡＣＰＩ仕様に従った、Ｃ０状態、又は他の適切なＣ状態）などに遷移させ得る。一例において、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、ＶＲ２４１４によって出力される電圧及び／又はクロック発生器によって出力されるクロック信号の周波数を、例えば、それぞれＶＩＤ信号及び／又はＦＩＤ信号を出力することによって制御し得る。一例において、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、バッテリー電力使用量、バッテリー２４１８の充電、及び電力節減動作に関係する機能を制御し得る。
クロック発生器２４１６は、位相ロックループ（ＰＬＬ）、周波数ロックループ（ＦＬＬ）、又は任意の好適なクロック源を有することができる。一部の実施形態において、プロセッサ２４０４の各コアが、それ自身のクロック源を持つ。斯くすると、各コアは、他のコアの動作周波数とは独立の周波数で動作することができる。一部の実施形態において、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、適応的又は動的な周波数スケーリング又は調整を実行する。例えば、あるプロセッサコアのクロック周波数が、そのコアがその最大電力消費閾値又は制限値で動作していない場合に上昇され得る。一部の実施形態において、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、プロセッサの各コアの動作条件を決定し、そして、コアが目標性能レベルよりも下で動作しているとＰＣＵ２４１０及び／又はＰＭＩＣ２４１２が判定したとき、そのコアのクロック源（例えば、そのコアのＰＬＬ）がロックを失うことなく、機に乗じてそのコアの周波数及び／又は電源電圧を調整する。例えば、コアが、そのコア又はプロセッサ２４０４に対して割り当てられた総電流よりも小さい電流を電力供給レールから引き出している場合に、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、そのコア又はプロセッサ２４０４がより高い性能レベルを発揮することができるように、（例えば、クロック周波数及び／又は電源電圧レベルを上昇させることによって）そのコア又はプロセッサ２４０４に対する電力引き出しを一時的に増加させることができる。斯くして、製品の信頼性を損なうことなく、プロセッサ２４０４に対して電圧及び／又は周波数を一時的に上昇させることができる。
一例において、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２は、例えば、電力測定回路２４４２、温度測定回路２４４０からの測定結果、バッテリー２４１８の充電レベル、及び／又は電力管理のために使用され得る他の適切な情報を受信することに少なくとも部分的に基づいて、電力管理動作を実行し得る。この目的のために、ＰＭＩＣ２４１２は、システム／プラットフォームの電力／熱挙動に対して影響を持つ１つ以上のファクタにおける様々な値／変動を検知／検出するために、１つ以上のセンサに通信可能に結合される。該１つ以上のファクタの例は、電流、電圧ドループ、温度、動作周波数、動作電圧、電力消費、コア間通信活動などを含む。これらのセンサのうちの１つ以上は、コンピューティングシステムの１つ以上のコンポーネント又は論理／ＩＰブロックと物理的に近接して（且つ／或いは熱的に接触／結合して）設けられ得る。さらに、少なくとも一実施形態において、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２に直接的に（１つ以上の）センサを結合することで、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２が、それらセンサのうちの１つ以上によって検出された（１つ以上の）値に少なくとも部分的に基づいてプロセッサコアエネルギーを管理することを可能にしてもよい。
装置２４００のソフトウェアスタックの一例も図示している（しかし、ソフトウェアスタックの全ての要素が図示されているわけではない）。単なる一例として、プロセッサ２４０４は、アプリケーションプログラム２４５０、オペレーティングシステム２４５２、１つ以上の電力管理（ＰＭ）向けアプリケーションプログラム（例えば、概してＰＭアプリケーション２４５８として参照する）、及び／又はこれらに類するものを実行し得る。ＰＭアプリケーション２４５８はまた、ＰＣＵ２４１０及び／又はＰＭＩＣ２４１２によって実行されてもよい。ＯＳ２４５２も、１つ以上のＰＭアプリケーション２４５６ａ、２４５６ｂ、２４５６ｃを含み得る。ＯＳ２４５２はまた、様々なドライバ２４５４ａ、２４５４ｂ、２４５４ｃなどを含むことができ、それらのうちの一部は電力管理目的に特有のものとし得る。一部の実施形態において、装置２４００は更に、基本入力／出力システム（ＢＩＯＳ）２４２０を含み得る。ＢＩＯＳ２４２０は、（例えば、１つ以上のドライバ２４５４を介して）ＯＳ２４５２と通信し、プロセッサ２４０４と通信し、等々とし得る。
例えば、ＰＭアプリケーション２４５８、２４５６、ドライバ２４５４、ＢＩＯＳ２４２０などのうちの１つ以上を使用して、例えば、装置２４００の様々なコンポーネントの電圧及び／又は周波数を制御するため、装置２４００の様々なコンポーネントのウェイクアップ状態、スリープ状態、及び／又は他の適切な電力状態を制御するため、バッテリー電力使用量、バッテリー２４１８の充電、電力節減動作に関係する機能を制御するため、などの電力管理向けタスクを実装し得る。
明細書における“ある実施形態”、“一実施形態”、“一部の実施形態”、又は“他の実施形態”への言及は、それらの実施形態に関連して記述される特定の機構、構造又は特徴が、必ずしも全ての実施形態ではなく、少なくとも一部の実施形態に含まれることを意味する。“ある実施形態”、“一実施形態”又は“一部の実施形態”が様々に現れることは、必ずしもすべてが同じ実施形態に言及しているわけではない。明細書が、コンポーネント、機構、構造、又は特徴が含まれ“てもよい”、“ることがある”又は“得る”と述べている場合、その特定のコンポーネント、機構、構造、又は特徴は含められる必要がない。明細書又は請求項が“ａ”又は“ａｎ”を付けて要素に言及する場合、それは、それらの要素が１つだけ存在することを意味するわけではない。明細書又は請求項が“ａｎ ａｄｄｉｔｉｏｎａｌ”を付けて要素に言及する場合、それは、その追加の要素が２つ以上あることを除外するものではない。
また、特定の機構、構造、機能、又は特徴が、１つ以上の実施形態において好適なように組み合わされ得る。例えば、第１の実施形態が、第２の実施形態と、これら２つの実施形態に関連する特定の機構、構造、機能、又は特徴が相互に排他的でない場合に組み合わされ得る。
開示をその特定の実施形態に関して説明してきたが、以上の説明を踏まえて、これらの実施形態の数多くの改変、変更、及び変形が当業者に明らかになる。開示の実施形態は、添付の請求項の広い範囲に入る全てのそのような改変、変更、及び変形を包含することを意図している。
加えて、図示及び説明を簡単にするため、また、開示を不明瞭にしないため、集積回路（ＩＣ）チップ及び他のコンポーネントへの周知の電力／グランド接続は、提示される図の中に示されたり示されなかったりすることがある。また、構成がブロック図の形態で示されることがあるが、これは、開示を不明瞭にすることを避けるためであり、また、そのようなブロック図の構成の実装に関する詳細事項が、その中で本開示が実装されることになるプラットフォームに大きく依存する（すなわち、そのような詳細事項は、十分に、当業者の関与の範囲内にあるはずである）という事実に鑑みてのことである。開示の実施形態例を記述するために特定の詳細事項（例えば、回路）が説明される場合に、開示したことがそれらの特定の詳細事項を用いずに又はそれらの変形を用いて実施されることは、当業者に明らかなはずである。この記述は、故に、限定するものでなく例示するものとして見なされることになる。
ここに記載された様々な実施形態を例として示す。これらの例の特徴は好適であるようにして互いに組み合わされることができる。これらの例は以下を含む。
例１： 装置であって、ハイウォーターマーク（ＨＷＭ）を現在のダーティキャッシュライン数と比較する電力管理ユニットと、テレメトリー情報及び／又は前記現在のダーティキャッシュライン数に従って前記ＨＷＭを生成する機械学習ロジックと、を有し、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも大きい場合に、前記電力管理ユニットが当該装置を第１の電力状態に入らせ、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも小さい場合に、前記電力管理ユニットが当該装置を第２の電力状態に入らせる、
装置。
例２： 前記機械学習ロジックは、タイムスタンプカウンタを読み取って機械学習モデルを訓練する、例１に記載の装置。
例３： 前記機械学習ロジックは、状態内時間レジスタを読み取って機械学習モデルを訓練し、前記状態内時間レジスタは、ある電力状態に当該装置がある時間を指し示す、例１に記載の装置。
例４： 前記機械学習ロジックは、訓練された重み及び前記テレメトリー情報を介して前記ＨＷＭを推論する、例１に記載の装置。
例５： 前記第１の電力状態は、前記第２の電力状態よりも深さが小さい、例１に記載の装置。
例６： 前記第１の電力状態はＳ０ｉ３状態であり、前記第２の電力状態はＳ０ｉ４状態である、例１に記載の装置。
例７： 前記機械学習ロジックは乗算器を有する、例１に記載の装置。
例８： 前記テレメトリー情報は、電力状態エントリー及び／又はイグジットの時点におけるフォアグラウンドアプリケーション、フリー、ビジー、及び／又はオフィス時間外を指し示すユーザカレンダー情報、バッテリー情報、時刻、及び／又は曜日、のうちの１つ以上を含む、例１に記載の装置。
例９： 前記機械学習ロジックは、ソフトウェアドライバによって制御又は実装される、例１に記載の装置。
例１０： 前記ソフトウェアドライバは、オペレーティングシステムに通信可能に結合される、例９に記載の装置。
例１１： 前記ＨＷＭは、前記第１の電力状態に入るべきか前記第２の電力状態に入るべきかを前記電力管理ユニットが決定することを可能にするダーティキャッシュライン数の閾値である、例１に記載の装置。
例１２： 機械読み取り可能命令を格納した機械読み取り可能記憶媒体であって、前記機械読み取り可能命令は、実行されるときに、１つ以上のプロセッサに、テレメトリー情報を読み取ることと、機械学習を適用して、前記テレメトリー情報及び／又は現在のダーティキャッシュライン数に従ってハイウォーターマーク（ＨＷＭ）を生成することであり、前記ＨＷＭは、第１の電力状態に入るべきか第２の電力状態に入るべきかを電力管理ユニットが決定することを可能にするダーティキャッシュライン数の閾値である、生成することと、を有する方法を実行させる、機械読み取り可能記憶媒体。
例１３： 前記テレメトリー情報は、電力状態エントリー及び／又はイグジットの時点におけるフォアグラウンドアプリケーション、フリー、ビジー、及び／又はオフィス時間外を指し示すユーザカレンダー情報、バッテリー情報、時刻、及び／又は曜日、のうちの１つ以上を含む、例１２に記載の機械読み取り可能記憶媒体。
例１４： コンピューティングシステムが、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも大きい場合には第１の電力状態に入ることになり、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも小さい場合には第２の電力状態に入ることになる、例１２に記載の機械読み取り可能記憶媒体。
例１５： 機械学習を適用することは、タイムスタンプカウンタを読み取って機械学習モデルを訓練することを有する、例１２に記載の機械読み取り可能記憶媒体。
例１６： 機械学習を適用することは、状態内時間レジスタを読み取って機械学習モデルを訓練することを有し、前記状態内時間レジスタは、ある電力状態にコンピューティングシステムがある時間を指し示す、例１２に記載の機械読み取り可能記憶媒体。
例１７： 機械学習を適用することは、訓練された重み及び前記テレメトリー情報を介して前記ＨＷＭを推論することを有する、例１２に記載の機械読み取り可能記憶媒体。
例１８： 前記第１の電力状態は、前記第２の電力状態よりも深さが小さい、例１２に記載の機械読み取り可能記憶媒体。
例１９： 前記第１の電力状態はＳ０ｉ３状態であり、前記第２の電力状態はＳ０ｉ４状態である、例１２に記載の機械読み取り可能記憶媒体。
例２０： メモリと、前記メモリに結合されたプロセッサであり、ハイウォーターマーク（ＨＷＭ）を現在のダーティキャッシュライン数と比較する電力管理ユニットを有するプロセッサと、テレメトリー情報及び／又は前記現在のダーティキャッシュライン数に従って前記ＨＷＭを生成する機械学習ロジックを有するドライバであり、前記メモリに関連する前記現在のダーティキャッシュライン数が前記ＨＷＭよりも大きい場合に、前記電力管理ユニットが前記プロセッサを第１の電力状態に入らせることになり、前記メモリに関連する前記現在のダーティキャッシュライン数が前記ＨＷＭよりも小さい場合に、前記電力管理ユニットが前記プロセッサを第２の電力状態に入らせることになる、ドライバと、プロセッサが他の装置と通信することを可能にする無線インタフェースと、を有するシステム。
例２１：
前記テレメトリー情報は、電力状態エントリー及び／又はイグジットの時点におけるフォアグラウンドアプリケーション、フリー、ビジー、及び／又はオフィス時間外を指し示すユーザカレンダー情報、バッテリー情報、時刻、及び／又は曜日、のうちの１つ以上を含む、例２０に記載のシステム。
例２２：前記ドライバに結合されたオペレーティングシステム、を有する例２０に記載のシステム。
技術開示の性質及び骨子を読者が確認することを可能にする要約が提供される。要約は、請求項の範囲又は意味を限定するために使用されることにならないという理解の下で提出される。以下の特許請求の範囲は詳細な説明に組み込まれ、各請求項が別個の実施形態として自立したものとなる。

Claims (21)

  1. 装置であって、
    ハイウォーターマーク（ＨＷＭ）を現在のダーティキャッシュライン数と比較する電力管理ユニットと、
    テレメトリー情報及び／又は前記現在のダーティキャッシュライン数に従って前記ＨＷＭを生成する機械学習ロジックと、
    を有し、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも大きい場合に、前記電力管理ユニットが当該装置を第１の電力状態に入らせ、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも小さい場合に、前記電力管理ユニットが当該装置を第２の電力状態に入らせる、
    装置。
  2. 前記機械学習ロジックは、タイムスタンプカウンタを読み取って機械学習モデルを訓練する、請求項１に記載の装置。
  3. 前記機械学習ロジックは、状態内時間レジスタを読み取って機械学習モデルを訓練し、前記状態内時間レジスタは、ある電力状態に当該装置がある時間を指し示す、請求項１に記載の装置。
  4. 前記機械学習ロジックは、訓練された重み及び前記テレメトリー情報を介して前記ＨＷＭを推論する、請求項１に記載の装置。
  5. 前記第１の電力状態は、前記第２の電力状態よりも深さが小さい、請求項１に記載の装置。
  6. 前記第１の電力状態はＳ０ｉ３状態であり、前記第２の電力状態はＳ０ｉ４状態である、請求項１に記載の装置。
  7. 前記機械学習ロジックは乗算器を有する、請求項１に記載の装置。
  8. 前記テレメトリー情報は、
    電力状態エントリー及び／又はイグジットの時点におけるフォアグラウンドアプリケーション、
    フリー、ビジー、及び／又はオフィス時間外を指し示すユーザカレンダー情報、
    バッテリー情報、
    時刻、及び／又は
    曜日、
    のうちの１つ以上を含む、請求項１に記載の装置。
  9. 前記機械学習ロジックは、ソフトウェアドライバによって制御又は実装される、請求項１乃至８のいずれか一項に記載の装置。
  10. 前記ソフトウェアドライバは、オペレーティングシステムに通信可能に結合される、請求項９に記載の装置。
  11. 前記ＨＷＭは、前記第１の電力状態に入るべきか前記第２の電力状態に入るべきかを前記電力管理ユニットが決定することを可能にするダーティキャッシュライン数の閾値である、請求項１乃至８のいずれか一項に記載の装置。
  12. テレメトリー情報を読み取ることと、
    機械学習を適用して、前記テレメトリー情報及び／又は現在のダーティキャッシュライン数に従ってハイウォーターマーク（ＨＷＭ）を生成することであり、前記ＨＷＭは、第１の電力状態に入るべきか第２の電力状態に入るべきかを電力管理ユニットが決定することを可能にするダーティキャッシュライン数の閾値である、生成することと、
    を有する方法。
  13. 前記テレメトリー情報は、
    電力状態エントリー及び／又はイグジットの時点におけるフォアグラウンドアプリケーション、
    フリー、ビジー、及び／又はオフィス時間外を指し示すユーザカレンダー情報、
    バッテリー情報、
    時刻、及び／又は
    曜日、
    のうちの１つ以上を含む、請求項１２に記載の方法。
  14. コンピューティングシステムが、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも大きい場合には第１の電力状態に入ることになり、前記現在のダーティキャッシュライン数が前記ＨＷＭよりも小さい場合には第２の電力状態に入ることになる、請求項１２に記載の方法。
  15. 機械学習を適用することは、タイムスタンプカウンタを読み取って機械学習モデルを訓練することを有する、請求項１２に記載の方法。
  16. 機械学習を適用することは、状態内時間レジスタを読み取って機械学習モデルを訓練することを有し、前記状態内時間レジスタは、ある電力状態にコンピューティングシステムがある時間を指し示す、請求項１２に記載の方法。
  17. 機械学習を適用することは、訓練された重み及び前記テレメトリー情報を介して前記ＨＷＭを推論することを有する、請求項１２に記載の方法。
  18. 前記第１の電力状態は、前記第２の電力状態よりも深さが小さい、請求項１２に記載の方法。
  19. 前記第１の電力状態はＳ０ｉ３状態であり、前記第２の電力状態はＳ０ｉ４状態である、請求項１２乃至１８のいずれか一項に記載の方法。
  20. 機械読み取り可能命令を格納した機械読み取り可能記憶媒体であって、前記機械読み取り可能命令は、実行されるときに、１つ以上のプロセッサに、請求項１２乃至１９のいずれか一項に記載の方法を実行させる、機械読み取り可能記憶媒体。
  21. メモリと、
    前記メモリに結合されたプロセッサであり、請求項１乃至１１のいずれか一項に記載の装置を有するプロセッサと、
    プロセッサが他の装置と通信することを可能にする無線インタフェースと、
    を有するシステム。
JP2020204098A 2020-05-08 2020-12-09 プロセッサアイドル時間のインテリジェント予測装置及び方法 Pending JP2021177367A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/870,514 US11500444B2 (en) 2020-05-08 2020-05-08 Intelligent prediction of processor idle time apparatus and method
US16/870,514 2020-05-08

Publications (1)

Publication Number Publication Date
JP2021177367A true JP2021177367A (ja) 2021-11-11

Family

ID=78231991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020204098A Pending JP2021177367A (ja) 2020-05-08 2020-12-09 プロセッサアイドル時間のインテリジェント予測装置及び方法

Country Status (4)

Country Link
US (1) US11500444B2 (ja)
JP (1) JP2021177367A (ja)
CN (1) CN113625859A (ja)
DE (1) DE102020131586A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500444B2 (en) * 2020-05-08 2022-11-15 Intel Corporation Intelligent prediction of processor idle time apparatus and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587532B2 (en) * 2005-01-31 2009-09-08 Texas Instruments Incorporated Full/selector output from one of plural flag generation count outputs
US9389952B2 (en) * 2008-06-18 2016-07-12 Super Talent Technology, Corp. Green NAND SSD application and driver
US20140095801A1 (en) * 2012-09-28 2014-04-03 Devadatta V. Bodas System and method for retaining coherent cache contents during deep power-down operations
US9176570B2 (en) * 2012-12-29 2015-11-03 Intel Corporation System and method for providing universal serial bus link power management policies in a processor environment
WO2015100430A1 (en) * 2013-12-24 2015-07-02 Digimarc Corporation Methods and system for cue detection from audio input, low-power data processing and related arrangements
US9785223B2 (en) * 2014-12-25 2017-10-10 Intel Corporation Power management in an uncore fabric
US10955901B2 (en) * 2017-09-29 2021-03-23 Advanced Micro Devices, Inc. Saving power in the command processor using queue based watermarks
US11500444B2 (en) * 2020-05-08 2022-11-15 Intel Corporation Intelligent prediction of processor idle time apparatus and method

Also Published As

Publication number Publication date
US20210349519A1 (en) 2021-11-11
CN113625859A (zh) 2021-11-09
DE102020131586A1 (de) 2021-11-11
US11500444B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
TWI599960B (zh) 在多核心處理器中執行電源管理
KR101324885B1 (ko) 복수의 회로들에서의 성능 파라미터들 조정
US9594560B2 (en) Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
CN107533354B (zh) 控制处理器的处理引擎的性能状态
US11762450B2 (en) USB Type-C subsystem power management
KR20220027831A (ko) 타입-c 커넥터들에 대한 전력 절약
CN114647296A (zh) 多级存储器系统功率管理装置和方法
JP2022036904A (ja) エネルギー効率の良いコア電圧選択装置及び方法
TW202206973A (zh) 漏電流退化控制及量測
JP2023047293A (ja) 決定論的省電力状態を達成するための装置及び方法
JP2021193544A (ja) 高速で動的なキャパシタンス、周波数、及び／又は電圧スロットリング装置及び方法
JP2021177367A (ja) プロセッサアイドル時間のインテリジェント予測装置及び方法
US20180188789A1 (en) Method of operating system-on-chip, system-on-chip performing the same and electronic system including the same
CN112771470A (zh) 用于对多个知识产权主体和共享电源轨进行共同功率控制的系统、装置及方法
EP4020126A1 (en) Secure device power-up apparatus and method
US11443793B2 (en) Battery life based on inhibited memory refreshes
BR112020019437A2 (pt) sistema, aparelho e método para controle de estado de desempenho de hardware autônomo responsivo de um processador
JP2022097390A (ja) 動的ｕｓｂ－ｃモード選択ｏｓｐｍポリシー方法及び装置
US20220187893A1 (en) Dynamic energy performance preference based on workloads using an adaptive algorithm
US20240061492A1 (en) Processor performing dynamic voltage and frequency scaling, electronic device including the same, and method of operating the same
US20220197364A1 (en) Power management for universal serial bus (usb) type-c port
US20220413876A1 (en) Apparatus and method for restoring a password-protected endpoint device to an operational state from a low power state
US20230096154A1 (en) Apparatus and method for isolating and discharging a battery
CN115865057A (zh) 识别和校正时钟占空比的技术
CN116263723A (zh) 功率管理看门狗

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231206