TW202206973A - 漏電流退化控制及量測 - Google Patents

漏電流退化控制及量測 Download PDF

Info

Publication number
TW202206973A
TW202206973A TW109141650A TW109141650A TW202206973A TW 202206973 A TW202206973 A TW 202206973A TW 109141650 A TW109141650 A TW 109141650A TW 109141650 A TW109141650 A TW 109141650A TW 202206973 A TW202206973 A TW 202206973A
Authority
TW
Taiwan
Prior art keywords
leakage current
processor core
processor
machine
pcu
Prior art date
Application number
TW109141650A
Other languages
English (en)
Inventor
歐倫 佐恩森
羅曼 瑞奇特
阿爾莫 瑞雪夫
麥克新 李維特
那達夫 夏勒曼
艾法姆 羅坦
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW202206973A publication Critical patent/TW202206973A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本發明提供一種基於場內漏電流量測之一處理器的效能管理方案。該方案執行偵測及校正操作。該偵測操作量測該場內之每核心漏電流(例如使用電壓調節器電流計數器)。該校正操作改變處理器功率管理行為。舉例而言，展示高漏電退化之處理器核心可與展示低漏電退化之核心邏輯地調換。

Description

漏電流退化控制及量測
本發明係有關於漏電流退化控制及量測。
發明背景
一種用以改良處理器之效能(例如速度且因此每秒執行數目)之方式為提昇處理器之供應電壓的電壓。在較高供應電壓位準下，處理器之操作頻率亦增加。由於處理器之操作頻率增加，故其每秒執行數目亦增加且因此效能提高。然而，在高供應電壓(例如大於1.0 V)下操作處理器需要謹慎評估效能及可靠性權衡。在較高供應電壓下，電晶體可更快地達至其崩潰點。舉例而言，電晶體閘極氧化物可能會損壞，從而使得電晶體在較高供應電壓下崩潰。在較高供應電壓下操作電晶體亦可產生經過電晶體之較高驅動電流，該較高驅動電流可引起互連中的電遷移問題。
圖 1 說明展示隨著時間推移之總電流消耗(ICC)的曲線圖100。曲線圖100說明當處理器在高供應電壓(例如現代互補金屬氧化物(CMOS)製程技術節點上的大於1.0 V電源)下隨著時間推移而處於壓力下(例如經由不同種類之工作負載)時，處理器的電流消耗增加。在一些情況下，在延長的壓力時間(例如數千個小時)之後，對於相同的工作負載，處理器之漏電流消耗增加至多50%。
依據本發明之一實施例，係特地提出一種設備，其包含：一第一處理器核心；一第二處理器核心；以及一功率控制單元(PCU)，其耦接至該第一處理器核心及該第二處理器核心，其中該PCU包含用以進行以下操作的邏輯：量測流經該第一處理器核心之一第一漏電流；量測流經該第二處理器核心之一第二漏電流；判定該第一漏電流及/或該第二漏電流是否高於一臨限值；以及回應於該第一漏電流及/或該第二漏電流高於該臨限值之一判定而修改該第一處理器核心及/或該第二處理器核心之電壓及/或頻率。
較佳實施例之詳細說明
圖2A 至B 分別說明展示同一處理器之不同處理器核心之間的漏電流退化及溫度的曲線圖200及220。曲線圖200及220說明在多核心處理器(例如具有多於一個處理核心之處理器)中，各核心可相對於漏電退化而以不同方式表現。舉例而言，在多核心處理器內存在相對於由漏電退化引起之溫度的核心間變化性。曲線圖200展示漏電流或待用電流如何隨著時間推移而增加，而動態電流不會隨著時間推移而受到大的影響。曲線圖220展示二個核心(例如核心0及核心1)的隨著時間推移之溫度的變化性。漏電退化使得核心的溫度隨著時間推移而以不同方式上升。核心之間的實質溫差強有力地表明核心間變化相對於漏電退化之效應。曲線圖220展示各核心可能需要漏電退化之分開緩解。
實質電流消耗增加可導致處理器使用期間的負面結果。舉例而言，指示因欠壓而導致之破損的處理系統之藍螢幕或電腦停機/停頓係由隨著時間推移之電流消耗的實質增加而引起的。實質電流消耗增加亦可導致產品效能退化。舉例而言，加熱解決方案可能會失敗。實質電流消耗可使功率消耗增加至高於所陳述的處理器規格。
由於電流消耗退化正變為高風險可靠性事項，故處理器之供應電壓的進一步增加在緩解此效應之前一直可為不可能的。預期此效應會隨著裝置面積而增加，因此多核心及伺服器產品甚至處於較高的受到約束之風險。一種緩解方式為針對所有處理器單元具有較高功率動態餘量以允許退化。然而，此處理器可對產品可製造性及客戶訴求產生高負面影響。
通常對於處理器而言，將壽命開始(BoL)漏電數目儲存於非依電性記憶體(諸如熔融型暫存器)中。在一些實施例中，藉由處理器使用BoL漏電以量規隨著時間推移之漏電流之退化。一些實施例描述設備及方案，其用以消除因漏電退化而引起之高壽命終止(EoL)防護頻帶(例如功率、頻率及/或電壓防護頻帶)且藉由追蹤實際漏電(與熔融型BoL漏電相比)來用反應控制替換該防護頻帶。各種實施例緩解此漏電流退化效應且藉由能夠繼續進一步增加操作電壓而獲得顯著效能利益。實施例使用基於場內漏電流量測的效能管理方案。實施例藉由系統實現所陳述之目標，該系統具有以下操作：偵測及校正。偵測操作量測場內之每核心漏電流(例如使用電壓調節器電流計數器)。校正操作改變裝置功率管理行為。舉例而言，展示高漏電退化之處理器核心可與展示低漏電退化之處理器核心邏輯地調換。
存在各種實施例之許多技術效應。舉例而言，代替依賴於最壞情況漏電、效能及/或功率規格及設計，實施例允許規格約束因反應控制方案而鬆弛。注意，考慮到處理器之EoL之最壞情況退化驅動了功率規格增加及效能降低。藉由用於緩解各種實施例之漏電退化之反應控制方案緩解此等消極影響。其他技術效應將根據各種圖式及實施例而顯而易見。
在以下描述中，論述眾多細節以提供對本揭露內容之實施例之更透徹解釋。然而，對於熟習此項技術者而言將顯而易見，可在沒有此等特定細節之情況下實踐本揭露內容之實施例。在其他情況下，以方塊圖形式而非詳細地展示熟知結構及裝置，以免混淆本揭露內容之實施例。
應注意，在實施例之對應圖式中，用線表示信號。一些線可能較粗，以指示更多組成信號路徑及/或在一或多個末端處具有箭頭，以指示主要資訊流方向。此類指示並不意欲為限制性的。確切而言，結合一或多個例示性實施例使用該等線以促進對電路或邏輯單元之更容易理解。如藉由設計需求或偏好指示之任何所表示信號實際上可包含可在任一方向上行進且可經由任何合適類型之信號方案實施的一或多個信號。
貫穿本說明書且在申請專利範圍中，術語「連接」意謂在無任何中間裝置的情況下連接之事物之間的直接連接，諸如電氣、機械或磁性連接。
此處，術語「類比信號」為任何連續信號，針對該任何連續信號，信號之時變特徵(變數)係對某一其他時變量的表示，亦即，類似於另一時變信號。
此處，術語「數位信號」為實體信號，其係對離散值序列(經量化離散時間信號)之表示，例如對任意位元串流之表示或對經數位化(經採樣及類比/數位轉換)類比信號的表示。
術語「耦接」意謂連接之事物之間的直接或間接連接，諸如直接電氣、機械或磁性連接或經由一或多個被動或主動中間裝置之間接連接。
此處，術語「鄰近」通常係指事物的位置相鄰(例如，緊鄰或接近，在其間具有一或多個事物)或鄰接另一事物(例如，毗鄰另一事物)。
術語「電路」或「模組」可指經配置以彼此合作以提供所要功能之一或多個被動及/或主動組件。
術語「信號」可指至少一種電流信號、電壓信號、磁信號或資料/時脈信號。「一(a/an)」及「該」之含義包括多個參考物。「在……中」之含義包括「在……中」及「在……上」。
術語「按比例調整」通常係指將設計(示意圖及佈局)自一種製程技術轉換成另一製程技術且隨後減小佈局面積。術語「按比例調整」通常亦指在相同技術節點內之精簡佈局及裝置。術語「按比例調整」亦可指相對於另一參數(例如電源位準)調整(例如，減速或加速，亦即,分別按比例縮小或按比例擴大)信號頻率。術語「實質上」、「接近」、「大致」、「幾乎」及「約」通常係指在目標值之+/-10%內。
除非另外指定，否則使用序數形容詞「第一」、「第二」及「第三」等描述共同對象僅指示正參考類似對象之不同例項，且並不意欲暗示如此描述之對象必須呈給定序列，無論在時間上、空間上、等級上抑或在任何其他方式上。
出於本揭露內容之目的，片語「A及/或B」及「A或B」意謂(A)、(B)或(A及B)。出於本揭露內容之目的，片語「A、B及/或C」意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
在說明書中且在申請專利範圍中，術語「左」、「右」、「前」、「後」、「頂部」、「底部」、「在……上」、「在……下」及類似者(若存在)用於描述性目的且未必用於描述永久性相對位置。
將指出，圖式中具有與任何其他圖式中之元件相同的附圖標記(或名稱)之彼等元件可以類似於所描述之方式的任何方式操作或起作用，但不限於此類情形。
出於實施例之目的，此處所描述之各種電路及邏輯塊中之電晶體為金屬氧化物半導體(MOS)電晶體或其衍生物，其中MOS電晶體包括汲極、源極、閘極及塊狀端子。電晶體及/或MOS電晶體衍生物亦包括三閘極及FinFET電晶體、環繞式閘極圓柱形電晶體、隧穿FET(TFET)、方形電線、矩形帶狀電晶體、鐵電FET(FeFET)或實施電晶體功能性之其他裝置，如碳奈米管或自旋電子裝置。MOSFET對稱源極及汲極端子，亦即，此處該等端子為相同端子且可互換地使用。另一方面，TFET裝置具有不對稱源極及汲極端子。熟習此項技術者將瞭解，可在不脫離本揭露內容之範疇的情況下使用其他電晶體，例如雙極接面電晶體(BJT PNP/NPN)、BiCMOS、CMOS等。
圖 3 說明根據一些實施例的具有用於漏電流退化偵測及緩解之設備及方案之高級處理器架構300。架構300係多核心處理器，其包含四個核心301、數位熱感測器(DTS) 302、電壓調節器(VR) 303、快取記憶體304、功率控制單元(PCU) 305、用於PCU之VR 306、主要完全整合式電壓調節器307及用於漏電流退化偵測及緩解的邏輯309。架構300為圖 6 之系統單晶片之簡化圖。雖然繪示四個核心，但可在多核心處理器架構中組織任何數目之核心。多核心處理器之架構可為任何架構，諸如無序機器(亦稱為x86指令集架構(ISA))、依序處理器、精簡指令集計算(RISC)處理器(諸如基於ARM的處理器)或可經由仿真引擎及相關聯之邏輯電路系統來仿真不同ISA之指令及操作的另一類型之ISA之處理器。
在一個實施例中，各此核心301可經組配以在多種電壓及/或頻率下操作。另外，可獨立地控制各核心以在經選擇之電壓及/或頻率下操作。為此目的，各核心301可與對應電壓調節器(VR) 303相關聯。各種核心可經由互連件耦接至包括PCU 305之非核心。在一些實施例中，處理器核心301為多級管線式無序處理器且可因整合式電壓調節器303而在各種電壓及時脈頻率下操作。在一些實施例中，VR 303可例如自完全整合式電壓調節器(FIVR) 307或外部調節器接收傳入電壓信號，且可進一步例如自耦接至核心301之非核心邏輯309接收一或多個控制信號。
目前，在處理器中存在描述BoL處之漏電以及溫度及電壓的漏電相依性之熔絲，故PCU 305可(且針對諸如負載線電壓校正之其他現存演算法亦如此操作)計算針對給定電壓及溫度的任何時間之漏電。在一些實施例中，停止或壓制(squash)時脈、鎖相迴路及/或至核心301之電壓供應以便實現低功率狀態。此處，術語「壓制」通常係指停止時脈信號之切換、改變時脈信號之頻率(例如改變鎖相迴路中之分頻器的除法器比率)、在不改變電源電壓之情況下改變時脈頻率、藉由處理器核心改變頻率或內容，以便量測漏電退化、降低供應軌上之電壓等。在一個實例中，可藉由在使電壓保持不變的同時降低頻率且將結果外推至零頻率(F=0)來量測漏電。在另一實例中，在壓制期間，可降低供應軌上之電壓以便實現低功率狀態及/或與最小電晶體開關競爭地運行。低功率狀態之實例為如在進階組配與電力介面(ACPI)標準中所描述之C狀態或P狀態。此等低功率狀態可用於藉由使動態(例如由電晶體切換引起)電流最小化來量測及/或估計漏電流。
ACPI標準實施允許處理器核心301處於不同省電狀態(亦稱作低功率或閒置狀態)。此等省電狀態一般稱為所謂的C1至Cn狀態，其中「n」為數目。對於封裝級省電而言存在類似封裝C狀態。然而，此類狀態對操作系統(OS)不可見。當核心301為主動時，其以所謂的C0狀態運行。當核心301閒置時，可將其置於核心低功率狀態，所謂的核心非零C狀態。核心C1狀態表示具有最少量省電之低功率狀態。在此情況下，處理器幾乎可立即進入或退出此功率狀態。然而，對於經擴展之深度低功率狀態(例如C3)，其表示靜態功率消耗可忽略不計之功率狀態，進入/退出此狀態且回應於活動(亦即，返回C0狀態)的時間更長。
除了省電狀態之外，在ACPI標準中亦提供效能狀態或所謂的P狀態。此等效能狀態可允許在核心301處於激活狀態(C0)時控制效能功率位準。一般而言，多種P狀態可為可用的，亦即，自P0至PN狀態，其中「N」為數目。一般而言，ACPI P狀態控制演算法在不影響效能之情況下最佳化功率消耗。對應於P0狀態之狀態可在核心之最大電壓及頻率組合下操作核心。各P狀態(例如P1至PN狀態)在不同電壓及/或頻率組合下操作核心301。
在一些實施例中，在任何C狀態下，在某一點處停止或閘控針對核心301之時脈。在此情況下，漏電流為唯一電流。在一些實施例中，不同核心可進入不同省電狀態。此漏電流由邏輯309量測且與當前溫度下之預期漏電進行比較。因而，可量測任何退化(例如漏電流之增加)。如此，當前溫度下之預期漏電可經儲存於非依電性記憶體(NVM)中或在處理器表徵為漏電之後在熔絲中燃燒。在偵測到高於某一限制之退化後，一些實施例之邏輯309可啟動動作。此動作可包括以下各者中之一或多者：向使用者通知、調整核心之電壓及/或頻率、停用核心、改變有利核心方案、限制一或多個核心或整個處理器的最大操作頻率及/或電壓等。在一個實例中，限制最大核心頻率及/或電壓以防止核心之任何進一步損壞。
改變有利核心方案一般包含對在預期產生較高效能之特定核心上運行特定工作負載的操作系統(OS)偏好。較高效能通常係指較高時脈速度及/或較低功率。此類有利核心方案存在於具有不同核心架構及/或大小之裝置(例如單個系統單晶片中的不對稱核心)中。
雖然參考通用處理器中之漏電描述了各種實施例，但實施例不限於此。舉例而言，偵測及緩解漏電退化之實施例適用於圖形處理器、定製處理器、視訊處理器、人工智慧(AI)處理器、推論晶片、特殊應用積體電路(ASIC)、專用數學計算處理器等。偵測及緩解漏電退化之方案可由軟體及/或硬體執行。
圖 4 說明根據一些實施例的用於漏電流退化偵測及緩解之製程之功能視圖400。製程包含二個主要態樣——漏電流之偵測及處理器效能之校正。處理器可由PCU 305執行。漏電流之偵測包含量測場內之各核心漏電流(例如使用VR電流計數器或漏電感測器)。校正意指改變處理器之功率管理行為。舉例而言，使用不大有利之處理器核心或更新漏電流臨限值。在各種實施例中，將電流量測保存於記憶體中，且功率管理最佳化由PCU 305執行。在一些實施例中，操作系統可執行PCU 305之功能，此係因為其係關於量測漏電流及/或回應於經量測漏電流而修改處理器的效能。在一些實施例中，硬體與軟體之組合用於量測漏電流及/或修改處理器的效能。
一旦進入特定狀態(諸如啟動、深度睡眠、計數器值等)，則漏電流由處理器之邏輯309量測。可在長時間段內週期性地或定期地量測此漏電流。舉例而言，可每1至2天、一週一次、一月一次等量測漏電流，如由區塊401指示。為了量測漏電流，抑制動態電流或功率。在一個此實例中，在區塊402處壓制、閘控或關閉核心301之時脈。舉例而言，關閉鎖相迴路(PLL)或閘控其輸出時脈。因而，暫停通過時脈分佈網路、時序邏輯及核心中之其他電路之時脈，從而保留漏電流作為通過彼等電路的主控電流。
在區塊403處，量測漏電流。一種量測漏電流之方式為經由VR 303/307量測電流。舉例而言，通過輸入供應器至VR 303/307或至接地節點之電流係由電流感測器量測。將來自各種核心之經量測電流404及來自彼等核心之溫度405儲存於記憶體中且分析該電流404及該溫度405。溫度可藉由數位熱感測器(DTS) 302在核心之各種熱點中進行量測。若漏電流退化得高於臨限值(其可為預定或可規劃臨限值)，則PCU 305採取如由區塊406所指示之動作。此動作可包括以下各者中之一或多者：向使用者通知、調整核心之電壓及/或頻率、停用最不有利之核心、用備用核心或未經使用之核心調換最不有利之核心、停用核心中的一者、向使用者發出警告等。
圖 5 說明展示根據一些實施例之用於漏電流退化偵測及緩解的方案之流程圖500。雖然以特定次序展示各種區塊，但可改變次序。舉例而言，可並行地執行一些區塊，一些區塊可在其他區塊之前執行等。在一些實施例中，流程圖500可由在PCU 305上執行之p碼來執行。p碼為可執行PCU 305之機器可執行指令的集合。p碼可與OS交互作用，且亦可獨立於OS執行功能。在一些實施例中，流程圖500由在處理器上運行之OS執行。在一些實施例中，其他軟體及/或韌體可用於執行流程圖500之各種操作。
在區塊501處，量測漏電流。舉例而言，在所判定狀態(例如核心C1e狀態)期間週期性地量測漏電流且分析該漏電流。舉例而言，此電流由VR之電流感測器量測。經量測漏電流與儲存於記憶體507中之BoL漏電流或最後量測之漏電流進行比較。因而，觀測漏電流隨著時間之變化(例如電流之變化率)。在一些實施例中，可在啟動期間或睡眠事件之前週期性地進行該等量測以免影響使用者體驗。該等量測可處於特定閒置狀態。在一些實施例中，可在特定測試狀態下進行該等量測。如本文中所論述，電流可由核心之VR 303及/或由主FIVR 307進行量測。
在區塊502處，電流(I)與第一限制(限制1)進行比較。限制1可為可規劃或經預定。舉例而言，限制1由處理器特性在裝運之前建立且儲存於NVM中。在另一實例中，限制1可經由硬體(例如暫存器)及/或軟體(例如經由p碼或OS)調整。在一些實施例中，限制1係針對各製程技術節點而判定的且取決於電晶體之可靠性。限制1可經儲存於熔絲中。若判定電流I小於或等於第一限制(限制1)，則製程繼續進行至區塊501，且再次量測漏電流。若判定電流I大於第一限制，則製程繼續進行至區塊503及505，且將電流與第二限制(限制2)進行比較。限制2可以與限制1相同之方式可規劃或預定。在一些實施例中，限制2係對於各製程技術節點進行判定且取決於電晶體之可靠性。
若電流I高於限制2，則需要功率管理修改，此等修改實施且保存於記憶體507中。如先前所提及，此修改的範圍介於(儘可能多地)避免使用某一核心及/或在使用期間考慮裝置之較大供應電壓下降以及發出「接近故障」警告及/或如由區塊504所指示一般永久地停用特定核心。雖然前者可能適用於用戶端產品，但後者可為可靠性關鍵應用(例如進階駕駛員輔助系統(ADAS)、行動性即服務(MAAS)及航空電子)之所要特徵。
若電流I低於限制2，則其指示製程或系統接近故障點，且可如由區塊506所指示一般藉由用備用核心或未經使用的核心改變經歷高漏電流之有利核心來緩解故障。亦可採取其他動作來緩解故障。此類動作包括以下各者中之一或多者：時脈壓制、向使用者通知、調整核心之電壓及/或頻率、停用核心、改變有利核心方案、限制一或多個核心或整個處理器的最大操作頻率及/或電壓等。
製程隨後繼續進行至區塊501，在該區塊501處，再次量測漏電流。在各種實施例中，在Vmin (最小操作電壓)下之每核心漏電流、有利核心、最常用的核心、每核心之靜態及動態電流等的結果由區塊508 (例如實施於硬體及/或軟體中之邏輯塊)進行分類。將分類儲存於記憶體507中。此處，Vmin通常係指最小操作供應電壓，在低於該最小操作供應電壓之情況下，處理器或邏輯無法正常操作。
雖然參考多核心處理器描述各種實施例，但用於漏電流退化偵測及緩解之方案亦適用於單核心處理器，諸如場可規劃閘陣列(FPGA)、特殊應用積體電路(ASIC)、數位信號處理器(DSP)等。
實施例之元素(例如，流程圖400、500及參考各種實施例描述之方案)亦經提供為用於儲存電腦可執行指令(例如，用以實施本文中所論述之任何其他製程的指令)之機器可讀媒體(例如，記憶體)。在一些實施例中，計算平台包含耦接在一起之記憶體、處理器、機器可讀儲存媒體(亦稱為有形機器可讀媒體)、通訊介面(例如，無線或有線介面)及網路匯流排。
在一些實施例中，處理器為數位信號處理器(DSP)、特殊應用積體電路(ASIC)、通用中央處理單元(CPU)或實施簡單有限狀態機以執行流程圖400至500之方法及/或各種實施例之低功率邏輯等。
在一些實施例中，系統之各種邏輯塊經由網路匯流排耦接在一起。任何合適之協定可用於實施網路匯流排。在一些實施例中，機器可讀儲存媒體包括用於參考另一裝置計算或量測裝置之距離及相對定向的指令(亦稱為程式軟體程式碼/指令)，如參考各種實施例及流程圖所描述。
與流程圖400至500 (及/或各種實施例)相關聯且經執行以實施所揭露主題之實施例的程式軟體程式碼/指令可實施為操作系統或特定應用程式、組件、程式、對象、模組、常式或被稱為「程式軟體程式碼/指令」、「操作系統程式軟體程式碼/指令」、「應用程式軟體程式碼/指令」或簡稱為嵌入於處理器中之「軟體」或韌體之其他指令序列或指令序列組織的部分。在一些實施例中，與流程圖400至500 (及/或各種實施例)相關聯之程式軟體程式碼/指令由系統(例如圖 7 )執行。
在一些實施例中，與流程圖400至500 (及/或各種實施例)相關聯之程式軟體程式碼/指令儲存於電腦可執行儲存媒體中且由處理器執行。此處，電腦可執行儲存媒體為可用於儲存程式軟體程式碼/指令及資料之有形機器可讀媒體，該等程式軟體程式碼/指令及資料在由計算裝置執行時使得一或多個處理器執行如可在針對所揭露主題之一或多個隨附請求項中所敍述的方法。
有形機器可讀媒體可包括各種有形位置中之可執行軟體程式碼/指令及資料之儲存，該等有形位置包括例如ROM、依電性RAM、非依電性記憶體及/或快取記憶體及/或如本申請案中所參考之其他有形記憶體。此程式軟體程式碼/指令及/或資料之部分可經儲存於此等儲存及記憶體裝置中之任一者中。此外，程式軟體程式碼/指令可自其他儲存器獲得，包括(例如)經由集中式伺服器或同級間網路及包括網際網路之類似者。軟體程式碼/指令及資料之不同部分可在不同時間且在不同通訊會話中或相同通訊會話中獲得。
可在由計算裝置執行各別軟體程式或應用程式之前整體地獲得軟體程式碼/指令(與流程圖400至500及其他實施例相關聯)及資料。替代地，可在需要執行時動態地(例如恰好及時地)獲得軟體程式碼/指令及資料之部分。替代地，藉助於實例，例如對於不同應用程式、組件、程式、對象、模組、常式或其他指令序列或指令序列組織，可出現獲得軟體程式碼/指令及資料之此等方式的某一組合。因此，並不需要資料及指令在特定時刻整體地處於有形機器可讀媒體上。
有形電腦可讀媒體503之實例包括但不限於可記錄及不可記錄類型媒體，諸如依電性及非依電性記憶體裝置、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、快閃記憶體裝置、軟碟及其他可移磁碟、磁性儲存媒體、光學儲存媒體(例如，光碟唯讀記憶體(CD ROM)、數位多功能光碟(DVD)等)，以及其他。軟體程式碼/指令可在經由此類有形通訊鏈路實施電氣、光學、聲學或其他形式之傳播信號(諸如載波、紅外信號、數位信號等)時暫時經儲存於數位有形通訊鏈路中。
一般而言，有形機器可讀媒體包括任何有形機構，該有形機構以可由機器(亦即，計算裝置)存取之形式提供(亦即，以數位形式(例如資料封包)儲存及/或傳輸)資訊，該資訊可包括於(例如)通訊裝置、計算裝置、網路裝置、個人數位助理、製造工具、行動通訊裝置或包括計算裝置之任何其他裝置中，無論是否能夠自諸如網際網路(例如iPhone®、Galaxy®、Blackberry®或類似者)之通訊網路下載及運行應用程式及輔助應用程式。在一個實施例中，基於處理器之系統呈以下形式或包括於以下各者內：個人數位助理(PDA)、蜂巢式電話、筆記本電腦、平板電腦、遊戲控制台、機上盒、嵌入式系統、電視(TV)、個人桌上型電腦等。替代地，傳統通訊應用程式及補貼應用程式可用於所揭露主題之一些實施例。
圖 6 說明展示根據一些實施例的核心電流消耗量測601及用以觸發動作之電流限制之曲線圖600。當電流量測I超出限制1 (但小於限制2)時，隨後PCU 305 (或任何功率管理(PM)邏輯)採取第一組動作(例如改變p碼以避免藍螢幕、改變有利核心方案等)。當電流量測I超出限制2時，隨後可經由通知(例如源極、電子郵件等)警告使用者且可停用一或多個核心。
圖 7 說明根據本揭露內容之一些實施例的具有用於漏電流退化偵測及緩解之設備的智慧型裝置或電腦系統或系統單晶片(SoC)。在一些實施例中，裝置2500表示適當計算裝置，諸如計算平板電腦、行動電話或智慧型電話、膝上型電腦、桌上型電腦、物聯網(IOT)裝置、伺服器、可佩戴裝置、機上盒、具無線功能之電子閱讀器或類似者。應理解，通常展示某些組件，而並非將此裝置之所有組件展示於裝置2500中。此處之任何組件皆可具有用於漏電流退化偵測及緩解之設備。
在實例中，裝置2500包含系統單晶片(SoC) 2501。圖 7 中使用虛線說明SOC 2501之實例邊界，其中一些實例組件經說明為包括於SOC 2501內——然而，SOC 2501可包括裝置2500之任何適當組件。
在一些實施例中，裝置2500包括處理器2504。處理器2504可包括一或多個實體裝置，諸如微處理器、應用程式處理器、微控制器、可規劃邏輯裝置、處理核心或其他處理構件。由處理器2504執行之處理操作包括執行操作平台或操作系統，在該操作平台或操作系統上執行應用程式及/或裝置功能。處理操作包括與人類使用者或其他裝置之I/O (輸入/輸出)相關的操作、與功率管理相關之操作、與將計算裝置2500連接至另一裝置相關之操作及/或其類似者。處理操作亦可包括與音訊I/O及/或顯示器I/O相關之操作。
在一些實施例中，處理器2504包括多個處理核心(亦稱為核心) 2508a、2508b、2508c。儘管僅說明三個核心2508a、2508b、2508c，但處理器2504可包括任何其他適當數目的處理核心，例如，數十個或甚至數百個處理核心。處理器核心2508a、2508b、2508c可實施在單個積體電路(IC)晶片上。此外，晶片可包括一或多個共用及/或專用快取記憶體、匯流排或互連件、圖形及/或記憶體控制器或其他組件。
在一些實施例中，處理器2504包括快取記憶體2506。在實例中，快取記憶體2506之區段可專用於個別核心2508 (例如，快取記憶體2506之第一區段專用於核心2508a，快取記憶體2506之第二區段專用於核心2508b等)。在實例中，在核心2508中之二者或更多者之間共用快取記憶體2506之一或多個區段。快取記憶體2506可分為不同位準，例如1級(L1)快取記憶體、2級(L2)快取記憶體、3級(L3)快取記憶體等。
在一些實施例中，處理器核心2504可包括用以提取指令(包括具有條件性分支之指令)以供核心2504執行之提取單元。自諸如記憶體2530之任何儲存裝置提取該等指令。處理器核心2504亦可包括用以解碼經提取指令之解碼單元。舉例而言，解碼單元可將經提取指令解碼成多個微操作。處理器核心2504可包括用以執行與儲存經解碼指令相關聯之各種操作的排程單元。舉例而言，排程單元可保存來自解碼單元之資料，直至準備好分派指令為止，例如直至經解碼指令之所有源值變為可用為止。在一個實施例中，排程單元可將經解碼指令排程及/或發出(或分派)至執行單元以供執行。
執行單元可在所分派指令經解碼(例如，由解碼單元解碼)且經分派(例如，由排程單元分派)之後執行所分派指令。在實施例中，執行單元可包括多於一個執行單元(諸如成像計算單元、圖形計算單元、通用計算單元等)。執行單元亦可執行諸如加法、減法、乘法及/或除法之各種算術運算，且可包括一或多個算術邏輯單元(ALU)。在實施例中，共處理器(未展示)可結合執行單元執行各種算術運算。
此外，執行單元可無序地執行指令。因此，在一個實施例中，處理器核心2504可為無序處理器核心。處理器核心2504亦可包括引退單元。引退單元可在提交經執行指令之後引退該等經執行指令。在實施例中，經執行指令之引退可導致處理器狀態根據該等指令之執行而提交、由該等指令使用之實體暫存器被解除分配等。處理器核心2504亦可包括能夠經由一或多個匯流排在處理器核心2504之組件與其他組件之間進行通訊之匯流排單元。處理器核心2504亦可包括用以儲存由核心2504的各種組件存取之資料(諸如與經指派應用程式(app)優先級及/或子系統狀態(模式)關聯相關的值)之一或多個暫存器。
在一些實施例中，裝置2500包含連接性電路系統2531。例如，連接性電路系統2531包括例如使得裝置2500能夠與外部裝置通訊之硬體裝置(例如，無線及/或有線連接器及通訊硬體)及/或軟體組件(例如，驅動程式、協定堆疊)。裝置2500可與諸如其他計算裝置、無線存取點或基地台等之外部裝置分離。
在實例中，連接性電路系統2531可包括多種不同類型之連接性。一般而言，連接性電路系統2531可包括蜂巢式連接性電路系統、無線連接性電路系統等。連接性電路系統2531之蜂巢式連接性電路系統一般係指由無線載波提供之蜂巢式網路連接性，該蜂巢式網路連接性諸如經由以下各者提供：全球行動通訊系統(GSM)或變化或衍生物、分碼多重存取(CDMA)或變化或衍生物、分時多工(TDM)或變化或衍生物，第3代合作夥伴計劃(3GPP)通用行動電信系統(UMTS)系統或變化或衍生物、3GPP長期演進(LTE)系統或變化或衍生物、3GPP LTE進階(LTE-A)系統或變化或衍生物、第五代(5G)無線系統或變化或衍生物、5G行動網路系統或變化或衍生物、5G新無線電(NR)系統或變化或衍生物或其他蜂巢式服務標準。連接性電路系統2531之無線連接性電路系統(或無線介面)係指並非蜂巢式之無線連接性，且可包括個人區域網路(諸如藍牙、近場等)、區域網路(諸如Wi-Fi)及/或廣域網路(諸如WiMax)，及/或其他無線通訊。在實例中，連接性電路系統2531可包括諸如有線或無線介面之網路介面，例如使得系統實施例可併入至例如手機或個人數位助理之無線裝置中。
在一些實施例中，裝置2500包含控制集線器2532，其表示與同一或多個I/O裝置之交互相關的硬體裝置及/或軟體組件。舉例而言，處理器2504可經由控制集線器2532與顯示器2522、一或多個周邊裝置2524、儲存裝置2528、一或多個其他外部裝置2529等中之一或多者通訊。控制集線器2532可為晶片組、平台控制集線器(PCH)及/或其類似者。
舉例而言，控制集線器2532說明用於連接至裝置2500之額外裝置的一或多個連接點，例如使用者可經由連接點與系統交互作用。舉例而言，可附接至裝置2500之裝置(例如，裝置2529)包括麥克風裝置、揚聲器或立體聲系統、音訊裝置、視訊系統或其他顯示裝置、鍵盤或小鍵盤裝置，或用於與諸如讀卡器或其他裝置之特定應用一起使用的其他I/O裝置。
如上文所提及，控制集線器2532可與音訊裝置、顯示器2522等交互作用。舉例而言，經由麥克風或其他音訊裝置之輸入可提供用於裝置2500之一或多個應用程式或功能的輸入或命令。另外，代替顯示輸出或除了顯示輸出之外，可提供音訊輸出。在另一實例中，若顯示器2522包括觸控螢幕，則顯示器2522亦充當可至少部分地由控制集線器2532管理之輸入裝置。在計算裝置2500上亦可存在額外按鈕或開關以提供由控制集線器2532管理之I/O功能。在一個實施例中，控制集線器2532管理諸如加速度計、攝像機、光感測器或其他環境感測器，或可包括於裝置2500中之其他硬體的裝置。輸入可為直接使用者交互之部分，且將環境輸入提供至系統以影響系統之操作(諸如，對雜訊進行濾波、針對亮度偵測調整顯示器、將閃光燈應用於攝像機，或其他特徵)。
在一些實施例中，控制集線器2532可使用任何適當通訊協定耦合至各種裝置，該等通訊協定例如周邊組件高速互連(PCIe)、通用串列匯流排(USB)、Thunderbolt、高解析度多媒體介面(HDMI)、火線等。
在一些實施例中，顯示器2522表示為使用者提供視覺及/或觸覺顯示以與裝置2500交互作用之硬體(例如，顯示裝置)及軟體(例如，驅動程式)組件。顯示器2522可包括顯示介面、顯示螢幕及/或用於向使用者提供顯示之硬體裝置。在一些實施例中，顯示器2522包括向使用者提供輸出及輸入二者之觸控螢幕(或觸控板)裝置。在實例中，顯示器2522可與處理器2504直接通訊。顯示器2522可為內部顯示裝置(如在行動電子裝置或膝上型電腦裝置中)或經由顯示介面(例如顯示埠等)附接之外部顯示裝置中之一或多者。在一個實施例中，顯示器2522可為頭戴式顯示器(HMD)，諸如用於虛擬實境(VR)應用程式或擴增實境(AR)應用程式中之戴眼鏡式立體顯示裝置。
在一些實施例中且儘管在圖中未說明，但除了處理器2504之外(或代替處理器2504)，裝置2500亦可包括包含一或多個圖形處理核心之圖形處理單元(GPU)，該圖形處理單元可控制在顯示器2522上顯示內容的一或多個態樣。
控制集線器2532 (或平台控制器集線器)可包括硬體介面及連接器以及軟體組件(例如，驅動程式、協定堆疊)以例如與周邊裝置2524進行周邊連接。
應理解，裝置2500既可為至其他計算裝置之周邊裝置，又可具有連接至其之周邊裝置。裝置2500可具有「對接」連接器以連接至其他計算裝置，以用於諸如管理(例如，下載及/或上載、改變、同步)裝置2500上之內容的目的。另外，對接連接器可允許裝置2500連接至某些周邊裝置，該等周邊裝置允許計算裝置2500控制例如至視聽或其他系統之內容輸出。
除了專有對接連接器或其他專有連接硬體之外，裝置2500亦可經由共同或基於標準之連接器進行周邊連接。常用類型可包括：通用串列匯流排(USB)連接器(其可包括多個不同硬體介面中之任一者)；顯示埠，其包括MiniDisplayPort (MDP)、高解析度多媒體介面(HDMI)、火線或其他類型。
在一些實施例中，例如，除了直接耦接至處理器2504之外或代替直接耦接至處理器2504，連接性電路系統2531可耦接至控制集線器2532。在一些實施例中，例如除了直接耦接至處理器2504之外或代替直接耦接至處理器2504，顯示器2522可耦接至控制集線器2532。
在一些實施例中，裝置2500包含經由記憶體介面2534耦接至處理器2504之記憶體2530。記憶體2530包括用於將資訊儲存於裝置2500之記憶體裝置。記憶體可包括非依電性(在中斷通往記憶體裝置之電力的情況下，狀態不改變)及/或依電性(在中斷通往記憶體裝置之電力的情況下，狀態為不確定的)記憶體裝置。記憶體裝置2530可為動態隨機存取記憶體(DRAM)裝置、靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置、相變記憶體裝置或具有合適效能以充當製程記憶體的某一其他記憶體裝置。在一個實施例中，記憶體2530可操作為裝置2500之系統記憶體，以儲存在一或多個處理器2504執行應用程式或製程時使用之資料及指令。記憶體2530可儲存應用程式資料、使用者資料、音樂、相片、文件或其他資料以及與裝置2500之應用程式及功能之執行相關的系統資料(長期的抑或暫時性的)。
各種實施例及實例之元件亦經提供為用於儲存電腦可執行指令(例如，用以實施本文中所論述之任何其他製程之指令)的機器可讀媒體(例如，記憶體2530)。機器可讀媒體(例如，記憶體2530)可包括但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、相變記憶體(PCM)或適用於儲存電子或電腦可執行指令之其他類型的機器可讀媒體。舉例而言，本揭露內容之實施例可作為電腦程式(例如，BIOS)進行下載，該電腦程式可經由通訊鏈路(例如，數據機或網路連接)藉助於資料信號而自遠端電腦(例如，伺服器)傳送至請求電腦(例如，用戶端)。
在一些實施例中，裝置2500包含(例如)用於量測裝置2500之各種組件之溫度的溫度量測電路系統2540。在實例中，溫度量測電路系統2540可嵌入或耦接或附接至待量測及監測其溫度之各種組件。舉例而言，溫度量測電路系統2540可量測核心2508a、2508b、2508c、電壓調節器2514、記憶體2530、SOC 2501之母板及/或裝置2500之任何適當組件中之一或多者的(或其內的)溫度。
在一些實施例中，裝置2500包含(例如)用於量測由裝置2500之一或多個組件消耗之功率的功率量測電路系統2542。在實例中，除了量測功率之外或代替量測功率，功率量測電路系統2542亦可量測電壓及/或電流。在實例中，功率量測電路系統2542可嵌入或耦接或附接至待量測及監測其功率、電壓及/或電流消耗之各種組件。舉例而言，功率量測電路系統2542可量測由一或多個電壓調節器2514供應之功率、電流及/或電壓、供應至SOC 2501之功率、供應至裝置2500之功率、由裝置2500之處理器2504 (或任何其他組件)消耗之功率等。
在一些實施例中，裝置2500包含一或多個電壓調節器電路系統，其通常稱為電壓調節器(VR) 2514，VR具有高頻寬及低功率差分至單端III型補償器。VR 2514在適當電壓位準下產生信號，該等信號可經供應以操作裝置2500之任何適當組件。僅作為實例，VR 2514經說明為將信號供應至裝置2500之處理器2504。在一些實施例中，VR 2514接收一或多個電壓識別(VID)信號，且基於VID信號來產生適當位準下之電壓信號。各種類型之VR可用於VR 2514。舉例而言，VR 2514可包括「降壓式」VR、「升壓式」VR、降壓式VR與升壓式VR之組合、低壓差(LDO)調節器、切換式DC-DC調節器等。降壓式VR通常用於電力輸送應用中，其中需要將輸入電壓以小於一之比率轉變成輸出電壓。升壓式VR通常用於電力輸送應用中，其中需要將輸入電壓以大於一之比率轉變成輸出電壓。在一些實施例中，各處理器核心具有由PCU 2510a/b及/或PMIC 2512控制的其自身之VR。在一些實施例中，各核心具有分佈式LDO之網路以提供高效的功率管理控制。LDO可為數位、類比或數位LDO或類比LDO之組合。VR為可提供自適應電壓輸出之自適應VR，如參考各種實施例所論述。
在一些實施例中，裝置2500包含通常稱為時脈產生器2516之一或多個時脈產生器電路系統。時脈產生器2516產生適當頻率位準下之時脈信號，該等信號可經供應至裝置2500之任何適當組件。僅作為實例，時脈產生器2516經說明為將時脈信號供應至裝置2500之處理器2504。在一些實施例中，時脈產生器2516接收一或多個頻率識別(FID)信號，且基於FID信號來產生適當頻率下之時脈信號。時脈產生器2516為可提供自適應頻率輸出之自適應時脈源，如參考各種實施例所論述。
在一些實施例中，裝置2500包含將功率供應至裝置2500之各種組件的電池2518。僅作為實例，電池2518經說明為將功率供應至處理器2504。儘管圖中未說明，但裝置2500可包含充電電路系統(例如)以基於自AC配接器接收到之交流電(AC)電源來對電池再充電。
在一些實施例中，裝置2500包含功率控制單元(PCU) 2510 (亦稱為功率管理單元(PMU)、功率控制器等)。在實例中，PCU 2510之一些區段可由一或多個處理核心2508實施，且PCU 2510之此等區段使用虛線框象徵性地說明且經標記為PCU 2510a。在實例中，PCU 2510之一些其他區段可在處理核心2508外部實施，且PCU 2510之此等區段使用虛線框象徵性地說明且經標記為PCU 2510b。PCU 2510可實施用於裝置2500之各種功率管理操作。PCU 2510可包括用以實施用於裝置2500之各種功率管理操作的硬體介面、硬體電路系統、連接器、暫存器等以及軟體組件(例如，驅動程式、協定堆疊)。
在一些實施例中，裝置2500包含功率管理積體電路(PMIC) 2512，例如以實施用於裝置2500之各種功率管理操作。在一些實施例中，PMIC 2512為可重組配功率管理IC (RPMIC)及/或Intel®行動電壓定位(IMVP)。在實例中，PMIC位於與處理器2504分離之IC晶片內。可實施用於裝置2500之各種功率管理操作。PMIC 2512可包括用以實施用於裝置2500之各種功率管理操作的硬體介面、硬體電路系統、連接器、暫存器等以及軟體組件(例如，驅動程式、協定堆疊)。
在實例中，裝置2500包含一個或二個PCU 2510或PMIC 2512。在實例中，PCU 2510或PMIC 2512中之任一者可不存在於裝置2500中，且因此，使用虛線說明此等組件。
裝置2500之各種功率管理操作可由PCU 2510、由PMIC 2512或由PCU 2510與PMIC 2512之組合執行。舉例而言，PCU 2510及/或PMIC 2512可選擇用於裝置2500之各種組件的功率狀態(例如，P狀態)。舉例而言，PCU 2510及/或PMIC 2512可選擇用於裝置2500之各種組件的功率狀態(例如，根據進階組配與電力介面(ACPI)規格)。僅作為實例，PCU 2510及/或PMIC 2512可使裝置2500之各種組件轉變為睡眠狀態、激活狀態、適當C狀態(例如根據ACPI規格，轉變成C0狀態或另一適當C狀態)等。在實例中，PCU 2510及/或PMIC 2512可例如藉由分別輸出VID信號及/或FID信號來控制由VR 2514 (例如，SCVR)輸出之電壓及/或由時脈產生器輸出之時脈信號的頻率。在實例中，PCU 2510及/或PMIC 2512可控制電池功率使用、電池2518之充電及與省電操作相關之特徵。
時脈產生器2516可包含鎖相迴路(PLL)、頻率鎖定迴路(FLL)或任何合適的時脈源。在一些實施例中，處理器2504之各核心具有其自身之時脈源。因而，各核心可在獨立於其他核心之操作頻率之頻率下操作。在一些實施例中，PCU 2510及/或PMIC 2512執行自適應或動態頻率按比例調整或調整。舉例而言，若核心不在其最大功率消耗臨限值或限制下操作，則可增加處理器核心之時脈頻率。在一些實施例中，PCU 2510及/或PMIC 2512判定處理器之各核心之操作條件，且在PCU 2510及/或PMIC 2512判定核心在低於目標效能位準的情況下操作時，在不使核心計時源(例如，該核心之PLL)失去鎖定之情況下機會性地調整該核心之頻率及/或電源電壓。舉例而言，若核心自電源軌汲取比向該核心或處理器2504分配之總電流少的電流，則PCU 2510及/或PMIC 2512可暫時增加該核心或處理器2504之功率汲取(例如，藉由增加時脈頻率及/或電源電壓位準)，使得核心或處理器2504可在較高效能位準下執行。因而，可在不損害產品可靠性的情況下針對處理器2504暫時增加電壓及/或頻率。
在實例中，PCU 2510及/或PMIC 2512可例如至少部分地基於接收到來自功率量測電路系統2542、溫度量測電路系統2540量測、電池2518之充電位準及/或可用於功率管理之任何其他適當資訊來執行功率管理操作。為此，PMIC 2512通訊地耦合至一或多個感測器，以感測/偵測對系統/平台之功率/熱行為產生影響的一或多個因素之各種值/變化。一或多個因素之實例包括電流、電壓下降、溫度、操作頻率、操作電壓、功率消耗、核心間通訊活動等。此等感測器中之一或多者可設置成與計算系統之一或多個組件或邏輯/IP區塊實體上接近(及/或熱接觸/耦接)。另外，在至少一個實施例中，感測器可直接耦接至PCU 2510及/或PMIC 2512，以允許PCU 2510及/或PMIC 2512至少部分地基於由感測器中之一或多者偵測到之值來管理處理器核心能量。
亦說明的係裝置2500之實例軟體堆疊(儘管並未說明軟體堆疊之所有元件)。僅作為實例，處理器2504可執行應用程式2550、操作系統2552、一或多個功率管理(PM)特定應用程式(例如，一般稱為PM應用程式2558)及/或類似者。PM應用程式2558亦可由PCU 2510及/或PMIC 2512執行。OS 2552亦可包括一或多個PM應用程式2556a、2556b、2556c。OS 2552亦可包括各種驅動程式2554a、2554b、2554c等，該等驅動程式中之一些可特定用於功率管理目的。在一些實施例中，裝置2500可進一步包含基本輸入/輸出系統(BIOS) 2520。BIOS 2520可與OS 2552通訊(例如，經由一或多個驅動程式2554)、與處理器2504通訊等。
舉例而言，PM應用程式2558、2556、驅動程式2554、BIOS 2520等中之一或多者可用於實施功率管理特定任務，例如以控制裝置2500之各種組件的電壓及/或頻率，以控制裝置2500之各種組件的喚醒狀態、睡眠狀態及/或任何其他適當功率狀態，控制電池功率使用、電池2518之充電、與省電操作相關之特徵等。
本說明書中對「一實施例」、「一個實施例」、「一些實施例」或「其他實施例」之參考意謂結合該等實施例所描述之特定特徵、結構或特性包括於至少一些實施例中，但未必包括於所有實施例中。「一實施例」、「一個實施例」或「一些實施例」之各種出現未必皆指代相同實施例。在說明書陳述「可(may/might/could)」包括組件、特徵、結構或特性之情況下，並非必須包括彼特定組件、特徵、結構或特性。在本說明書或申請專利範圍提及「一(a/an)」元件之情況下，並不意謂存在該等元件中之僅一者。在本說明書或申請專利範圍提及「一額外」元件之情況下，並不排除存在多於一個額外元件。
此外，可在一或多個實施例中以任何合適之方式組合特定特徵、結構、功能或特性。舉例而言，可在任何處組合第一實施例與第二實施例，與該二個實施例相關聯之特定特徵、結構、功能或特性並不彼此排他。
雖然已結合本揭露內容之特定實施例描述本揭露內容，但鑒於前述描述，此類實施例之許多替代例、修改及變化對於一般熟習此項技術者而言將顯而易見。本揭露內容之實施例意欲涵蓋屬於所附申請專利範圍之廣泛範疇內之所有此類替代例、修改及變化。
另外，為簡單說明及論述起見，且為了不混淆本揭露內容，在所呈現之圖內可展示或可不展示至積體電路(IC)晶片及其他組件之熟知電力/接地連接。另外，可以方塊圖形式展示配置，以免混淆本揭露內容且亦係鑒於關於此類方塊圖配置之實施的細節高度取決於本揭露內容將被實施之平台(亦即，此類細節應良好地落入熟習此項技術者之見識內)的事實。在闡述特定細節(例如，電路)以便描述本揭露內容之實例實施例的情況下，對於熟習此項技術者而言應顯而易見，可在無此等特定細節之情況下或可在此等特定細節具有變化之情況下實踐本揭露內容。因此，應將描述視為例示性的而非限制性的。
提供以下實例以說明各種實施例。此等實例可以任何合適的方式彼此依附。
實例1：一種設備，其包含：第一處理器核心；第二處理器核心；以及功率控制單元(PCU)，其耦接至第一處理器核心及第二處理器核心，其中PCU包含用以進行以下操作的邏輯：經由第一處理器核心量測第一漏電流；經由第二處理器核心量測第二漏電流；判定第一漏電流及/或第二漏電流是否高於臨限值；以及回應於第一漏電流及/或第二漏電流高於臨限值之判定而修改第一處理器核心及/或第二處理器核心的電壓及/或頻率。
實例2：如實例1之設備，其中PCU要壓制第一處理器核心之第一時脈以量測第一漏電流，且其中PCU要壓制第二處理器核心的第二時脈以量測第二漏電流。
實例3：如實例1之設備，其包含第一電壓調節器(VR)以將第一電源供應至第一處理器核心，其中PCU要用與第一VR相關聯之電流感測器量測第一漏電流。
實例4：如實例1之設備，其包含第二電壓調節器(VR)以將第二電源供應至第二處理器核心，其中PCU要用與第二VR相關聯之電流感測器量測第二漏電流。
實例5：如實例1之設備，其中PCU要在第一處理器核心之第一溫度下量測第一漏電流，其中第一處理器核心包括第一溫度計感測器以量測第一溫度。
實例6：如實例1之設備，其中PCU要在第二處理器核心之第二溫度下量測第二漏電流，其中第二處理器核心包括第二溫度計感測器以量測第二溫度。
實例7：如實例1之設備，其中若判定第一漏電流或第二漏電流高於臨限值，則PCU要停用第一處理器核心或第二處理器核心中之一者且用第三處理器核心替換停用的處理器核心。
實例8：如實例1之設備，其中PCU要週期性地量測第一漏電流及/或第二漏電流。
實例9：如實例1之設備，其中PCU要在啟動或低功率狀態時週期性地量測第一漏電流及第二漏電流。
實例10：一種機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：經由第一處理器核心量測第一漏電流；經由第二處理器核心量測第二漏電流；判定第一漏電流及/或第二漏電流是否高於臨限值；以及回應於第一漏電流及/或第二漏電流高於臨限值之判定而採取與第一處理器核心及/或第二處理器核心相關聯的動作，其中動作包括以下各者中之一或多者：停用第一處理器核心或第二處理器核心中之一者；向使用者發出警告；或修改第一處理器核心及/或第二處理器核心之電壓及/或頻率。
實例11：如實例10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：修改第一處理器核心之第一時脈以量測第一漏電流；以及修改第二處理器核心的第二時脈以量測第二漏電流。
實例12：如實例10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：用與第一VR相關聯之電流感測器量測第一漏電流，其中第一VR要將第一電源供應至第一處理器核心。
實例13：如實例10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：用與第二VR相關聯之電流感測器量測第二漏電流，其中第二VR要將第二電源供應至第二處理器核心。
實例14：如實例10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：在第一處理器核心之第一溫度下量測第一漏電流，其中第一處理器核心包括第一溫度計感測器以量測第一溫度。
實例15：如實例10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：在第二處理器核心之第二溫度下量測第二漏電流，其中第二處理器核心包括第二溫度計感測器以量測第二溫度。
實例16：如實例10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：週期性地量測第一漏電流及第二漏電流。
實例17：如實例10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得機器執行一或多個操作，該一或多個操作包括：在啟動或低功率狀態時週期性地量測第一漏電流及第二漏電流。
實例18：一種系統，其包含：記憶體；處理器，其耦接至記憶體；無線介面，其用以允許處理器與另一裝置通訊，其中處理器包括：第一處理器核心；第二處理器核心；以及耦接至第一處理器核心及第二處理器核心之功率控制單元(PCU)，其中PCU包含用以進行以下操作的邏輯：經由第一處理器核心量測第一漏電流；經由第二處理器核心量測第二漏電流；判定第一漏電流及/或第二漏電流是否高於臨限值；以及回應於第一漏電流及/或第二漏電流高於臨限值的判定而修改第一處理器核心及/或第二處理器核心之電壓及/或頻率。
實例19：如實例18之系統，其中PCU要壓制第一處理器核心之第一時脈以量測第一漏電流，且其中PCU要壓制第二處理器核心的第二時脈以量測第二漏電流。
實例20：如實例18之系統，其中：第一處理器核心包含第一電壓調節器(VR)以將第一電源供應至第一處理器核心，其中PCU要用與第一VR相關聯之電流感測器量測第一漏電流；且第二處理器核心包含第二電壓調節器(VR)以將第二電源供應至第二處理器核心，其中PCU要用與第二VR相關聯之電流感測器量測第二漏電流。
實例21：一種設備，其包含：處理器核心；以及邏輯，其耦接至處理器核心，其中邏輯將：經由處理器核心量測漏電流；判定漏電流是否高於臨限值；以及回應於漏電流高於臨限值之判定而修改處理器核心的電壓及/或頻率，其中邏輯將定期地進行量測、判定及修改。
實例22：如實例21之設備，其中邏輯要壓制處理器核心之時脈以量測漏電流。
實例23：如實例21之設備，其包含電壓調節器(VR)以將電源供應至處理器核心，其中邏輯要用與VR相關聯之電流感測器量測漏電流。
提供將允許閱讀者確定技術揭露內容之性質及要旨之發明摘要。發明摘要按以下理解而提交，即，其將不被用於限制申請專利範圍之範疇或含義。以下申請專利範圍在此併入詳細描述中，其中各請求項就其自身而言作為單獨實施例。
301,2508a,2508b,2508c:核心 100,200,220,600:曲線圖 300:架構 302:數位熱感測器 303,2514:電壓調節器 304,2506:快取記憶體 305,2510a,2510b:功率控制單元 306:用於PCU之VR 307:完全整合式電壓調節器 309:邏輯 400,500:流程圖 401,402,403,406,501,502,503,504,505,506,508:區塊 404:電流 405:溫度 507,2530:記憶體 601:核心電流消耗量測 2500:裝置 2501:系統單晶片 2504:處理器 2510a,2510b:功率控制單元 2512:功率管理積體電路 2516:時脈產生器 2518:電池 2520:基本輸入/輸出系統 2522:顯示器 2524:周邊裝置 2528:儲存裝置 2529:外部裝置 2531:連接性電路系統 2532:控制集線器 2534:記憶體介面 2540:溫度量測電路系統 2542:功率量測電路系統 2550:應用程式 2552:操作系統 2554a,2554b,2554c:驅動程式 2556a,2556b,2556c,2558:PM應用程式
將根據下文給出之詳細描述及本揭露內容之各種實施例的隨附圖式更充分地理解本揭露內容之實施例，然而，該等實施例不應被視為將本揭露內容限於特定實施例，而係僅用於解釋及理解之目的。
圖1 說明展示處理器中隨著時間推移之總電流消耗(ICC)的曲線圖。
圖2A 至B 分別說明展示同一處理器之不同處理器核心之間的漏電流退化及溫度之曲線圖。
圖 3 說明根據一些實施例之具有用於漏電流退化偵測及緩解之設備及方案的高級處理器架構。
圖4 說明根據一些實施例之用於漏電流退化偵測及緩解之製程的功能視圖。
圖 5 說明展示根據一些實施例之用於漏電流退化偵測及緩解之方案的流程圖。
圖6 說明展示根據一些實施例之鑒於漏電流退化偵測及緩解之電流限制的處理器核心電流之曲線圖。
圖7 說明根據本揭露內容之一些實施例的具有用於漏電流退化偵測及緩解之設備的智慧型裝置或電腦系統或系統單晶片(SoC)。
400:流程圖
401,402,403,406:區塊
404:電流
405:溫度

Claims (23)

  1. 一種設備，其包含： 一第一處理器核心； 一第二處理器核心；以及 一功率控制單元(PCU)，其耦接至該第一處理器核心及該第二處理器核心，其中該PCU包含用以進行以下操作的邏輯： 量測流經該第一處理器核心之一第一漏電流； 量測流經該第二處理器核心之一第二漏電流； 判定該第一漏電流及/或該第二漏電流是否高於一臨限值；以及 回應於該第一漏電流及/或該第二漏電流高於該臨限值之一判定而修改該第一處理器核心及/或該第二處理器核心之電壓及/或頻率。
  2. 如請求項1之設備，其中該PCU要壓制該第一處理器核心之一第一時脈以量測該第一漏電流，且其中該PCU要壓制該第二處理器核心的一第二時脈以量測該第二漏電流。
  3. 如請求項1之設備，其包含一第一電壓調節器(VR)以將一第一電源供應至該第一處理器核心，其中該PCU要用與該第一VR相關聯之一電流感測器來量測該第一漏電流。
  4. 如請求項1之設備，其包含一第二電壓調節器(VR)以將一第二電源供應至該第二處理器核心，其中該PCU要用與該第二VR相關聯之一電流感測器來量測該第二漏電流。
  5. 如請求項1之設備，其中該PCU要在該第一處理器核心之一第一溫度下量測該第一漏電流，其中該第一處理器核心包括一第一溫度計感測器以量測該第一溫度。
  6. 如請求項1之設備，其中該PCU要在該第二處理器核心之一第二溫度下量測該第二漏電流，其中該第二處理器核心包括一第二溫度計感測器以量測該第二溫度。
  7. 如請求項1之設備，其中若判定該第一漏電流或該第二漏電流高於該臨限值，則該PCU要停用該第一處理器核心或該第二處理器核心中之一者且用一第三處理器核心替換停用的處理器核心。
  8. 如請求項1之設備，其中該PCU要週期性地量測該第一漏電流及/或該第二漏電流。
  9. 如請求項1之設備，其中該PCU要在啟動或一低功率狀態時週期性地量測該第一漏電流及該第二漏電流。
  10. 一種機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 量測流經一第一處理器核心之一第一漏電流； 量測流經由一第二處理器核心之一第二漏電流； 判定該第一漏電流及/或該第二漏電流是否高於一臨限值；以及 回應於該第一漏電流及/或該第二漏電流高於該臨限值之一判定而採取與該第一處理器核心及/或該第二處理器核心相關聯之一動作，其中該動作包括以下各者中之一或多者：停用該第一處理器核心或該第二處理器核心中的一者；向一使用者發出一警告，或修改該第一處理器核心及/或該第二處理器核心之一電壓及/或頻率。
  11. 如請求項10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 修改該第一處理器核心之一第一時脈以量測該第一漏電流，以及 修改該第二處理器核心之一第二時脈以量測該第二漏電流。
  12. 如請求項10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 用與一第一VR相關聯之一電流感測器量測該第一漏電流，其中該第一VR要將一第一電源供應至該第一處理器核心。
  13. 如請求項10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 用與一第二VR相關聯之一電流感測器量測該第二漏電流，其中該第二VR要將一第二電源供應至該第二處理器核心。
  14. 如請求項10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 在該第一處理器核心之一第一溫度下量測該第一漏電流，其中該第一處理器核心包括一第一溫度計感測器以量測該第一溫度。
  15. 如請求項10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 在該第二處理器核心之一第二溫度下量測該第二漏電流，其中該第二處理器核心包括一第二溫度計感測器以量測該第二溫度。
  16. 如請求項10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 週期性地量測該第一漏電流及該第二漏電流。
  17. 如請求項10之機器可讀儲存媒體，其具有機器可讀指令，該等機器可讀指令在執行時使得一機器執行一或多個操作，該一或多個操作包括： 在啟動或一低功率狀態時週期性地量測該第一漏電流及該第二漏電流。
  18. 一種系統，其包含： 一記憶體； 一處理器，其耦接至該記憶體； 一無線介面，其用以允許該處理器與另一裝置通訊，其中該處理器包括： 一第一處理器核心； 一第二處理器核心；以及 一功率控制單元(PCU)，其耦接至該第一處理器核心及該第二處理器核心，其中該PCU包含用以進行以下操作的邏輯： 量測流經該第一處理器核心之一第一漏電流； 量測流經該第二處理器核心之一第二漏電流； 判定該第一漏電流及/或該第二漏電流是否高於一臨限值；以及 回應於該第一漏電流及/或該第二漏電流高於該臨限值之一判定而修改該第一處理器核心及/或該第二處理器核心之電壓及/或頻率。
  19. 如請求項18之系統，其中該PCU要壓制該第一處理器核心之一第一時脈以量測該第一漏電流，且其中該PCU要壓制該第二處理器核心的一第二時脈以量測該第二漏電流。
  20. 如請求項18之系統，其中： 該第一處理器核心包含一第一電壓調節器(VR)以將一第一電源供應至該第一處理器核心，其中該PCU要用與該第一VR相關聯之一電流感測器量測該第一漏電流；以及 該第二處理器核心包含一第二電壓調節器(VR)以將一第二電源供應至該第二處理器核心，其中該PCU要用與該第二VR相關聯之一電流感測器量測該第二漏電流。
  21. 一種設備，其包含： 一處理器核心；以及 一邏輯，其耦接至該處理器核心，其中該邏輯要進行： 量測流經該處理器核心之一漏電流； 判定該漏電流是否高於一臨限值；以及 回應於該漏電流高於該臨限值之一判定而修改該處理器核心之電壓及/或頻率，其中該邏輯要定期式地進行量測、判定及修改。
  22. 如請求項21之設備，其中該邏輯要壓制該處理器核心之一時脈以量測該漏電流。
  23. 如請求項21之設備，其包含一電壓調節器(VR)以將一電源供應至該處理器核心，其中該邏輯要用與該VR相關聯的一電流感測器量測該漏電流。
TW109141650A 2020-03-27 2020-11-26 漏電流退化控制及量測 TW202206973A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/833,328 US11703927B2 (en) 2020-03-27 2020-03-27 Leakage degradation control and measurement
US16/833,328 2020-03-27

Publications (1)

Publication Number Publication Date
TW202206973A true TW202206973A (zh) 2022-02-16

Family

ID=71517890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141650A TW202206973A (zh) 2020-03-27 2020-11-26 漏電流退化控制及量測

Country Status (2)

Country Link
US (1) US11703927B2 (zh)
TW (1) TW202206973A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815408B (zh) * 2021-05-05 2023-09-11 聯發科技股份有限公司 處理電路及芯片

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418203B2 (en) * 2020-09-16 2022-08-16 Mediatek Singapore Pte. Ltd. Frequency locked loops and related circuits and methods
CN116679235A (zh) * 2022-02-22 2023-09-01 荣耀终端有限公司 一种电子器件的漏电检测方法、电子设备及存储介质
US11934240B2 (en) 2022-05-18 2024-03-19 Apple Inc. PMU-side thermal control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364260B2 (ja) * 2007-05-28 2009-11-11 株式会社東芝 半導体記憶装置
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US8440061B2 (en) * 2009-07-20 2013-05-14 Lam Research Corporation System and method for plasma arc detection, isolation and prevention
JP2011035209A (ja) * 2009-08-03 2011-02-17 Renesas Electronics Corp 半導体装置
EP2498249B1 (en) * 2009-11-02 2020-08-05 Mitsubishi Electric Corporation Fan structure equipped with a noise control system
JP5486967B2 (ja) * 2010-03-12 2014-05-07 株式会社日立製作所 情報処理装置
US9335813B2 (en) * 2013-05-28 2016-05-10 Intel Corporation Method and system for run-time reallocation of leakage current and dynamic power supply current
US9671850B2 (en) * 2014-07-07 2017-06-06 Empire Technology Development Llc Leakage current variability based power management
KR101595658B1 (ko) * 2014-07-28 2016-02-19 공주대학교 산학협력단 누설전류 검출 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815408B (zh) * 2021-05-05 2023-09-11 聯發科技股份有限公司 處理電路及芯片

Also Published As

Publication number Publication date
US20200225723A1 (en) 2020-07-16
US11703927B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
TW202206973A (zh) 漏電流退化控制及量測
US11360540B2 (en) Processor core energy management
US11360543B2 (en) USB Type-C subsystem power management
US11353914B2 (en) Workload based adaptive voltage and frequency control apparatus and method
US11662376B2 (en) Apparatus and method for early lifetime failure detection system
US20220057854A1 (en) Techniques for sleep management in computer system
EP3945426A1 (en) Low latency fine grain system-on-chip throttling apparatus and method on usb type-c port
KR20220051159A (ko) 디지털 방식으로 조정된 동적으로 적응가능한 클록 및 전압 공급 장치 및 방법
EP3923120A1 (en) Fast dynamic capacitance, frequency, and/or voltage throttling apparatus and method
US11933843B2 (en) Techniques to enable integrated circuit debug across low power states
US11422173B2 (en) Method and apparatus for accurate measurement of platform power
US11500444B2 (en) Intelligent prediction of processor idle time apparatus and method
US11237610B2 (en) Handling loss of power for uninterruptible power supply efficiency
KR20220027824A (ko) 억제된 메모리 리프레시들에 기초한 배터리 수명의 개선
US12079051B2 (en) Battery heat balancing apparatus and method during peak mode
US20240231465A9 (en) Multi-core processor frequency limit determination
US20230108736A1 (en) Techniques for identification and correction of clock duty-cycle
EP3999938A1 (en) Dynamic energy performance preference based on workloads using an adaptive algorithm