KR20220027831A - 타입-c 커넥터들에 대한 전력 절약 - Google Patents

타입-c 커넥터들에 대한 전력 절약 Download PDF

Info

Publication number
KR20220027831A
KR20220027831A KR1020217038949A KR20217038949A KR20220027831A KR 20220027831 A KR20220027831 A KR 20220027831A KR 1020217038949 A KR1020217038949 A KR 1020217038949A KR 20217038949 A KR20217038949 A KR 20217038949A KR 20220027831 A KR20220027831 A KR 20220027831A
Authority
KR
South Korea
Prior art keywords
signal path
type
value
usb type
placement
Prior art date
Application number
KR1020217038949A
Other languages
English (en)
Inventor
타라케사바 레디 케이
파니 케이. 아라파르씨
란가나드 케이에스에스
쇼비트 차하르
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20220027831A publication Critical patent/KR20220027831A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2107/00—Four or more poles
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Power Sources (AREA)

Abstract

타입-C 커넥터들에서 전력 절약을 용이하게 하는 메커니즘들 및 방법들은 USB(Universal Serial Bus) 타입-C 커넥터 포트의 구성 채널(CC) 신호 경로 및 접지 신호 경로에 대한 인터페이스, 제1 회로, 및 제2 회로를 포함한다. 제1 회로는 CC 신호 경로 상에 토글링된 값들을 배치하도록 동작가능할 수 있다. 제2 회로는 접지 신호 경로를 검출 신호 경로에 결합하도록 동작가능할 수 있다. CC 신호 경로 상의 토글링된 값들의 배치는 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있는 USB 타입-C 커넥터 포트와 대응하는 제1 값을 운반할 때 인에이블되고, 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있지 않은 USB 타입-C 커넥터 포트와 대응하는 제2 값을 운반할 때 디스에이블될 수 있다.

Description

타입-C 커넥터들에 대한 전력 절약
우선권 주장
본 출원은 2019년 6월 29일자로 출원되고 발명의 명칭이 "POWER SAVING FOR TYPE-C CONNECTORS"인 미국 특허 출원 제16/458,024호의 우선권을 주장하며, 그 전체가 참조로 포함된다.
USB(Universal Serial Bus) 타입-C 인터페이스의 인기가 높아졌다. 다양한 시스템들은 사용자 요구들을 충족시키기 위해 다수의 타입-C 포트들을 가질 수 있다.
타입-C 사양에 의해 정의된 검출 메커니즘에 기초하여, 어떠한 디바이스도 타입-C 포트에 부착되지 않을 때, 타입-C 포트의 구성 채널(CC) 라인들은 토글링할 수 있으며, 이는 대응하는 전력 전달(PD) 제어기가 파워 온되자마자 시작할 수 있고, 심지어 대기(Standby) 및 접속 대기(Connected Standby) 상태들에서도, 디바이스가 부착될 때까지 진행할 수 있다. 이러한 토글링으로 인해, PD 제어기는 (심지어 대기 및 접속 대기 상태들에서도) 다양한 시스템들의 허용 전력 소산 예산(allowed power dissipation budget)들의 상당 부분에 이르는 전력을 끌어올 수 있다.
한편, 시스템 내의 타입-C 포트들은, 타입-C 포트들이 전력을 취하는 UFP(Upstream Facing Port)들, 또는 전력을 제공하는 DFP(Downstream Facing Port)들로 될 수 있는 이중 역할 포트(Dual Role Port, DRP) 특징을 지원한다. 그러나, 타입-C 케이블들의 양 단부가 동일하기 때문에, 타입-C 케이블을 통해 동일한 시스템의 2개의 타입-C 포트를 서로 접속하는 것이 가능하다. 동일한 시스템의 2개의 타입-C 포트가 케이블과 함께 접속될 때, 하나의 타입-C 포트는 다른 타입-C 포트를 충전하려고 시도할 수 있고, 연관된 변환들에서 전력이 낭비되고 손실될 수 있다.
본 개시내용의 실시예들은 아래에 주어지는 상세한 설명으로부터 그리고 본 개시내용의 다양한 실시예들의 첨부 도면들로부터 더 충분히 이해될 것이다. 그러나, 도면들은 설명 및 이해를 돕기 위한 것이지만, 그것들은 단지 도움이고, 그 안에 묘사된 특정 실시예들로 본 개시내용을 제한하는 것으로 간주되어서는 안 된다.
도 1은 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 평면도를 예시한다.
도 2는 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 정면 사시도를 예시한다.
도 3은 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 개략도를 예시한다.
도 4는 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 개략도를 예시한다.
도 5는 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 개략도를 예시한다.
도 6a 및 도 6b는 본 개시내용의 일부 실시예들에 따른, 2개의 타입-C 포트를 갖는 시스템들의 설계를 예시한다.
도 7a 및 도 7b는 본 개시내용의 일부 실시예들에 따른, 동일한 시스템에 접속된 2개의 타입-C 포트에 관한 타이밍도들을 예시한다.
도 8은 본 개시내용의 일부 실시예들에 따른, 전력 전달(Power Delivery, PD) 제어기 구성 채널(CC) 회로를 턴 오프(turn off)함으로써 전력을 절약하는 방법들을 예시한다.
도 9는 본 개시내용의 일부 실시예들에 따른, PD 제어기 CC 회로를 동기화함으로써 전력을 절약하는 방법들을 예시한다.
도 10은 일부 실시예들에 따른, 타입-C 커넥터들에서의 전력 절약을 용이하게 하는 메커니즘들을 갖는 컴퓨터 시스템 또는 컴퓨팅 디바이스를 예시한다.
이하의 설명에서는, 본 개시내용의 실시예들의 더 철저한 설명을 제공하기 위해 다수의 세부사항이 논의된다. 그러나, 본 기술분야의 통상의 기술자에게는, 본 개시내용의 실시예들이 이러한 구체적인 세부사항들 없이도 실시될 수 있다는 점이 명백할 것이다. 다른 경우들에서는, 본 개시내용의 실시예들을 불명료하게 하는 것을 회피하기 위해서, 잘 알려진 구조들 및 디바이스들이, 상세하게 도시되기보다는, 블록도 형태로 도시된다.
실시예들의 대응 도면들에서, 신호들은 라인들로 표현된다는 점을 유의한다. 일부 라인들은 더 많은 수의 구성 신호 경로들을 표시하기 위해 더 두꺼울 수 있고, 및/또는 정보 흐름의 방향을 표시하기 위해 하나 이상의 단부에서 화살표를 가질 수 있다. 이러한 표시들은 제한하려는 것이 아니다. 오히려, 라인들은 회로 또는 논리 유닛의 더 쉬운 이해를 촉진하기 위해 하나 이상의 예시적인 실시예와 관련하여 사용된다. 설계 요구들 또는 선호도들에 의해 지시되는 바와 같이, 임의의 표현된 신호는 어느 한 방향으로 이동할 수 있고 임의의 적합한 타입의 신호 체계로 구현될 수 있는 하나 이상의 신호를 실제로 포함할 수 있다.
본 명세서 전체에 걸쳐 그리고 청구항들에서, "접속된(connected)"이라는 용어는, 임의의 중간 디바이스들 없이, 접속되는 사물들 사이의 직접적인 전기적, 기계적, 또는 자기적 접속을 의미한다. "결합된(coupled)"이라는 용어는, 접속되는 사물들 사이의 직접적인 전기적, 기계적, 또는 자기적 접속 또는 하나 이상의 수동 또는 능동 중간 디바이스들을 통한 간접적인 접속을 의미한다. "회로" 또는 "모듈"이라는 용어는, 원하는 기능을 제공하기 위해 서로 협력하도록 배열되는 하나 이상의 수동 및/또는 능동 컴포넌트를 지칭할 수 있다. "신호"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호, 또는 데이터/클록 신호를 지칭할 수 있다. 단수 표현("a", "an" 및 "the")의 의미는 복수 참조를 포함한다. "에서(in)"의 의미는 "내에(in)" 및 "상에(on)"를 포함한다.
"실질적으로(substantially)", "가까운(close)", "대략(approximately)", "근처의(near)", 및 "약(about)"이라는 용어들은 일반적으로 목표 값의 +/- 10% 내에 있는 것을 지칭한다. 달리 명시되지 않는 한, 공통 대상을 설명하기 위해 서수 형용사들 "제1(first)", "제2(second)", 및 "제3(third)" 등을 사용하는 것은, 유사한 물체들의 상이한 사례들이 지칭되는 것임을 표시할 뿐이며, 그렇게 설명된 물체들이 시간적으로, 공간적으로, 순위로, 또는 임의의 다른 방식으로, 주어진 시퀀스로 있어야 함을 암시하도록 의도되지 않는다.
그렇게 사용되는 용어들은 적절한 상황 하에서 교환가능하여, 본 명세서에 설명되는 본 발명의 실시예들이, 예를 들어, 본 명세서에 예시되거나 다른 방식으로 설명된 것들과는 다른 배향들로 동작할 수 있다는 것을 이해해야 한다.
상세한 설명과 청구항들에서 "좌측", "우측", "정면", "후면", "상단(top)", "하단(bottom)", "위에", "아래에" 등의 용어들은, 있다면, 설명의 목적들로 사용되며 반드시 영구적인 상대 위치들을 설명하기 위한 것은 아니다.
실시예들의 목적들을 위해, 다양한 회로들, 모듈들, 및 로직 블록들 내의 트랜지스터들은 터널링 FET(Tunneling FET, TFET)들이다. 다양한 실시예들의 일부 트랜지스터들은 드레인, 소스, 게이트, 및 벌크 단자들을 포함하는 금속 산화물 반도체(metal oxide semiconductor, MOS) 트랜지스터들을 포함할 수 있다. 트랜지스터들은 트라이-게이트(Tri-Gate) 및 FinFET 트랜지스터들, 게이트 올 어라운드 원통형 트랜지스터들(Gate All Around Cylindrical Transistors), 사각형 와이어(Square Wire), 또는 직사각형 리본(Rectangular Ribbon) 트랜지스터들, 또는 탄소 나노튜브(carbon nanotube)들이나 스핀트로닉 디바이스(spintronic device)들과 같이 트랜지스터 기능성을 구현하는 다른 디바이스들을 또한 포함할 수 있다. MOSFET 대칭 소스 및 드레인 단자들은 동일한 단자들이며, 여기서는 교체가능하게 사용된다. 반면, TFET 디바이스는 비대칭 소스 및 드레인 단자들을 갖는다. 본 기술분야의 통상의 기술자들은 다른 트랜지스터들, 예를 들어, 양극성 접합 트랜지스터들-BJT PNP/NPN, BiCMOS, CMOS 등이 본 개시내용의 범위를 벗어나지 않고서 일부 트랜지스터들에 대해 사용될 수 있다는 점을 이해할 것이다.
본 개시내용의 목적을 위해, 구문 "A 및/또는 B"와 "A 또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적을 위해, 구문 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
또한, 본 개시내용에서 논의되는 조합 로직 및 순차 로직의 다양한 요소들은 (AND 게이트들, OR 게이트들, 또는 XOR 게이트들과 같은) 물리 구조들, 또는 논의 중인 로직의 부울 등가물(Boolean equivalent)들인 논리 구조들을 구현하는 디바이스들의 합성된 또는 다른 방식으로 최적화된 컬렉션들 둘 다에 관한 것일 수 있다.
제1 다양한 실시예들은 PD(Power Delivery) 제어기 구성 채널(CC) 로직을 턴 오프하는 것에 의한 대기 및 접속 대기 모드들에서의 전력 절약에 관련될 수 있다. USB 타입-C 사양은 검출 메커니즘을 정의한다. 어떠한 디바이스도 타입-C 포트에 부착되지 않을 때, 타입-C 포트의 CC 라인들은 30% 내지 70%의 듀티 사이클로 약 100 밀리초(ms) 시간 주기로 토글링할 수 있고, 디바이스 부착시 상보적 터미네이션 풀-업(RP) 또는 풀-다운(RD)을 기다릴 수 있다. (예를 들어, 포트는 DRP(Dual Role Port) 특징을 지원하기 위해, (CC 라인 상의 풀-업을 노출시키기 위한) DFP와 (CC 라인 상의 풀-다운을 노출시키기 위한) UFP 사이에서 CC 라인들을 토글링할 수 있다). CC 라인 토글링은 대응하는 PD 제어기에 전력이 공급되자마자 시작될 수 있고, 디바이스가 부착될 때까지 진행될 수 있다.
PD 제어기는 대기 및 접속 대기 상태들에서도 온이 되도록(그리고 따라서, CC 라인들을 토글링하도록) 배치될 수 있다. 한편, CC 라인들의 토글링으로 인해, PD 제어기는 시스템에서 사용되는 PD 제어기에 따라 0.5 밀리와트(mW)와 2.0 mW 사이의 전력량을 끌어올 수 있다.
업계 접속 대기 정의들을 준수함에 있어서, 많은 또는 대부분의 모바일 디바이스들에 대해, 허용 전력 소산 예산은 5.0 mW일 수 있다. 태블릿들 및 듀얼 디스플레이 디바이스들에 대해, 허용 전력 소산 예산은 16 mW일 수 있고, 개인용 컴퓨터들(PC들) 및 랩톱들에 대해, 허용 전력 소산 예산은 약 80 mW일 수 있다. 전력 소산은 또한 디바이스 내의 배터리의 용량에 의존할 수 있다.
일반적으로, 모바일 디바이스와 태블릿 디바이스는 PD 제어기를 갖는 하나의 타입-C 포트를 가질 수 있다. PD 제어기가 단독으로 0.5 mW 내지 2.0 mW를 소비한다면, 이는 접속 대기 모드에 대한 5.0 mW의 허용 전력 소산 예산으로부터 시스템 예산 전력의 약 10% 내지 40%에 달할 수 있다. 한편, 랩톱은 3개 이상의 타입-C 포트를 가질 수 있기 때문에, 연관된 PD 제어기의 전력 소비는 1.5 mW 내지 6.0 mW일 수 있다.
타입-C PD 제어기들은 접속 대기 및 대기 모드들에서 더 많은 전력을 소비할 수 있기 때문에, 어떠한 디바이스도 부착되지 않을 때 PD 제어기 전력을 감소시키는 데 이점이 있을 수 있다.
제1 다양한 실시예의 경우, 타입-C 커넥터에서 이용가능한 4개의 접지 핀 중 하나는 임의의 디바이스가 타입-C 포트(예를 들어, 타입-C 리셉터클 커넥터)에 부착되어 있는지 또는 탈착되어 있는지를 식별하는 데 사용될 수 있다. 이 접지 핀은 액티브-로우 접속-검출 핀(DET#)에 사용될 수 있고, PD 제어기에 접속될 수 있다. 타입-C 커넥터 플러그가 타입-C 커넥터 리셉터클에 삽입될 때, DET# 신호는 로우로 풀링될 수 있고, 이에 의해 PD 제어기는 플러그 이벤트가 발생했다고 결정할 수 있고 후속하여 CC 라인들을 토글링할 수 있다.
본 명세서에 개시된 메커니즘들은 디바이스 플러그-인 이벤트들의 검출을 위해 타입-C 커넥터로부터의 접지 핀들 중 하나를 사용할 수 있기 때문에, 접지 핀들 사이의 복귀 전류 운반 용량(return current carrying capacity)을 보상하기 위해, 실드 핀(shield pin)들은 접지로서 사용될 수 있다. 일반적으로, 타입-C 커넥터의 실드 핀은 접지에 결부될 수 있다.
본 명세서에 개시된 방법들 및 메커니즘들의 이점들은 다음을 포함할 수 있다: (1) CC 라인들을 구동하기 위해 추가 전력을 소비하지 않는 PD 제어기로 인한, 접속 대기 상태에서의 전력 손실(power loss)의 감소 또는 제거; (2) 이러한 메커니즘들은 타입-C 커넥터들에 대한 전기-기계적 사양들의 변경을 요구하지 않을 수 있음; 및 (3) 메커니즘들은 DET# 핀(예를 들어, 타입-C 커넥터의 접지 핀들 중 하나)의 PCB 상에 풀-업 저항기를 접속하기만 하면 될 수 있으므로, 구현이 간단할 수 있음.
제안된 메커니즘들 및 방법들은 슬립 모드에서의 CC 로직에 대한 것일 수 있고, 타입-C 플러그가 삽입될 때까지 CC 라인들의 토글링을 억제할 수 있다. 일단 PD 제어기가 타입-C 커넥터 플러그가 삽입되었음을 검출하면, CC 라인들은 PD 제어기에 의해 토글링될 수 있다.
도 1은 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 평면도를 예시한다. 타입-C 커넥터 플러그(100)는 금속 케이스(110) 및 접지(120)를 포함할 수 있다. 다양한 실시예들에서, 금속 케이스(110)(실드일 수 있음)는 플러그(100) 상에 접지될 수 있다.
도 2는 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 정면 사시도를 예시한다. 타입-C 커넥터 리셉터클(200)은 PCB(Printed Circuit Board)(210), 케이스(220) 및 다양한 핀들(230)을 포함할 수 있다. 커넥터 리셉터클(200)은 타입-C 커넥터 플러그(290)(커넥터 플러그(100)와 실질적으로 유사할 수 있음)의 부근에 도시되어 있다.
다양한 실시예들에서, 타입-C 커넥터 플러그의 금속 케이스(예를 들어, 금속 케이스(110))는 커넥터 실드 핀들을 갖는 시스템의 PCB(예를 들어, PCB(210)) 상에 접지될 수 있는 타입-C 커넥터 리셉터클의 실드(예를 들어, 케이스(220))와 메이팅(mate)될 수 있다. 다른 측면에서, 타입-C 커넥터 플러그 상의 금속 케이스(예를 들어, 금속 케이스(110))는 타입-C 플러그의 PCB 상에 접지될 수 있다.
타입-C 커넥터 플러그 PCB의 경우, PCB의 한 측면은 타입-C 커넥터 플러그 핀들(실드 핀들을 포함함)에 접속될 수 있고, PCB의 다른 측면은 타입-C 커넥터 케이블의 와이어들에 접속될 수 있다. 이는 유리하게는 타입-C 커넥터 케이블 및 타입-C 커넥터의 접지 복귀 전류 운반 능력이 사양을 만족시키는 것을 보장할 수 있다.
다양한 실시예들에서, 타입-C 리셉터클 커넥터는 다른 신호 핀들(예를 들어, CC 신호 핀들, USB 핀들 등)에 비해 더 긴 길이를 갖는 전력 핀들 및 접지 핀들을 가질 수 있다. 따라서, 전력 핀들과 접지 핀들은 타입-C 커넥터 플러그가 삽입될 때 먼저 메이팅될 수 있고, 타입-C 커넥터 플러그가 제거될 때 마지막으로 단절될 수 있다. 전력 핀들과 신호 핀들 사이의 접촉 시간의 전형적인 차이는 밀리초 정도일 수 있다. 이 시간은 CC 핀들이 타입-C 커넥터 플러그와 접촉하기 전에 CC 제어 로직을 깨우고 CC 라인들의 토글링을 시작하기에 충분할 수 있다. 따라서, 본 명세서에 개시된 메커니즘들은 유리하게도 타입-C CC 검출 메커니즘들에 지연을 추가하지 않을 수 있다.
도 3은 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 개략도를 예시한다. 설계(300)는 PD 제어기(310), CC 로직(320), 리셉터클 핀아웃(330), CC 라인들(340), DET# 라인(350), 및 풀-업 저항기 RPU(360)를 포함할 수 있다.
PD 제어기(310)는 CC 로직(320)을 포함할 수 있다. CC 라인들(340)(예를 들어, CC_1 라인 및 CC_2 라인)은 일 단부 상의 리셉터클 핀아웃(330)의 CC 핀들과, 다른 단부 상의 PD 제어기(310) 및/또는 CC 로직(320) 사이에서 연장될 수 있다. DET# 라인(350)은 일 단부 상의 리셉터클 핀아웃(330)의 4개의 접지 핀 중 하나(예를 들어, 핀 B12, 또는 A1, 또는 A12, 또는 B1)와 다른 단부 상의 PD 제어기(310) 및/또는 CC 로직(320) 사이에서 연장될 수 있다. RPU(360)는 일 단부 상의 DET# 라인(350)과 다른 단부 상의 공급 전압 VCC 사이에서 연장될 수 있다.
따라서, DET#(350)은 디폴트로 VCC로 풀업될 수 있다. 타입-C 커넥터 플러그가 타입-C 커넥터 리셉터클에 삽입될 때, 타입-C 커넥터 플러그는 (예를 들어, 타입-C 커넥터 플러그 PCB 상의 접지 핀들이 접지될 수 있고, 타입-C 커넥터 플러그가 삽입되자마자 DET#(350)를 저전압 값으로 전이시킬 수 있기 때문에) DET#(350)를 저전압 값으로 풀링할 것이다. DET#(350)가 로우로 되자마자, PD 제어기(310)는 배향 및/또는 역할 식별을 위해 CC 라인들(340)을 토글링할 수 있다.
본 명세서에 개시된 메커니즘들은 타입-C 커넥터 리셉터클 내로의 타입-C 커넥터 플러그 삽입을 결정하기 위해 (예를 들어, 리셉터클 핀아웃(330)의) 접지 핀들 중 하나를 사용할 수 있기 때문에, 이는 타입-C 커넥터의 복귀 전류 운반 능력을 감소시킬 수 있다. 다양한 실시예들에서, 이는 타입-C 커넥터 리셉터클의 실드 핀들에 의해 보상될 수 있다. 일반적으로, 타입-C 커넥터 리셉터클의 모든 실드 핀은 접지에 결부될 수 있다.
도 4는 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 개략도를 예시한다. 설계(400)는 PD 제어기(410), CC 로직(420), 리셉터클 핀아웃(430), CC 라인들(440), DET# 라인(450), 및 풀-업 저항기 RPU(460)를 포함할 수 있다. 설계(400)의 이러한 부분들은 설계(300)의 유사하게 명명된 부분들과 실질적으로 유사할 수 있다.
그러나, 설계(300)와는 대조적으로, 설계(400)는 리셉터클 핀아웃(430)의 대응하는 접지 핀(예를 들어, 핀 B12, 또는 A1, 또는 A12, 또는 B1)을 접지에, 또는 DET# 라인(450)에 결합하거나 접속하도록 동작할 수 있는 스위치(472)를 포함한다. 스위치(472)는 PD 제어기(410)로부터의 SW_CNTRL 라인(474)에 의해 제어될 수 있다.
타입-C 커넥터 플러그가 타입-C 커넥터 리셉터클에 삽입될 때, PD 제어기(410)는 PD 제어기(410)로부터의 DET# 라인(450)이 리셉터클 핀아웃(430)의 대응하는 접지 핀(예를 들어, 핀 B12)에 접속되도록 스위치(472)를 제어할 수 있다. 디폴트로, 타입-C 커넥터 플러그가 삽입되지 않을 때, DET# 라인(450)은 VCC로 풀링될 수 있고, 이는 PD 제어기(410)가 CC 라인들(440)을 토글링하지 않게 만들 수 있다. 타입-C 커넥터 플러그가 타입-C 커넥터 리셉터클에 삽입되자마자, DET# 라인(450)은 저전압 레벨로 풀링될 수 있다. PD 제어기(410)가 DET# 라인(450) 상에서 그 저전압 레벨(0 볼트(V), 또는 논리 0과 대응하는 전압일 수 있음)을 보면, PD 제어기(410)는 CC 라인들(440)의 토글링을 시작할 수 있다. CC 라인들(440)의 도움으로 디바이스가 부착되면, PD 제어기(410)는 SW_CNTRL 라인(474)을 구동하여 리셉터클 핀아웃(430)의 대응하는 접지 핀(예를 들어, 핀 B12)이 DET# 라인(450) 대신에 접지에 접속되게 만들 수 있다.
일부 실시예들에서, 타입-C 커넥터 리셉터클들은 스프링 케이스 접촉부(spring case contact) 및 스프링 케이스 접촉부를 위한 핀을 추가함으로써 수정될 수 있다. 스프링 케이스 접촉부의 핀은 다시 PD 제어기(410)에 접속될 수 있고, 핀은 VCC로 풀링될 수 있다. 타입-C 커넥터 플러그가 삽입되지 않을 때, 스프링은 이상적일 수 있고 PD 제어기(410)는 CC 로직을 토글링하는 것을 금지할 수 있다. 타입-C 커넥터 플러그가 타입-C 커넥터 리셉터클에 삽입되자마자, 플러그는 스프링을 푸시하고 금속 케이스와 접촉하게 만들 수 있으며, 이는 PD 제어기(410)가 스프링 접촉부 핀 상에서 저전압 레벨(예를 들어, 0V 또는 논리 0)을 보게 만들 수 있다. 그 다음, PD 제어기(410)는 배향 및/또는 역할 식별을 위해 CC 로직(420)의 토글링을 시작할 수 있다.
일부 실시예들(예를 들어, 가까운 장래의 실시예들)에 대해, 타입-C 커넥터 플러그 삽입의 검출을 위해 타입-C 커넥터 리셉터클들에 하나 이상의 핀이 추가될 수 있다.
도 5는 본 개시내용의 일부 실시예들에 따른, 타입-C 리셉터클 커넥터의 개략도를 예시한다. 설계(500)는 PD 제어기(510), CC 로직(520), 리셉터클 핀아웃(530), CC 라인들(540), DET# 라인(550), 및 풀-업 저항기 RPU(560)를 포함할 수 있다. 설계(500)의 이러한 부분들은 설계(300)의 유사하게 명명된 부분들과 실질적으로 유사할 수 있다.
그러나, 설계(300)와 대조적으로, 설계(500)는 스위치(582) 및 제어 로직(584)을 포함한다. 타입-C 커넥터 플러그가 타입-C 커넥터 리셉터클에 삽입되지 않을 때, 제어 로직(584)과 타입-C 커넥터의 다른 단부는 접속을 갖지 않기 때문에, RPU(560)의 도움으로, DET# 라인(550)은 PD 제어기(510)에 의해 하이(high)로 샘플링될 수 있다. 타입-C 커넥터 플러그가 삽입되지 않을 때, PD 제어기(510)는 (예를 들어, 전력을 절약하기 위해) CC 로직(520)을 디스에이블(disable)할 수 있다.
타입-C 커넥터 플러그가 타입-C 커넥터 리셉터클에 삽입될 때, 리셉터클 핀아웃(530)의 대응하는 접지 핀(예를 들어, 핀 B12)은 타입-C 커넥터 플러그에서 내부적으로 접지에 접속될 수 있다. 제어 로직(584)은 대응하는 접지 핀(예를 들어, 핀 B12)을 보드 접지에 접속할 수 있고, 동시에, DET# 라인(550)은 PD 제어기(510)에 의해 로우로 샘플링될 수 있다. 일단 DET# 신호(550)가 로우이면, PD 제어기(510)는 배향을 위해 CC 로직(540)의 토글링을 시작할 수 있다.
따라서, 메커니즘들은 접지 접속을 디스에이블하기 위해 CC 로직(520)을 사용하는 것을 금지할 수 있어, 유리하게도 PD 펌웨어 및/또는 임의의 다른 플랫폼 컴포넌트에 의존하지 않을 수 있는 완전-하드웨어 메커니즘(fully-hardware mechanism)을 제공할 수 있다.
도 3 내지 도 5와 관련하여, 다양한 실시예들에서, 장치는 USB 타입-C 커넥터 포트의 CC 신호 경로(예를 들어, CC 라인들(340) 중 하나) 및 접지 신호 경로(예를 들어, 핀 B12와 같은 대응하는 접지 핀)에 대한 인터페이스, 제1 회로, 및 제2 회로를 포함할 수 있다. 제1 회로(예를 들어, CC 로직(320)과 실질적으로 유사할 수 있음)는 CC 신호 경로 상에 토글링된 값들을 배치하도록 동작가능할 수 있다. 제2 회로(설계(300)의 와이어 또는 신호 경로일 수 있음)는 접지 신호 경로를 검출 신호 경로에 결합하도록 동작가능할 수 있다. CC 신호 경로 상의 토글링된 값들의 배치는 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있는 USB 타입-C 커넥터 포트와 대응하는 제1 값(예를 들어, 논리 로우 레벨, 또는 "0"의 값)을 운반할 때 (예를 들어, PD 제어기(310)에 의해) 인에이블될 수 있다. 대조적으로, CC 신호 경로 상의 토글링된 값들의 배치는 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있지 않은 USB 타입-C 커넥터 포트와 대응하는 제2 값(예를 들어, 논리 하이 값과 같은 논리 로우 값 이외의 값, 또는 "1"의 값)을 운반할 때 디스에이블될 수 있다.
일부 실시예들에서, 제1 회로는 PD 제어기의 일부일 수 있다. 일부 실시예들에 대해, 제1 회로에 전달되는 전력은 검출 신호 경로가 제2 값을 운반할 때 디스에이블될 수 있다. 일부 실시예들에서, CC 신호 경로는 제1 CC 신호 경로(예를 들어, "CC1" 신호 경로)일 수 있고; 인터페이스는 또한 제2 CC 신호 경로(예를 들어, "CC2" 신호 경로)에 대한 것일 수 있다.
일부 실시예들에 대해, 제1 회로는 제2 CC 신호 경로 상에 토글링된 값들을 배치할 수 있다. 일부 실시예들에서, 검출 신호 경로가 제1 값을 운반할 때 제2 CC 신호 경로 상의 토글링된 값들의 배치가 인에이블될 수 있고, 검출 신호 경로가 제2 값을 운반할 때 제2 CC 신호 경로 상의 토글링된 값들의 배치가 디스에이블될 수 있다.
일부 실시예들에서, 검출 신호 경로는 저항기 요소에 의해 전원 전압 레일 VCC에 결합될 수 있다. 일부 실시예들은 제2 회로(예를 들어, SW_CNTRL 라인(474))에 결합된 소프트웨어-제어가능 신호를 포함할 수 있다. 소프트웨어-제어가능 신호가 미리 결정된 값을 가질 때, 제2 회로는 검출 신호 경로 상에 제1 값을 배치하도록 동작가능할 수 있다.
제2 다양한 실시예들은 PD 제어기 CC 로직을 동기화하는 것에 의한 대기 및 접속 대기 모드들에서의 전력 절약에 관련될 수 있다. 시스템 내의 모든 타입-C 포트들은 DRP(Dual Role Port) 역할들을 지원할 수 있다. 하나의 역할에서, 외부 타입-C 벽 어댑터가 접속되면(예를 들어), 시스템은 UFP가 될 수 있고 벽 어댑터로부터 전력을 받기 시작할 수 있다. 다른 역할에서, 동일한 포트 상에서, 플래시 드라이브가 접속될 때(예를 들어), 시스템은 DFP가 될 수 있고, 플래시 드라이브에 전력을 제공하기 시작할 수 있다. 더욱이, 레거시 타입-A(호스트) 대 타입-B(슬레이브) 케이블들과 비교하여, 타입-C 케이블들의 양단은 동일하며, 이는 유리하게는 임의의 2개의 타입-C 포트의 접속을 용이하게 할 수 있다.
한편, 시스템들은 다수의 타입-C 포트들을 가질 수 있다. 예를 들어, 일부 시스템들은 충전을 위한 하나의 타입-C 포트, 외부 디스플레이를 위한 하나의 타입-C 포트, 및 저속 주변기기들(예를 들어, 마우스 또는 키보드)을 접속하기 위한 또 다른 타입-C 포트를 가질 수 있다.
모든 타입-C 포트들이 DRP 특징을 지원하기 때문에, 그리고 타입-C 케이블들의 2개의 단부의 유사성으로 인해, 타입-C 케이블을 통해 동일한 시스템의 2개의 타입-C 포트를 서로 물리적으로 접속하는 것이 가능하다. DRP 특징에 따라, 두 포트들은 이후 UFP 역할을 행하는 제안과 DFP 역할을 행하는 제안 사이에서 토글링할 수 있다. 포트들이 서로에 대해 비동기적으로 UFP 역할을 행하는 제안과 DFP 역할을 행하는 제안 사이에서 토글링하는 경우, 그 제안들이 충돌하고 있지 않을 때(예를 들어, 상보적 터미네이션(complementary termination)이 검출될 때)가 있을 수 있다.
따라서, 동일한 시스템의 2개의 타입-C 포트가 케이블과 함께 접속될 때, 이들은 결국 하나의 타입-C 포트가 다른 타입-C 포트를 충전할 수 있도록 접속될 수 있다. 수신된 전력은 일반적으로 배터리 충전기(벅(buck) 또는 부스트(boost))를 통과하기 때문에, 변환으로 인해 전력 손실이 증가할 수 있다. 이는 결국 어떠한 작업도 하지 않고서 시스템의 배터리 수명을 감소시킬 수 있다. (일반적으로, 충전기 효율은 약 90%일 수 있고, 5V 조절기는 약 85%일 수 있다. 나머지 충전기의 10% 및 5V 조절기의 15%는 전력 손실로서 변환될 수 있다.)
이러한 방식으로 접속될 때, 하나의 타입-C 포트가 동일한 시스템의 다른 타입-C 포트를 충전(이는, 예를 들어, 충전기에 의한 벅 및 부스트 액션으로 인한 전력 손실에 기여할 수 있음)하지 않는 것이 유리할 수 있다. 다시 말해서, 시스템의 DRP-가능 타입-C 포트들은 그것들 자체 사이에서 협상하고 하나의 타입-C 포트가 다른 타입-C 포트에 전력을 공급해야 한다고 결론을 내리지 않는 것이 유리할 수 있다.
제2 다양한 실시예들에 대해, 두 포트가 임의의 시점에서 동일한 역할(예를 들어, UFP 역할 또는 DFP 역할)을 노출하거나, 동일한 역할을 행하는 것을 제안할 수 있도록 동일한 시스템의 PD 제어기들 사이의 동기화가 구현될 수 있다. 시스템의 제1 포트가 DFP 역할을 행하는 것을 제안할 때, 제2 포트가 제1 포트와 동기화되면, 제2 포트는 또한 DFP 역할을 행하는 것을 제안할 수 있다. 유사하게, 시스템의 제1 포트가 UFP 역할을 행하는 것을 제안할 때, 제2 포트가 제1 포트와 동기화되면, 제2 포트는 또한 UFP 역할을 행하는 것을 제안할 수 있다. 따라서, 제1 포트와 제2 파트가 동기화될 때, 사용자가 동일한 시스템의 타입-C 포트들 사이에 타입-C 케이블을 접속하면, 포트들은 양자 모두 비기능(nonfunctional)으로 유지될 수 있고, 대신에 어느 것이 DFP일 것인지와 어느 것이 UFP일 것인지에 관해 그것들 자체 사이에서 끝없이 협상할 수 있다.
본 명세서에 개시된 메커니즘들 및 방법들의 이점들은 다음을 포함할 수 있다: (1) 시스템의 하나의 타입-C 포트가 시스템의 다른 타입-C 포트에 전력을 공급하는 것으로 인한 전력 손실의 감소 또는 제거; (2) 상이한 포트들의 PD 제어기들 사이에 단지 하나의 공통 동기화 신호를 사용할 수 있는 간단한 구현; 및 (3) 사용자들은 비기능 포트들이 타입-C 포트들의 무효 접속을 표시한다는 것을 잠재적으로 인식할 수 있고, 그 방식으로 포트들을 접속하는 것을 중지 및/또는 금지할 수 있음.
또한, 본 명세서에 개시된 메커니즘들 및 방법들을 하드웨어로 구현하는 것에는 다양한 이점들이 있을 수 있다. 먼저, 소프트웨어 구현들의 경우, PD 제어기가 부착 상태로 갈 수 있고 마이크로컨트롤러에서 구현될 수 있는 타입-C 상태 머신을 활성화할 수 있다. 이러한 PD 제어기의 경우, 부착 상태에서의 전력 소비는 (비-부착 상태에서의 약 0.5 mW에 비해) 약 3.0 mW 내지 6.0 mW일 수 있고, Rp 및 Rd 전압-분할기 저항기들(PD 제어기들이 부착됨)에 의해 추가의 1.0 mW가 소비될 수 있다. 2개의 PD 제어기가 루프백(loop back)되기 때문에, 전력 소비는 2배(예를 들어, 약 7.0 mW 내지 13.0 mW)일 수 있다. 이러한 전력 소비는 사용자가 접속해제할 때까지 존재할 수 있다. 그러한 전력 소비 레벨들은 접속 대기 및 대기 사양들을 고려하여 상당히 클 것이다. 비교해 보면, 하드웨어-구현 PD 제어기는 결코 부착 상태로 되지 않을 수 있으므로, 전력 소비는 무시할 수 있다.
둘째, 소프트웨어 구현들은 시스템을 깨울 수 있다. 비교해 보면, 하드웨어 구현들에서, PD 제어기들은 임의의 2개의 타입-C 포트가 케이블로 루프백되는지를 알지 못할 수 있고, 부착 상태로 되지 않을 수 있다. 슬립 상태들 및 접속 대기 상태들로부터 시스템을 깨우는 것이 그에 따라 회피될 수 있다.
도 6a 및 도 6b는 본 개시내용의 일부 실시예들에 따른, 2개의 타입-C 포트를 갖는 시스템들의 설계를 예시한다. 도 6a와 관련하여, 설계(610)에는, 제1 PD 제어기(611) 및 제2 PD 제어기(612)가 있다. 제1 제어기(611)는 제1 USB 타입-C 커넥터 포트(613)에 결합될 수 있고, 제2 제어기(612)는 제2 USB 타입-C 커넥터 포트(614)에 결합될 수 있다. 제1 타입-C 커넥터 포트(613)는 타입-C 케이블(615)을 통해 제2 타입-C 커넥터 포트(614)에 접속될 수 있다.
설계(610)에서는, 사용자가 (의도적으로든 비의도적으로든) 동일한 시스템의 타입-C 포트들을 서로 접속할 때, 사양에 따라, 둘 다 상보적 터미네이션을 기다릴 수 있다(예를 들어, 이들은 DRP 특징의 UFP/DFP 역할들이 확립되기를 기다린다). 결국, 포트들이 동기화되지 않으면, 상보적 터미네이션이 발생할 수 있고, 이 시점에서 포트들은 접속될 것이다.
이러한 종류의 접속을 확립하면, 하나의 포트는 전력을 위한 싱크가 될 수 있고(예를 들어, 제2 타입-C 커넥터 포트(614)), 다른 포트는 전력을 위한 소스가 될 수 있다(예를 들어, 제1 타입-C 커넥터 포트(613)). 동일한 배터리는 이후 방전되고, 동일한 전력으로 다시 충전될 수 있으며, 이는 (예를 들어, 벅 및/또는 부스트와 같은 전력 조절기 변환으로 인한) 시스템에 대한 전력 손실을 초래할 수 있고, 시스템의 배터리 수명은 어떠한 작업도 하지 않고서 감소될 수 있다. (일반적으로, 충전기 효율은 약 90%일 수 있고, 5V 조절기 효율은 약 85%일 수 있다.)
도 6b와 관련하여, 설계(620)에는, 제1 PD 제어기(621) 및 제2 PD 제어기(622)가 있다. 제1 PD 제어기(621)는 제1 USB 타입-C 커넥터 포트(623)에 결합될 수 있고, 제2 PD 제어기(622)는 제2 USB 타입-C 커넥터 포트(624)에 결합될 수 있다. 제1 타입-C 커넥터 포트(623)는 타입-C 케이블(625)을 통해 제2 타입-C 커넥터 포트(624)에 접속될 수 있다.
그러나, 설계(610)와 비교하여, 설계(620)는 또한 동기화 신호(626)를 제1 PD 제어기(621)와 제2 PD 제어기(622) 양자 모두에 공급하는 내장형 제어기(627)를 포함한다. 따라서, 동기화 신호(626)는 시스템 내의 타입-C 커넥터 포트들에 대한 모든 PD 제어기들 사이의 공통 동기화 신호일 수 있다.
시스템이 파워 온될 때, 모든 PD 제어기들(예를 들어, 제1 PD 제어기(621) 및 제2 PD 제어기(622))은 내장형 제어기(627)로부터의 동기화 신호(626)의 어써션(assertion)을 기다릴 수 있다. 그 결과, 동기화 신호(626)의 어써션은 모든 PD 제어기들을 동기화시킬 것이고, 이는 결국 PD 제어기들과 모든 대응하는 타입-C 커넥터 포트들 사이의 CC-라인 시그널링을 동기화시킬 것이고, 결과적으로 타입-C 케이블의 CC 라인들이 동시에 그리고 동일한 방식으로 토글링을 시작하게 하고, 토글링되게 할 것이다. 따라서, 타입-C 커넥터 포트들은 상보적 터미네이션을 검출하지 못할 수 있고, 비기능으로 유지될 수 있다.
따라서, 사용자가 동일한 시스템의 2개의 타입-C 커넥터 포트를 함께(예를 들어, 제1 타입-C 커넥터 포트(623)를 제2 타입-C 커넥터 포트(624)에) 접속하면, 의도적으로든 비의도적으로든, 대응하는 PD 제어기들 양자 모두가 동기화되기 때문에, 포트들 양자 모두가 임의의 시점에서 DFP 역할 또는 UFP 역할을 행하는 제안일 것이다. 이러한 상황은 타입-C 사양에 따라, 유효 타입-C 접속의 생성을 방지할 것이다. 따라서, 두 타입-C 접속 포트들은 접속되지 않을 것이고, VBUS 전압은 (어느 한 포트에 의해 그리고 어느 한 포트에) 공급되지 않을 것이다.
일부 시스템들에서, 동기화 신호는 칩셋 컴포넌트(예를 들어, 플랫폼 제어기 허브(PCH))로부터의 범용 입력/출력 신호에 의해, 또는 PD 제어기들 중 하나에 의해 구동될 수 있다.
도 7a 및 도 7b는 본 개시내용의 일부 실시예들에 따른, 동일한 시스템에 접속된 2개의 타입-C 포트에 관한 타이밍도들을 예시한다. 도 7a와 관련하여, 타이밍도(710)(설계(610)와 대응할 수 있음)는 제1 타입-C 접속 포트의 제1 CC 신호(711), 동일한 시스템의 제2 타입-C 접속 포트의 제2 CC 신호(712), 및 VBUS 신호(713)를 묘사하고 있다.
본 명세서에서 논의되는 바와 같이, 일반적으로, 시스템 내의 모든 타입-C 커넥터 포트들은 DRP 역할들(예를 들어, UFP 및 DFP)을 지원한다. 제1 타입-C 접속 포트 및 제2 타입-C 접속 포트에 어떠한 디바이스들도 부착되지 않은 시간에, 이들 포트에 대한 CC 라인들(예를 들어, 제1 CC 신호(711) 및 제2 CC 신호(712))은 타입-C 사양에 의해 특정되거나 미리 결정된 시간 간격(예를 들어, 100 ms 시간 주기, 듀티 사이클은 30%에서 70%까지 달라질 수 있음)에서, (예를 들어, CC 라인 상에 풀-업을 노출함으로써) DFP 역할을 행하는 제안과 (예를 들어, CC 라인 상에 풀-다운을 노출함으로써) UFP 역할을 행하는 제안 사이에서 각각 토글링할 수 있다. 한편, 두 포트들에 대한 VBUS(예를 들어, VBUS 신호(713))는 타입-C 커넥터 포트들 및/또는 대응하는 PD 제어기들로부터 접속해제될 수 있다.
나중에, 타입-C 접속 포트들은 타입-C 케이블을 통해 서로 접속될 수 있고, 타입-C 접속 포트들 양자 모두는 그들의 역할들을 결정하기 위해 상보적 터미네이션을 기다릴 수 있다. 상보적 터미네이션이 관찰되면, 제1 CC 신호(711) 및 제2 CC 신호(712)는 토글링을 정지할 수 있고 (예를 들어, CC 라인들에 대한 풀-업 및/또는 풀-다운 값들에 기초하여) DC 전압 레벨로 정착할 수 있다. VBUS 신호(713)가 이어서 (예를 들어, 제1 타입-C 접속 포트에 의해) 제공될 수 있다.
도 7b와 관련하여, 타이밍도(720)(설계(620)와 대응할 수 있음)는 제1 타입-C 접속 포트의 제1 CC 신호(721), 동일한 시스템의 제2 타입-C 접속 포트의 제2 CC 신호(722), 및 VBUS 신호(723)를 묘사하고 있다.
타이밍도(710)와 대조적으로, 타이밍도(720)에서, 제1 CC 신호(721) 및 제2 CC 신호(722)는 동기화된 PD 제어기들에 의해 토글링되고 있다. 그 결과, 제1 CC 신호(721)와 제2 CC 신호(722) 양자 모두가 실질적으로 동시에(예를 들어, 동일한 듀티 사이클로) 토글링하고 있고, 어느 포트도 상보적 터미네이션을 발견하지 못하며, 타입-C 접속이 형성되지 않고, CC 검출이 작동하지 않을 것이며 VBUS가 공급되지 않을 것이다.
도 6a 내지 도 7b와 관련하여, 다양한 실시예들에서, 장치는 제1 USB 타입-C 커넥터 포트의 CC 신호 경로에 대한 제1 인터페이스, 제2 USB 타입-C 커넥터 포트의 CC 신호 경로에 대한 제2 인터페이스, 제1 회로(예를 들어, 제1 PD 제어기(621)와 실질적으로 유사할 수 있음), 제2 회로(예를 들어, 제2 PD 제어기(622)와 실질적으로 유사할 수 있음), 및 제3 회로(내장형 제어기(627)와 실질적으로 유사할 수 있음)를 포함할 수 있다. 제1 회로는 제1 듀티 사이클에 따라, 제1 USB 타입-C 커넥터 포트의 CC 신호 경로 상에 토글링된 값들을 배치하도록 동작가능할 수 있다. 제2 회로는 제2 듀티 사이클에 따라, 제2 USB 타입-C 커넥터 포트의 CC 신호 경로 상에 토글링된 값들을 배치하도록 동작가능할 수 있다. 제3 회로는 제1 회로 및 제2 회로에 동기화 신호를 제공하도록 동작가능할 수 있다. 제1 회로는 동기화 신호의 어써션에 기초하여 제1 듀티 사이클을 시작하도록 동작가능할 수 있다.
일부 실시예들에서, 제2 회로는 동기화 신호의 어써션에 기초하여 제2 듀티 사이클을 시작하도록 동작가능할 수 있다. 일부 실시예들에 대해, 제3 회로는 동기화 신호를 제공하는 내장형 제어기를 포함할 수 있다.
일부 실시예들에 대해, 제1 인터페이스는 또한 제1 USB 타입-C 커넥터 포트의 제2 CC 신호 경로에 대한 것일 수 있고, 제2 인터페이스는 또한 제2 USB 타입-C 커넥터 포트의 제2 CC 신호 경로에 대한 것일 수 있다. 제1 회로는 제1 듀티 사이클에 따라, 제1 USB 타입-C 커넥터 포트의 제2 CC 신호 경로 상에 토글링된 값들을 배치하도록 동작가능할 수 있고, 제2 회로는 제2 듀티 사이클에 따라, 제2 USB 타입-C 커넥터 포트의 제2 CC 신호 경로 상에 토글링된 값들을 배치하도록 동작가능할 수 있다.
일부 실시예들에서, 소프트웨어-액세스가능 인터페이스가 동기화 신호를 소프트웨어 판독들; 및 소프트웨어 기입들 중 적어도 하나에 노출시킨다. 일부 실시예들에 대해, VBUS 공급 전압 레일이 제1 인터페이스에 대해 공급된다. 일부 실시예들에서, 동기화 신호의 어써션은 VBUS 공급 전압이 제1 USB 타입-C 커넥터 포트에 공급되는 것을 방지할 수 있다.
도 8은 본 개시내용의 일부 실시예들에 따른, PD 제어기 CC 회로를 턴 오프함으로써 전력을 절약하는 방법들을 예시한다. 방법(800)은 배치(810) 및 결합(815)을 포함할 수 있다. 일부 실시예들에 대해, 방법(800)은 배치(820)를 포함할 수 있다.
배치(810)에서, 토글링된 값들이 USB 타입-C 커넥터 포트에 대한 인터페이스의 CC 신호 경로 상에 배치될 수 있다. 결합(815)에서, USB 타입-C 커넥터 포트에 대한 인터페이스의 접지 신호 경로가 검출 신호 경로에 결합될 수 있다. CC 신호 경로 상의 토글링된 값들의 배치는 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있는 USB 타입-C 커넥터 포트와 대응하는 제1 값을 운반할 때 인에이블될 수 있고, 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있지 않은 USB 타입-C 커넥터 포트와 대응하는 제2 값을 운반할 때 디스에이블될 수 있다.
일부 실시예들에서, 토글링된 값들은 CC 로직을 통해 인터페이스의 CC 신호 경로 상에 배치될 수 있고, 검출 신호 경로는 저항기 요소에 의해 전원 전압 레일 VCC에 결합될 수 있다. 일부 실시예들에 대해, CC 로직에 전달되는 전력은 검출 신호 경로가 제2 값을 운반할 때 디스에이블될 수 있다. 일부 실시예들에서, CC 신호 경로는 제1 CC 신호 경로일 수 있고, 인터페이스는 또한 제2 CC 신호 경로에 대한 것일 수 있다.
배치(820)를 위해, 토글링된 값들이 제2 CC 신호 경로 상에 배치될 수 있다. 제2 CC 신호 경로 상의 토글링된 값들의 배치는 검출 신호 경로가 제1 값을 운반할 때 인에이블될 수 있고, 검출 신호 경로가 제2 값을 운반할 때 디스에이블될 수 있다.
일부 실시예들에서, 소프트웨어-제어가능 신호가 미리 결정된 값을 가질 때, 제1 값은 검출 신호 경로 상에 배치될 수 있다.
도 9는 본 개시내용의 일부 실시예들에 따른, PD 제어기 CC 회로를 동기화함으로써 전력을 절약하는 방법들을 예시한다. 방법(900)은 배치(910) 및 배치(915)를 포함할 수 있다. 일부 실시예들에서, 방법(900)은 공급(920) 및 공급(925)을 포함할 수 있다.
배치(910)에서, 토글링된 값들이 제1 듀티 사이클에 따라 제1 USB 타입-C 커넥터 포트에 대한 제1 인터페이스의 CC 신호 경로 상에 배치될 수 있다. 배치(915)에서, 토글링된 값들이 제2 듀티 사이클에 따라 제2 USB 타입-C 커넥터 포트에 대한 제2 인터페이스의 CC 신호 경로 상에 배치될 수 있다. 제1 듀티 사이클은 동기화 신호의 어써션에 기초하여 시작할 수 있다.
일부 실시예들에서, 제2 듀티 사이클은 동기화 신호의 어써션에 기초하여 시작될 수 있다. 일부 실시예들에 대해, 내장형 제어기가 동기화 신호를 제공할 수 있다.
일부 실시예들에서, 제1 인터페이스는 또한 제1 USB 타입-C 커넥터 포트의 제2 CC 신호 경로에 대한 것일 수 있고, 제2 인터페이스는 또한 제2 USB 타입-C 커넥터 포트의 제2 CC 신호 경로에 대한 것일 수 있다. 일부 실시예들에 대해, 토글링된 값들은 제1 듀티 사이클에 따라 제1 USB 타입-C 커넥터 포트의 제2 CC 신호 경로 상에 배치될 수 있고, 토글링된 값들은 제2 듀티 사이클에 따라 제2 USB 타입-C 커넥터 포트의 제2 CC 신호 경로 상에 배치될 수 있다. 일부 실시예들에서, 소프트웨어-액세스가능 인터페이스가 동기화 신호를 소프트웨어 판독들 및/또는 소프트웨어 기입들에 노출시킬 수 있다.
일부 실시예들에 대해, 공급(920)에서, VBUS 공급 전압 레일이 제1 USB 타입-C 커넥터 포트에 대해 공급될 수 있다. 일부 실시예들에서, 동기화 신호의 어써션은 VBUS 공급 전압이 제1 USB 타입-C 커넥터 포트에 공급되는 것을 방지할 수 있다.
도 8 및 도 9를 참조한 흐름도들에서의 액션들은 특정 순서로 도시되지만, 액션들의 순서는 수정될 수 있다. 따라서, 예시된 실시예들은 상이한 순서로 수행될 수 있고, 일부 액션들은 병렬로 수행될 수 있다. 도 8 및 도 9에 열거된 액션들 및/또는 동작들 중 일부는 특정 실시예들에 따라 선택적(optional)이다. 제시된 액션들의 넘버링은 명료성을 위한 것이며, 다양한 액션들이 일어나야 하는 동작들의 순서를 규정하도록 의도되지 않는다. 부가적으로, 다양한 흐름들로부터의 동작들이 다양한 조합으로 활용될 수 있다.
일부 실시예들에서, 장치는 도 8 및 도 9의 방법들의 다양한 액션들 및/또는 동작들을 수행하기 위한 수단을 포함할 수 있다.
또한, 일부 실시예들에서, 머신 판독가능 저장 매체는, 실행될 때, 하나 이상의 프로세서로 하여금, 도 8 및 도 9의 방법을 포함하는 동작을 수행하게 하는 실행가능 명령어들을 가질 수 있다. 이러한 머신 판독가능 저장 매체는 자기 저장 매체(예를 들어, 자기 테이프들 또는 자기 디스크들), 광학 저장 매체(예를 들어, 광학 디스크들), 전자 저장 매체(예를 들어, 종래의 하드 디스크 드라이브들, 고체 상태 디스크 드라이브들, 또는 플래시 메모리 기반 저장 매체), 또는 임의의 다른 유형의(tangible) 저장 매체 또는 비일시적 저장 매체와 같은 다양한 저장 매체들 중 임의의 것을 포함할 수 있다.
도 10은 일부 실시예들에 따른, 타입-C 커넥터들에서의 전력 절약을 용이하게 하는 메커니즘들을 갖는 컴퓨터 시스템 또는 컴퓨팅 디바이스를 예시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 10의 요소들은 기술된 것과 유사한 임의의 방식으로 동작하거나 기능할 수 있지만, 이에 제한되지 않는다는 점을 주목한다.
일부 실시예들에서, 디바이스(1000)는 컴퓨팅 태블릿, 모바일폰 또는 스마트폰, 랩톱, 데스크톱, 사물 인터넷(Internet-of-Things, IOT) 디바이스, 서버, 웨어러블 디바이스, 셋톱 박스, 무선-가능 이-리더(wireless-enabled e-reader) 등과 같은 적절한 컴퓨팅 디바이스를 포함할 수 있다. 특정 컴포넌트들은 일반적으로 도시되고, 이러한 디바이스의 모든 컴포넌트들이 디바이스(1000)에 도시되는 것은 아니라는 점이 이해될 것이다.
일부 실시예들에서, 디바이스(1000)는 SoC(System-on-Chip)(1001)를 포함할 수 있다. SoC(1001)의 예시적인 경계는 도 10에서 점선들을 사용하여 묘사되며, 일부 예시적인 컴포넌트들은 SoC(1001) 내에 포함되는 것으로서 묘사된다. 그러나, SoC(1001)는 디바이스(1000)의 임의의 적절한 컴포넌트들을 포함할 수 있다.
일부 실시예들에서, 디바이스(1000)는 프로세서(1004)를 포함할 수 있다. 프로세서(1004)는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로컨트롤러들, 프로그램가능 로직 디바이스들, 처리 코어들, 또는 다른 처리 수단과 같은 하나 이상의 물리 디바이스를 포함할 수 있다. 프로세서(1004)에 의해 수행되는 처리 동작들은 애플리케이션들 및/또는 디바이스 기능들이 차례로 실행되는 운영 체제 또는 운영 플랫폼의 실행을 포함할 수 있다. 처리 동작들은 인간 사용자 또는 다른 디바이스들과의 I/O(입력/출력)에 관련된 동작들, 전력 관리에 관련된 동작들, 컴퓨팅 디바이스(1000)를 다른 디바이스에 접속하는 것에 관련된 동작들, 및/또는 그와 유사한 것을 포함할 수 있다. 처리 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 포함할 수 있다.
일부 실시예들에서, 프로세서(1004)는 다수의 처리 코어들(1008a, 1008b, 및 1008c)(코어들로도 지칭됨)을 포함할 수 있다. 3개의 코어(1008a, 1008b, 및 1008c)가 도 10에 묘사되어 있지만, 프로세서(1004)는 임의의 적절한 수의 코어들, 예를 들어, 수십개의 코어들 또는 심지어 수백개의 코어들을 포함할 수 있다. 코어들(1008a, 1008b, 및/또는 1008c)은 단일 집적 회로(IC) 칩 상에 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유 및/또는 전용 캐시, 버스 또는 인터커넥션, 그래픽 및/또는 메모리 제어기, 및/또는 다른 컴포넌트를 포함할 수 있다.
일부 실시예들에서, 프로세서(1004)는 캐시(1006)를 포함할 수 있다. 일부 실시예들에서, 캐시(1006)의 섹션들은 개별적인 코어들에 전용될 수 있다(예를 들어, 캐시(1006)의 제1 섹션은 코어(1008a)에 전용될 수 있고, 캐시(1006)의 제2 섹션은 코어(1008b)에 전용될 수 있고, 기타등등일 수 있다). 일부 실시예들에서, 캐시(1006)의 하나 이상의 섹션은 코어들 중 2개 이상 사이에서 공유될 수 있다. 캐시(1006)는 상이한 레벨들, 예를 들어, 레벨 1(L1) 캐시, 레벨 2(L2) 캐시, 레벨 3(L3) 캐시 등으로 분할될 수 있다.
일부 실시예들에서, 코어들(1008a, 1008b, 및/또는 1008c)은 코어에 의한 실행을 위해 명령어들(조건부 분기들을 갖는 명령어들을 포함함)을 페치하기 위한 페치 유닛(fetch unit)을 포함할 수 있다. 명령어들은 (각종의 저장 디바이스들 중 임의의 것을 포함할 수 있는) 메모리(1030)로부터 페치될 수 있다. 코어들(1008a, 1008b, 및/또는 1008c)은 페치된 명령어를 디코딩하는 디코드 유닛을 또한 포함할 수 있다. 일부 실시예들에 대해, 디코드 유닛은 페치된 명령어를 복수의 마이크로-연산들(micro-operations)로 디코딩할 수 있다. 코어들(1008a, 1008b, 및/또는 1008c)은 디코딩된 명령어들을 저장하는 것과 연관된 다양한 연산들을 수행하는 스케줄 유닛을 또한 포함할 수 있다. 일부 실시예들에서, 스케줄 유닛은, 명령어들이 디스패치(dispatch)될 준비가 될 때까지, 예를 들어, 디코딩된 명령어의 모든 소스 값들이 이용가능해질 때까지, 디코드 유닛으로부터의 데이터를 유지(hold)할 수 있다. 일부 실시예들에 대해, 스케줄 유닛은 실행을 위해 실행 유닛에 디코딩된 명령어들을 스케줄링 및/또는 발행(또는 디스패치)할 수 있다.
실행 유닛은, 그것들이 디코딩(예를 들어, 디코드 유닛에 의해) 및 디스패치(예를 들어, 스케줄 유닛에 의해)된 후에 디스패치된 명령어들을 실행할 수 있다. 일부 실시예들에서, 실행 유닛은 하나보다 많은 타입의 실행 유닛(예컨대, 이미징 계산 유닛, 그래픽 계산 유닛, 범용 계산 유닛 등)을 포함할 수 있다. 실행 유닛은 또한 덧셈, 뺄셈, 곱셈, 및/또는 나눗셈과 같은 다양한 산술 연산들을 수행할 수 있고, 하나 이상의 산술 논리 유닛(arithmetic logic unit, ALU)을 포함할 수 있다. 일부 실시예들에 대해, 코-프로세서(도시되지 않음)가 실행 유닛과 함께 다양한 산술 연산들을 수행할 수 있다.
또한, 실행 유닛은 명령어들을 비순차적으로(out-of-order) 실행할 수 있다. 따라서, 일부 실시예들에서, 코어들(1008a, 1008b, 및/또는 1008c)은 비순차적 프로세서 코어를 포함할 수 있다. 코어들(1008a, 1008b, 및/또는 1008c)은 또한 리타이어먼트 유닛(retirement unit)을 포함할 수 있다. 리타이어먼트 유닛은 실행된 명령어들이 커밋(commit)된 후에 실행된 명령어들을 리타이어(retire)할 수 있다. 일부 실시예들에 대해, 실행된 명령어들의 리타이어먼트는 프로세서 상태가 명령어들의 실행으로부터 커밋되는 것, 명령어들에 의해 사용된 물리 레지스터들이 할당-해제되는 것 등을 초래할 수 있다. 코어들(1008a, 1008b, 및/또는 1008c)은 또한 하나 이상의 버스를 통해 코어의 컴포넌트들과 다른 컴포넌트들 사이의 통신을 가능하게 하는 버스 유닛을 포함할 수 있다. 코어들(1008a, 1008b, 및/또는 1008c)은 (할당된 앱 우선순위들 및/또는 서브시스템 상태들(모드들) 연관과 관련된 값들과 같은) 코어의 다양한 컴포넌트들에 의해 액세스되는 데이터를 저장하는 하나 이상의 레지스터를 추가적으로 포함할 수 있다.
일부 실시예들에서, 디바이스(1000)는 디바이스(1000)가 외부 디바이스들과 통신할 수 있게 하기 위해 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및/또는 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들 등)을 포함할 수 있는 하나 이상의 접속성 회로(connectivity circuitry)(1031)를 포함할 수 있다. 디바이스(1000)는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들 등과 같은 외부 디바이스들로부터 분리될 수 있다.
일부 실시예들에서, 접속성 회로들(1031)은 다수의 상이한 타입들의 접속성(예를 들어, 접속성 프로토콜들)을 지향하는 회로들을 포함할 수 있다. 일반화하기 위해, 접속성 회로들(1031)은 셀룰러 접속성 회로, 무선 접속성 회로 등을 포함할 수 있다. 접속성 회로들(1031)의 셀룰러 접속성 회로들은 일반적으로 예컨대 GSM(global system for mobile communications) 또는 그 변형들 또는 파생물들을 통해, CDMA(code division multiple access) 또는 그 변형들 또는 파생물들을 통해, TDM(time division multiplexing) 또는 그 변형들 또는 파생물들을 통해, 3GPP(3rd Generation Partnership Project) UMTS(Universal Mobile Telecommunications Systems) 시스템 또는 그 변형들 또는 파생물들을 통해, 3GPP LTE(Long-Term Evolution) 시스템 또는 그 변형들 또는 파생물들을 통해, 3GPP LTE-A(LTE-Advanced) 시스템 또는 그 변형들 또는 파생물들을 통해, 5G(Fifth Generation) 무선 시스템 또는 그 변형들 또는 파생물들을 통해, 5G 모바일 네트워크 시스템 또는 그 변형들 또는 파생물들을 통해, 5G NR(New Radio) 시스템 또는 그 변형들 또는 파생물들을 통해, 또는 다른 셀룰러 서비스 표준들을 통해, 무선 캐리어들에 의해 제공되는 셀룰러 네트워크 접속성(cellular network connectivity)을 지칭할 수 있다.
접속성 회로들(1031)의 무선 접속성 회로들(또는 무선 인터페이스들)은 일반적으로 셀룰러가 아닌 무선 접속성을 지칭할 수 있고, 개인 영역 네트워크들(예컨대, 블루투스, 근접장(Near Field) 등), 로컬 영역 네트워크들(예컨대, Wi-Fi), 광역 네트워크들(예컨대, WiMax), 및/또는 다른 무선 통신을 포함할 수 있다. 일부 실시예들에 대해, 접속성 회로들(1031)은, 시스템 실시예가 무선 디바이스 내로(예를 들어, 셀폰 또는 개인용 디지털 보조기기 내로) 통합될 수 있도록, 유선 또는 무선 인터페이스와 같은 네트워크 인터페이스를 포함할 수 있다.
일부 실시예들에서, 디바이스(1000)는 하나 이상의 I/O 디바이스와의 상호작용에 관련된 하드웨어 디바이스들 및/또는 소프트웨어 컴포넌트들을 나타낼 수 있는 제어 허브(1032)를 포함할 수 있다. 제어 허브(1032)는 칩셋, 플랫폼 제어 허브(Platform Control Hub, PCH), 및/또는 이와 유사한 것일 수 있다. 제어 허브(1032)를 통해, 프로세서(1004)는 디스플레이(1022)(또는 하나 이상의 디스플레이), 하나 이상의 주변 디바이스(1024), 하나 이상의 저장 디바이스(1028), 하나 이상의 다른 외부 디바이스(1029) 등과 통신할 수 있다.
제어 허브(1032)는, 사용자가 시스템과 상호작용할 수 있는 디바이스(1000)에 접속하는 추가적인 디바이스들에 대한 하나 이상의 접속 포인트를 제공할 수 있다. 일부 실시예들에서, 디바이스(1000)(예를 들어, 외부 디바이스들(1029))에 부착될 수 있는 디바이스들은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들, 오디오 디바이스들, 비디오 시스템들 또는 다른 디스플레이 디바이스들, 키보드 또는 키패드 디바이스들, 및/또는 카드 판독기들 또는 다른 디바이스들과 같은 특정 애플리케이션들과 함께 사용하기 위한 다른 I/O 디바이스들을 포함할 수 있다.
위에서 언급된 바와 같이, 제어 허브(1032)는 오디오 디바이스들, 디스플레이(1022) 등과 상호작용할 수 있다. 일부 실시예들에서, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 디바이스(1000)의 하나 이상의 애플리케이션 또는 기능에 대한 입력 또는 커맨드를 제공할 수 있다. 추가로, 오디오 출력이 디스플레이 출력 대신 또는 디스플레이 출력에 더하여 제공될 수 있다. 일부 실시예들에 대해, 디스플레이(1022)가 터치 스크린을 포함하는 경우, 디스플레이(1022)는 또한, 제어 허브(1032)에 의해 적어도 부분적으로 관리될 수 있는 입력 디바이스로서 작용할 수 있다. 제어 허브(1032)에 의해 관리되는 I/O 기능들을 제공하기 위한 추가적인 버튼들 또는 스위치들이 컴퓨팅 디바이스(1000) 상에 또한 존재할 수 있다. 일부 실시예들에서, 제어 허브(1032)는 가속도계들, 카메라들, 광 센서들 또는 다른 환경 센서들, 또는 디바이스(1000)에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리할 수 있다. 입력은 직접 사용자 상호작용의 일부일 수 있고, 또한 시스템에 환경 입력을 제공하여 동작들(예컨대, 잡음에 대한 필터링, 밝기 검출에 대한 디스플레이들의 조정, 카메라에 대한 플래시의 적용, 또는 다른 특징들)에 영향을 줄 수 있다.
일부 실시예들에서, 제어 허브(1032)는 임의의 적절한 통신 프로토콜, 예를 들어, PCIe(Peripheral Component Interconnect Express), USB(Universal Serial Bus), USB 타입-C, 선더볼트(Thunderbolt), HDMI(High Definition Multimedia Interface), 파이어와이어(Firewire) 등을 사용하여 다양한 디바이스들에 결합될 수 있다.
일부 실시예들에서, 디스플레이(1022)는 사용자가 디바이스(1000)와 상호작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어 컴포넌트들(예를 들어, 디스플레이 디바이스들) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들)을 나타낼 수 있다. 디스플레이(1022)는 디스플레이를 사용자에게 제공하기 위해 사용되는 디스플레이 인터페이스, 디스플레이 스크린, 및/또는 하드웨어 디바이스를 포함할 수 있다. 일부 실시예들에서, 디스플레이(1022)는 사용자에게 출력과 입력 둘 다를 제공하는 터치 스크린(또는 터치 패드) 디바이스를 포함할 수 있다. 일부 실시예들에서, 디스플레이(1022)는 프로세서(1004)와 직접 통신할 수 있다. 디스플레이(1022)는 (예를 들어, 모바일 전자 디바이스 또는 랩톱 디바이스에서와 같이) 내부 디스플레이 디바이스 또는 디스플레이 인터페이스(예를 들어, DisplayPort 등)를 통해 부착된 외부 디스플레이 디바이스일 수 있다. 일부 실시예들에 대해, 디스플레이(1022)는 가상 현실(VR) 애플리케이션들 또는 증강 현실(AR) 애플리케이션들에서 사용하기 위한 입체 디스플레이 디바이스(stereoscopic display device)와 같은 헤드-장착형 디스플레이(head mounted display, HMD)일 수 있다.
일부 실시예들에서, 프로세서(1004)에 더하여(또는 그 대신에), 디바이스(1000)는 그래픽 처리 유닛(GPU)(도면에 묘사되지 않음)을 포함할 수 있다. GPU는 디스플레이(1022) 상에 콘텐츠를 디스플레이하는 하나 이상의 양태를 제어할 수 있는 하나 이상의 그래픽 처리 코어를 포함할 수 있다.
일부 실시예들에 대해, 제어 허브(1032)는 예를 들어 주변 디바이스들(1024)에 대한 주변장치 접속들을 이루기 위한 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들 등)뿐만 아니라, 하드웨어 인터페이스들 및 커넥터들을 포함할 수 있다. 다양한 실시예들에서, 제어 허브(1032)는 본 명세서에 개시된 바와 같이 타입-C 커넥터들에서의 전력 절약을 용이하게 하는 메커니즘들을 포함할 수 있다.
디바이스(1000)는 다른 컴퓨팅 디바이스들에 대한 주변 디바이스일 수 있을 뿐만 아니라 그에 접속된 주변 디바이스들을 가질 수 있다는 점이 이해될 것이다. 디바이스(1000)는 디바이스(1000) 상의 콘텐츠의 관리(예를 들어, 콘텐츠의 다운로딩 및/또는 업로딩, 변경, 및/또는 동기화)와 같은 목적을 위해 다른 컴퓨팅 디바이스들에 접속하기 위한 "도킹(docking)" 커넥터를 가질 수 있다. 추가로, 도킹 커넥터는 컴퓨팅 디바이스(1000)가 콘텐츠 출력을 제어할 수 있게 하는 특정 주변장치들에(예를 들어, 시청각 시스템들 및/또는 다른 시스템들에) 디바이스(1000)가 접속할 수 있게 할 수 있다.
사유 도킹 커넥터(proprietary docking connector) 또는 다른 사유 접속 하드웨어에 추가하여, 디바이스(1000)는 공통 또는 표준 기반 커넥터들을 통해 주변장치 접속들을 이룰 수 있다. 이러한 커넥터들은 USB(Universal Serial Bus) 커넥터(다수의 상이한 하드웨어 인터페이스 중 임의의 것을 포함할 수 있음), USB 타입-C 커넥터, DisplayPort 커넥터 또는 MDP(MiniDisplayPort) 커넥터, HDMI(High Definition Multimedia Interface) 커넥터, 파이어와이어 커넥터, 또는 다른 타입들의 커넥터들을 포함할 수 있다. 따라서, 주변 디바이스들(1024)은 본 명세서에 개시된 바와 같이 타입-C 커넥터들을 포함할 수 있다.
일부 실시예들에서, 접속성 회로들(1031)은 예를 들어 프로세서(1004)에 직접 결합되는 것에 부가하여, 또는 그 대신에, 제어 허브(1032)에 결합될 수 있다. 일부 실시예들에서, 디스플레이(1022)는 예를 들어 프로세서(1004)에 직접 결합되는 것에 부가하여, 또는 그 대신에, 제어 허브(1032)에 결합될 수 있다.
일부 실시예들에서, 디바이스(1000)는 메모리 인터페이스(1034)를 통해 프로세서(1004)에 결합될 수 있는 메모리(1030)를 포함할 수 있다. 메모리(1030)는 디바이스(1000)에 정보를 저장하기 위한 메모리 디바이스들을 포함할 수 있다. 메모리 디바이스들은 비휘발성 메모리 디바이스들(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 변경되지 않을 수 있음) 및/또는 휘발성 메모리 디바이스들(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 불확정적일 수 있거나 손실될 수 있음)을 포함할 수 있다. 메모리(1030)는 DRAM(dynamic random access memory) 디바이스, SRAM(static random access memory) 디바이스, 플래시 메모리 디바이스, 상 변화 메모리 디바이스, 또는 다른 메모리 디바이스(예를 들어, 프로세스 메모리로서 역할을 하기에 적합한 성능을 갖는 메모리 디바이스)를 포함할 수 있다. 일부 실시예들에서, 메모리(1030)는, 하나 이상의 프로세서(예를 들어, 프로세서(1004))가 애플리케이션 또는 프로세스를 실행할 때 사용하기 위한 데이터 및 명령어들을 저장하기 위해, 디바이스(1000)에 대한 시스템 메모리로서 동작할 수 있다. 메모리(1030)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진들, 문서들, 또는 다른 데이터와, 디바이스(1000)의 애플리케이션들 및 기능들의 실행과 관련된 시스템 데이터(장기적이든지 또는 일시적이든지)를 저장할 수 있다.
다양한 실시예들 및 예들의 요소들은 또한 컴퓨터 실행가능 명령어들(예를 들어, 본 명세서에서 논의되는 임의의 다른 프로세스들을 구현하기 위한 명령어들)을 저장하기 위한 머신 판독가능 매체(예를 들어, 메모리(1030))로서 제공될 수 있다. 머신 판독가능 매체(예를 들어, 메모리(1030))는, 플래시 메모리, 광학 디스크들, CD-ROM들, DVD ROM들, RAM들, EPROM들, EEPROM들, 자기 또는 광학 카드들, 상 변화 메모리(phase change memory, PCM), 또는 전자적 또는 컴퓨터 실행가능 명령어들을 저장하기에 적합한 다른 타입들의 머신 판독가능 매체를 포함할 수 있으며, 이에 제한되지 않는다. 본 개시내용의 일부 실시예들은 원격 컴퓨터(예를 들어, 서버)로부터 요청 컴퓨터(예를 들어, 클라이언트)에게 통신 링크(예를 들어, 모뎀 또는 네트워크 접속)를 통해 데이터 신호들에 의해 전송될 수 있는 컴퓨터 프로그램(예를 들어, BIOS)으로서 다운로드될 수 있다.
일부 실시예들에서, 디바이스(1000)의 하나 이상의 측정 회로 및/또는 센서는 예를 들어 디바이스(1000)의 다양한 컴포넌트들의 온도를 측정하기 위한 온도 측정 회로들(1040)을 포함할 수 있다. 일부 실시예들에서, 온도 측정 회로들(1040)은, 온도가 측정되고 모니터링되는 다양한 컴포넌트들에 내장되거나, 결합되거나 부착될 수 있다. 일부 실시예들에 대해, 온도 측정 회로들(1040)은 코어들(1008a, 1008b, 1008c), 전압 조절기(1014), 메모리(1030), SoC(1001)의 마더보드, 및/또는 디바이스(1000)의 임의의 다른 적절한 컴포넌트 중 하나 이상의(또는 그 내의) 온도들을 측정할 수 있다.
일부 실시예들에서, 디바이스(1000)의 측정 회로들 및/또는 센서들은 예를 들어 디바이스(1000)의 하나 이상의 컴포넌트에 의해 소비되는 전력을 측정하기 위한 하나 이상의 전력 측정 회로(1042)를 포함할 수 있다. 일부 실시예들에 대해, 전력 측정 회로들(1042)은 전력, 전압, 및/또는 전류를 측정할 수 있다. 일부 실시예들에서, 전력 측정 회로들(1042)은 전력, 전압, 및/또는 전류 소비가 측정되고 모니터링되는 다양한 컴포넌트들에 내장, 결합, 또는 부착될 수 있다. 일부 실시예들에 대해, 전력 측정 회로들(1042)은: 전압 조절기(1014)(하나 이상의 전압 조절기를 포함할 수 있음)에 의해 공급되는 전력, 전압, 및/또는 전류; SoC(1001)에 공급되는 전력; 디바이스(1000)에 공급되는 전력; 디바이스(1000)의 프로세서(1004)(또는 임의의 다른 컴포넌트)에 의해 소비되는 전력; 기타등등을 측정할 수 있다.
일부 실시예들에서, 디바이스(1000)는 전압 조절기(1014) 내의 하나 이상의 전압 조절기 회로를 포함할 수 있다. 전압 조절기(1014)는 적절한 전압 레벨들에서 신호들을 생성할 수 있으며, 이 신호들은 디바이스(1000)의 임의의 적절한 컴포넌트들을 동작시키기 위해 공급될 수 있다. 예로서, 전압 조절기(1014)는 디바이스(1000)의 프로세서(1004)에 하나 이상의 신호(예를 들어, 전압 신호)를 공급하는 것으로서 묘사되어 있다. 일부 실시예들에서, 전압 조절기(1014)는 하나 이상의 전압 식별(Voltage Identification, VID) 신호를 수신할 수 있고, VID 신호들에 기초하여 적절한 레벨들에서 (예를 들어, 프로세서(1004)에) 전압 신호들을 생성한다. 다양한 타입의 VR들이 전압 조절기(1014)에 대해 활용될 수 있다. 일부 실시예들에서, 전압 조절기(1014)는 "벅(buck)" 전압 조절기, "부스트" 전압 조절기, 벅 및 부스트 전압 조절기들의 조합, 저 드롭아웃(low dropout, LDO) 조절기들, 스위칭 DC-DC 조절기들 등을 포함할 수 있다. 벅 전압 조절기들은 1보다 작은 비율로 입력 전압이 출력 전압으로 변환되는 전력 전달 애플리케이션들(power delivery applications)에서 사용될 수 있다. 부스트 전압 조절기들은 1보다 큰 비율로 입력 전압이 출력 전압으로 변환되는 전력 전달 애플리케이션들에서 사용될 수 있다. 일부 실시예들에서, 각각의 프로세서 코어는, 전력 제어 유닛(Power Control Unit, PCU)(1010a), PCU(1010b), 및/또는 PMIC(Power Management Integrated Circuit)(1012)에 의해 제어될 수 있는, 그 자신의 전압 조절기를 가질 수 있다. 일부 실시예들에서, 각각의 코어는 전력 관리를 위한 효율적인 제어를 제공하기 위해 분산된 LDO들의 네트워크를 가질 수 있다. LDO들은 디지털, 아날로그, 또는 디지털 또는 아날로그 LDO들의 조합일 수 있다.
일부 실시예들에서, 디바이스(1000)는 클록 생성기(1016) 내의 하나 이상의 클록 생성기 회로를 포함할 수 있다. 클록 생성기(1016)는 적절한 주파수 레벨들에서 클록 신호들을 생성하고, 이 클록 신호들은 디바이스(1000)의 임의의 적절한 컴포넌트들에 공급될 수 있다. 예로서, 클록 생성기(1016)는 디바이스(1000)의 프로세서(1004)에 클록 신호들을 공급하는 것으로서 묘사되어 있다. 일부 실시예들에서, 클록 생성기(1016)는 하나 이상의 주파수 식별(Frequency Identification, FID) 신호를 수신할 수 있고, FID 신호들에 기초하여, 적절한 주파수에서 클록 신호들을 생성할 수 있다.
일부 실시예들에서, 디바이스(1000)는 디바이스(1000)의 다양한 컴포넌트들에 전력을 공급하는 배터리(1018)를 포함할 수 있다. 예로서, 배터리(1018)는 프로세서(1004)에 전력을 공급하는 것으로서 묘사되어 있다. 도면들에 묘사되지 않았지만, 디바이스(1000)는 예를 들어 교류(AC) 어댑터로부터 수신된 AC 전원에 기초하여 배터리를 재충전하기 위한 충전 회로를 포함할 수 있다.
일부 실시예들에서, 디바이스(1000)는 PCU(1010a) 및/또는 PCU(1010b)(전력 관리 유닛(Power Management Unit, PMU), 전력 제어기 등이라고도 지칭될 수 있음)를 포함할 수 있다. 일부 실시예들에서, PCU(1010a)는 PCU(1010a)로 라벨링된 점선 박스를 사용하여 상징적으로 묘사된 바와 같이, 코어들(1008a, 1008b, 및/또는 1008c) 중 하나 이상에 의해 구현될 수 있다. 일부 실시예들에 대해, PCU(1010b)는 PCU(1010b)로 라벨링된 점선 박스를 사용하여 상징적으로 묘사된 바와 같이, 코어들 외부에 구현될 수 있다. PCU(1010a) 및/또는 PCU(1010b)는 디바이스(1000)에 대한 다양한 전력 관리 동작들을 구현할 수 있다. PCU(1010a) 및/또는 PCU(1010b)는 디바이스(1000)에 대한 다양한 전력 관리 동작들을 구현하기 위해 하드웨어 인터페이스들, 하드웨어 회로들, 커넥터들, 레지스터들 등뿐만 아니라, 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함할 수 있다.
일부 실시예들에서, 디바이스(1000)는 예를 들어 디바이스(1000)에 대한 다양한 전력 관리 동작들을 구현하기 위해 PMIC(1012)를 포함할 수 있다. 일부 실시예들에서, PMIC(1012)는 재구성가능 전력 관리 IC(Reconfigurable Power Management IC, RPMIC) 및/또는 IMVP(Intel® Mobile Voltage Positioning)일 수 있다. 일부 실시예들에서, PMIC는 프로세서(1004)와는 별개의 IC 칩 내에 있을 수 있다. 이는 디바이스(1000)에 대한 다양한 전력 관리 동작들을 구현할 수 있다. PMIC(1012)는 디바이스(1000)에 대한 다양한 전력 관리 동작들을 구현하기 위해 하드웨어 인터페이스들, 하드웨어 회로들, 커넥터들, 레지스터들 등뿐만 아니라, 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함할 수 있다. 다양한 실시예들에서, PMIC(1012)는 본 명세서에 개시된 바와 같이 타입-C 커넥터들에서의 전력 절약을 용이하게 하는 메커니즘들을 포함할 수 있다.
일부 실시예들에 대해, 디바이스(1000)는 PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)를 포함할 수 있다. 일부 실시예들에서, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012) 중 어느 하나는 디바이스(1000)에 없을 수 있고, 따라서 이들 컴포넌트들은 점선을 사용하여 묘사되어 있다.
디바이스(1000)의 다양한 전력 관리 동작들은 PCU(1010a), PCU(1010b), PMIC(1012)에 의해, 또는 이들의 조합에 의해 수행될 수 있다. 일부 실시예들에 대해, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는 디바이스(1000)의 다양한 컴포넌트들에 대한 전력 상태(예를 들어, P-상태)를 선택할 수 있다. 일부 실시예들에서, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는 (예를 들어, ACPI(Advanced Configuration and Power Interface) 사양에 따라) 디바이스(1000)의 다양한 컴포넌트들에 대한 전력 상태를 선택할 수 있다. 일부 실시예들에서, 예를 들어, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는 디바이스(1000)의 다양한 컴포넌트들이 슬립 상태, 활성 상태, 적절한 C 상태(예를 들어, ACPI 사양에 따라 C0 상태, 또는 다른 적절한 C 상태) 등으로 전이하게 할 수 있다.
일부 실시예들에 대해, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는 전압 조절기(1014)에 의해 출력되는 전압 및/또는 클록 생성기에 의해 출력되는 클록 신호의 주파수를, 예를 들어, 각각, VID 신호들 및/또는 FID 신호들을 출력하는 것에 의해 제어할 수 있다. 일부 실시예들에서, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는 배터리 전력 사용, 배터리(1018)의 충전, 및 전력 절약 동작에 관련된 특징들을 제어할 수 있다.
클록 생성기(1016)는 위상 고정 루프(phase locked loop, PLL), 주파수 고정 루프(frequency locked loop, FLL), 또는 임의의 적절한 클록 소스를 포함할 수 있다. 일부 실시예들에서, 프로세서(1004)의 각각의 코어는 그 자신의 클록 소스를 가질 수 있다. 이와 같이, 각각의 코어는 다른 코어의 동작 주파수와 무관한 주파수에서 동작할 수 있다. 일부 실시예들에서, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는 적응적 또는 동적 주파수 스케일링 또는 조정을 수행할 수 있다. 일부 실시예들에 대해, 프로세서 코어의 클록 주파수는, 코어가 그것의 최대 전력 소비 임계 또는 한계에서 동작하고 있지 않다면 증가될 수 있다. 일부 실시예들에서, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는 프로세서의 각각의 코어의 동작 조건을 결정할 수 있고, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)가 코어가 목표 성능 레벨 아래로 동작하고 있다고 결정할 때 코어 클록킹 소스(core clocking source)(예를 들어, 그 코어의 PLL)가 잠금 손실 없이 그 코어의 주파수 및/또는 전력 공급 전압을 기회주의적으로 조정할 수 있다. 일부 실시예들에서, 코어가 그 코어에 대해(또는 프로세서(1004)에 대해) 할당되는 총 전류보다 적은 전력 공급 레일(power supply rail)로부터 전류를 인출하고 있다면, PCU(1010a), PCU(1010b) 및/또는 PMIC(1012)는, 예를 들어, 클록 주파수 및/또는 전력 공급 전압 레벨을 증가시킴으로써, 그 코어에 대한(또는 프로세서(1004)에 대한) 전력 인출을 일시적으로 증가시킬 수 있고, 따라서 코어 또는 프로세서(1004)는 더 높은 성능 레벨로 수행할 수 있다. 따라서, 다양한 실시예들에서, 전압 및/또는 주파수는 제품 신뢰성을 위반하지 않고 프로세서(1004)에 대해 일시적으로 증가될 수 있다.
일부 실시예들에 대해, PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)는, 예를 들어, 전력 측정 회로들(1042), 온도 측정 회로들(1040)로부터의 측정들, 배터리(1018)의 충전 레벨, 및/또는 전력 관리를 위해 사용될 수 있는 임의의 다른 적절한 정보를 수신하는 것에 적어도 부분적으로 기초하여 전력 관리 동작들을 수행할 수 있다. 그 목적을 위해, PMIC(1012)는 시스템 또는 플랫폼의 전력 및/또는 열적 거동에 영향을 미치는 하나 이상의 팩터의 다양한 값들 및/또는 그의 변동들을 감지 및/또는 검출하기 위해 하나 이상의 센서에 통신가능하게 결합될 수 있다. 하나 이상의 팩터의 예는 전류, 전압 드룹(voltage droop), 온도, 동작 주파수, 동작 전압, 전력 소비, 코어-간 통신 활동 등을 포함할 수 있다. 이러한 팩터들 중 하나 이상에 대한 센서들은 컴퓨팅 시스템(예를 들어, 디바이스(1000)의 컴퓨팅 시스템)의 하나 이상의 컴포넌트 또는 로직/IP 블록들에 물리적으로 근접하게(및/또는 그에 열적으로 접촉하거나 그에 열적으로 결합되어) 제공될 수 있다. 추가로, 일부 실시예들에서, 센서(들)는 PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)가 센서들 중 하나 이상에 의해 검출된 값(들)에 적어도 부분적으로 기초하여 프로세서 코어 에너지를 관리할 수 있게 하기 위해 PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)에 직접 결합될 수 있다.
(소프트웨어 스택의 모든 요소가 묘사되지는 않지만) 디바이스(1000)의 예시적인 소프트웨어 스택이 또한 묘사된다. 다양한 실시예들에서, 프로세서(1004)는 애플리케이션 프로그램들(1050), 운영 체제(OS)(1052), 하나 이상의 전력 관리(PM) 특정 애플리케이션 프로그램(예를 들어, 일반적으로 PM 애플리케이션(1058)이라고 지칭됨), 및/또는 이와 유사한 것을 실행할 수 있다. PM 애플리케이션들(1058)은 PCU(1010a), PCU(1010b), 및/또는 PMIC(1012)에 의해 또한 실행될 수 있다. OS(1052)는 또한 하나 이상의 PM 애플리케이션(1056a, 1056b, 1056c) 등을 포함할 수 있다. OS(1052)는 또한 다양한 드라이버들(1054a, 1054b, 1054c) 등을 포함할 수 있으며, 그 중 일부는 전력 관리 목적들을 위해 특정될 수 있다. 일부 실시예들에서, 디바이스(1000)는 BIOS(Basic Input/Output System)(1020)를 추가로 포함할 수 있다. BIOS(1020)는 OS(1052)와 (예를 들어, 드라이버들(1054a, 1054b, 1054c 등) 중 하나 이상을 통해) 통신할 수 있고, 프로세서(1004)와 통신할 수 있고, 기타등등일 수 있다.
다양한 실시예들에서, PM 애플리케이션들(1058), OS(1052)가 포함하는 드라이버들(예를 들어, 드라이버들(1054a, 1054b, 1054c 등)), OS(1052)가 포함하는 PM 애플리케이션들(예를 들어, PM 애플리케이션들(1056a, 1056b, 1056c 등)), BIOS(1020) 등 중 하나 이상은 전력 관리 특정 작업들을 구현하는 데 사용될 수 있다. 예를 들어, 이러한 컴포넌트들은 디바이스(1000)의 다양한 컴포넌트들의 전압 및/또는 주파수를 제어하고, 웨이크-업 상태, 슬립 상태, 및/또는 디바이스(1000)의 다양한 컴포넌트들의 임의의 다른 적절한 전력 상태를 제어하고, 배터리 전력 사용을 제어하고, 배터리(1018)의 충전을 제어하고, 전력 절약 동작에 관련된 특징들을 제어하는 등등을 위해 사용될 수 있다.
본 명세서에서 "실시예", "일 실시예", "일부 실시예들", 또는 "다른 실시예들"이라는 언급은, 실시예들과 관련하여 설명된 특정한 특징, 구조, 또는 특성이, 반드시 모든 실시예가 아니라, 적어도 일부 실시예들에 포함된다는 것을 의미한다. "실시예, "일 실시예", 또는 "일부 실시예들"의 다양한 등장들은 모두가 반드시 동일한 실시예들을 지칭하는 것일 필요는 없다. 명세서에서 컴포넌트, 특징, 구조, 또는 특성이 "포함될 수도(may, might)", 또는 "포함될 수(could)" 있다고 진술하는 경우에, 그 특정 컴포넌트, 특징, 구조, 또는 특성이 포함되도록 요구되는 것은 아니다. 본 명세서 또는 청구항이 단수("a" 또는 "an") 요소를 언급하는 경우에, 그것이 요소들 중 단지 하나만이 존재한다는 것을 의미하는 것은 아니다. 명세서 또는 청구항들에서, "추가적인" 요소를 언급하는 경우에, 그것이 하나보다 많은 추가적인 요소가 존재한다는 것을 배제하는 것은 아니다.
게다가, 특정 특징들, 구조들, 기능들, 또는 특성들이 하나 이상의 실시예에서 임의의 적당한 방식으로 조합될 수 있다. 예를 들어, 2개의 실시예와 연관된 특정한 특징들, 구조들, 기능들, 또는 특성들이 상호 배타적이지 않은 어디에서든 제1 실시예는 제2 실시예와 조합될 수 있다.
본 개시내용은 그 구체적인 실시예들과 함께 설명되었지만, 이러한 실시예들의 많은 대안들, 수정들, 및 변형들은 전술한 설명에 비추어 본 기술분야의 통상의 기술자에게 명백할 것이다. 예를 들어, 다른 메모리 아키텍처들, 예를 들어, DRAM(Dynamic RAM)은 논의된 실시예들을 사용할 수 있다. 본 개시내용의 실시예들은 첨부된 청구항들의 폭넓은 범위 내에 들어가는 것으로 이러한 모든 대안, 수정, 및 변형을 포괄하도록 의도된다.
또한, 집적 회로(IC) 칩들 및 다른 컴포넌트들로의 잘 알려진 전력/접지 접속들은, 설명 및 논의를 간단히 하고 개시내용을 불명료하게 하지 않기 위해, 제시된 도면들 내에 도시될 수 있거나 또는 도시되지 않을 수 있다. 또한, 배열들은 본 개시내용을 불명료하게 하는 것을 회피하기 위해 블록도 형태로 도시될 수 있고, 또한 이러한 블록도 배열들의 구현과 관련한 구체사항들이 본 개시내용이 구현될 플랫폼에 크게 종속된다(즉, 이러한 구체사항들이 본 기술분야의 통상의 기술자의 시야 내에서 양호해야 한다)는 사실을 고려하여 도시될 수 있다. 본 개시내용의 예시적인 실시예들을 설명하기 위해 구체적인 세부사항들(예를 들어, 회로들)이 제시되어 있지만, 본 기술분야의 통상의 기술자에게는 본 개시내용이 이러한 구체적인 세부사항들 없이, 또는 이러한 구체적인 세부사항들을 변경하여 실시될 수 있다는 점이 명백해야 한다. 따라서, 설명은 제한적인 것 대신에 예시적인 것으로 간주되어야 한다.
독자가 본 기술적 개시내용의 속성 및 요점을 확인할 수 있게 할 요약서가 제공된다. 이 요약서는 청구항들의 범위나 의미를 한정하는 데 사용되지 않을 것이라는 이해와 함께 제출된다. 다음의 청구항들은 이로써 상세한 설명에 포함되며, 각각의 청구항은 별개의 실시예로서 자립한다.

Claims (25)

  1. 장치로서,
    USB(Universal Serial Bus) 타입-C 커넥터 포트의 구성 채널(Configuration Channel, CC) 신호 경로 및 접지 신호 경로에 대한 인터페이스;
    상기 CC 신호 경로 상에 토글링된 값들을 배치하는 제1 회로; 및
    상기 접지 신호 경로를 검출 신호 경로에 결합하는 제2 회로
    를 포함하고,
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있는 상기 USB 타입-C 커넥터 포트와 대응하는 제1 값을 운반할 때 인에이블되고;
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있지 않은 상기 USB 타입-C 커넥터 포트와 대응하는 제2 값을 운반할 때 디스에이블되는, 장치.
  2. 제1항에 있어서,
    상기 제1 회로는 전력 전달(Power Delivery, PD) 제어기의 일부인, 장치.
  3. 제1항에 있어서,
    상기 제1 회로에 전달되는 전력은 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되는, 장치.
  4. 제1항에 있어서,
    상기 CC 신호 경로는 제1 CC 신호 경로이고;
    상기 인터페이스는 또한 제2 CC 신호 경로에 대한 것인, 장치.
  5. 제4항에 있어서,
    상기 제1 회로는 상기 제2 CC 신호 경로 상에 토글링된 값들을 배치하고;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제1 값을 운반할 때 인에이블되고;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되는, 장치.
  6. 제1항에 있어서,
    상기 검출 신호 경로는 저항기 요소에 의해 전원 전압 레일 VCC에 결합되는, 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 회로에 결합된 소프트웨어-제어가능 신호를 포함하고,
    상기 소프트웨어-제어가능 신호가 미리 결정된 값을 가질 때, 상기 제2 회로는 상기 검출 신호 경로 상에 상기 제1 값을 배치하는, 장치.
  8. 시스템으로서,
    상기 시스템은 메모리, 상기 메모리에 결합된 프로세서, 및 상기 프로세서가 다른 디바이스와 통신할 수 있게 하는 무선 인터페이스를 포함하고,
    상기 프로세서는:
    USB(Universal Serial Bus) 타입-C 커넥터 포트의 구성 채널(CC) 신호 경로 및 접지 신호 경로에 대한 인터페이스;
    상기 CC 신호 경로 상에 토글링된 값들을 배치하는 제1 회로; 및
    상기 접지 신호 경로를 검출 신호 경로에 결합하는 제2 회로
    를 포함하고,
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있는 상기 USB 타입-C 커넥터 포트와 대응하는 제1 값을 운반할 때 인에이블되고;
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있지 않은 상기 USB 타입-C 커넥터 포트와 대응하는 제2 값을 운반할 때 디스에이블되는, 시스템.
  9. 제8항에 있어서,
    상기 제1 회로는 전력 전달(Power Delivery, PD) 제어기의 일부인, 시스템.
  10. 제1항에 있어서,
    상기 제1 회로에 전달되는 전력은 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되는, 시스템.
  11. 제1항에 있어서,
    상기 CC 신호 경로는 제1 CC 신호 경로이고;
    상기 인터페이스는 또한 제2 CC 신호 경로에 대한 것인, 시스템.
  12. 제11항에 있어서,
    상기 제1 회로는 상기 제2 CC 신호 경로 상에 토글링된 값들을 배치하고;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제1 값을 운반할 때 인에이블되고;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되는, 시스템.
  13. 제11항에 있어서,
    상기 검출 신호 경로는 저항기 요소에 의해 전원 전압 레일 VCC에 결합되는, 시스템.
  14. 제11항에 있어서,
    상기 제2 회로에 결합된 소프트웨어-제어가능 신호를 포함하고,
    상기 소프트웨어-제어가능 신호가 미리 결정된 값을 가질 때, 상기 제2 회로는 상기 검출 신호 경로 상에 상기 제1 값을 배치하는, 시스템.
  15. 방법으로서,
    USB(Universal Serial Bus) 타입-C 커넥터 포트에 대한 인터페이스의 구성 채널(CC) 신호 경로 상에 토글링된 값들을 배치하는 단계; 및
    상기 USB 타입-C 커넥터 포트에 대한 상기 인터페이스의 접지 신호 경로를 검출 신호 경로에 결합하는 단계
    를 포함하고,
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있는 상기 USB 타입-C 커넥터 포트와 대응하는 제1 값을 운반할 때 인에이블되고;
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있지 않은 상기 USB 타입-C 커넥터 포트와 대응하는 제2 값을 운반할 때 디스에이블되는, 방법.
  16. 제15항에 있어서,
    상기 토글링된 값들은 CC 로직을 통해 상기 인터페이스의 상기 CC 신호 경로 상에 배치되고;
    상기 검출 신호 경로는 저항기 요소에 의해 전원 전압 레일 VCC에 결합되는, 방법.
  17. 제16항에 있어서,
    상기 CC 로직에 전달되는 전력은 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되는, 방법.
  18. 제15항에 있어서,
    상기 CC 신호 경로는 제1 CC 신호 경로이고;
    상기 인터페이스는 또한 제2 CC 신호 경로에 대한 것인, 방법.
  19. 제18항에 있어서,
    상기 제2 CC 신호 경로 상에 토글링된 값들을 배치하는 단계를 포함하고;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제1 값을 운반할 때 인에이블되고;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되는, 방법.
  20. 제15항 내지 제19항 중 어느 한 항에 있어서,
    소프트웨어-제어가능 신호가 미리 결정된 값을 가질 때, 상기 제1 값은 상기 검출 신호 경로 상에 배치되는, 방법.
  21. 장치로서,
    USB(Universal Serial Bus) 타입-C 커넥터 포트에 대한 인터페이스의 구성 채널(CC) 신호 경로 상에 토글링된 값들을 배치하는 수단; 및
    상기 USB 타입-C 커넥터 포트에 대한 상기 인터페이스의 접지 신호 경로를 검출 신호 경로에 결합하는 수단
    을 포함하고,
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있는 상기 USB 타입-C 커넥터 포트와 대응하는 제1 값을 운반할 때 인에이블되고;
    상기 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 USB 타입-C 디바이스에 접속되어 있지 않은 상기 USB 타입-C 커넥터 포트와 대응하는 제2 값을 운반할 때 디스에이블되는, 장치.
  22. 제21항에 있어서,
    상기 토글링된 값들은 CC 로직을 통해 상기 인터페이스의 상기 CC 신호 경로 상에 배치되거나; 또는
    상기 검출 신호 경로는 저항기 요소에 의해 전원 전압 레일 VCC에 결합되는, 장치.
  23. 제22항에 있어서,
    상기 CC 로직에 전달되는 전력은 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되는, 장치.
  24. 제21항에 있어서,
    상기 CC 신호 경로는 제1 CC 신호 경로이고;
    상기 인터페이스는 또한 제2 CC 신호 경로에 대한 것인, 장치.
  25. 제24항에 있어서,
    상기 제2 CC 신호 경로 상에 토글링된 값들을 배치하는 수단을 포함하고;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제1 값을 운반할 때 인에이블되거나;
    상기 제2 CC 신호 경로 상의 상기 토글링된 값들의 배치는 상기 검출 신호 경로가 상기 제2 값을 운반할 때 디스에이블되거나; 또는
    소프트웨어-제어가능 신호가 미리 결정된 값을 가질 때, 상기 제1 값은 상기 검출 신호 경로 상에 배치되는, 장치.
KR1020217038949A 2019-06-29 2020-05-14 타입-c 커넥터들에 대한 전력 절약 KR20220027831A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/458,024 US11099623B2 (en) 2019-06-29 2019-06-29 Power saving for type-C connectors
US16/458,024 2019-06-29
PCT/US2020/032971 WO2021002951A1 (en) 2019-06-29 2020-05-14 Power saving for type-c connectors

Publications (1)

Publication Number Publication Date
KR20220027831A true KR20220027831A (ko) 2022-03-08

Family

ID=68692625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217038949A KR20220027831A (ko) 2019-06-29 2020-05-14 타입-c 커넥터들에 대한 전력 절약

Country Status (5)

Country Link
US (2) US11099623B2 (ko)
EP (1) EP3991253A4 (ko)
KR (1) KR20220027831A (ko)
CN (1) CN113950675A (ko)
WO (1) WO2021002951A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520854B (zh) * 2017-10-31 2021-03-30 华为技术有限公司 一种USB Type C接口的电子设备、控制方法及可读存储介质
CN108736281B (zh) * 2018-04-28 2024-01-30 深圳汉王友基科技有限公司 一种三合一多媒体线和电子画板系统
US11101649B2 (en) * 2018-12-12 2021-08-24 Intel Corporation Interface circuitry with multiple direct current power contacts
CN110377545B (zh) * 2019-06-12 2023-07-21 苏州佳世达电通有限公司 双重用途埠的判断方法及其系统
CN110957791A (zh) * 2019-12-25 2020-04-03 联想(北京)有限公司 电子设备和充电方法
KR20210097545A (ko) * 2020-01-30 2021-08-09 삼성전자주식회사 전자장치 및 그 제어방법
CN111509817B (zh) * 2020-05-29 2021-10-12 维沃移动通信有限公司 数据线和充电设备
JP2022132982A (ja) * 2021-03-01 2022-09-13 セイコーエプソン株式会社 印刷装置
CN113030794B (zh) * 2021-03-02 2022-07-15 Oppo广东移动通信有限公司 设备检测方法及装置、计算机可读介质和电子设备
US20210208668A1 (en) * 2021-03-16 2021-07-08 Intel Corporation Apparatus and method to reduce standby power for systems in battery mode with a connected bus powered device
CN117375210B (zh) * 2023-12-07 2024-02-20 广州通则康威科技股份有限公司 一种适用于cpe设备的供电电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US205257A (en) * 1878-06-25 Improvement in horseshoe-nail machines
US9606953B2 (en) * 2014-03-13 2017-03-28 Nokia Technologies Oy Method, apparatus, and computer program product for entering accessory docking mode in USB type C
KR102391100B1 (ko) 2015-06-10 2022-04-27 삼성전자주식회사 인터페이스 제공 방법 및 장치
KR102375142B1 (ko) 2015-06-30 2022-03-17 삼성전자주식회사 연결 장치 및 장치 인식 방법
KR102628011B1 (ko) 2016-01-29 2024-01-22 삼성전자주식회사 Usb 전력 전송 장치와 이를 포함하는 시스템
TWI639922B (zh) * 2016-09-08 2018-11-01 鈺群科技股份有限公司 通用序列匯流排c型模組
KR102575430B1 (ko) 2016-10-25 2023-09-06 삼성전자 주식회사 전자 장치와 전자 장치가 외부 장치의 접속 단자를 인식하는 방법
US10205257B1 (en) 2017-11-28 2019-02-12 Raffel Systems, Llc Energy saving USB receptacle
KR20200022219A (ko) * 2018-08-22 2020-03-03 삼성전자주식회사 Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법

Also Published As

Publication number Publication date
US20210382541A1 (en) 2021-12-09
US11099623B2 (en) 2021-08-24
US20190369708A1 (en) 2019-12-05
EP3991253A1 (en) 2022-05-04
CN113950675A (zh) 2022-01-18
EP3991253A4 (en) 2023-07-26
WO2021002951A1 (en) 2021-01-07
US11474589B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US11474589B2 (en) Power saving for type-C connectors
US11360543B2 (en) USB Type-C subsystem power management
US11940855B2 (en) Apparatus and method for dynamic reallocation of processor power by throttling processor to allow an external device to operate
US11973504B2 (en) Multi-reset and multi-clock synchronizer, and synchronous multi-cycle reset synchronization circuit
EP3945426B1 (en) Low latency fine grain system-on-chip throttling apparatus and method on usb type-c port
EP3923120A1 (en) Fast dynamic capacitance, frequency, and/or voltage throttling apparatus and method
CN113381748A (zh) 低功率单边缘触发触发器、以及借时间内部拼接触发器
US11757434B2 (en) High performance fast Mux-D scan flip-flop
US11933843B2 (en) Techniques to enable integrated circuit debug across low power states
US11443793B2 (en) Battery life based on inhibited memory refreshes
WO2021133441A1 (en) Low power flip-flop with reduced parasitic capacitance
US20240047986A1 (en) Electrical decoupling power delivery resources to improve efficiency of a low power state
US11705750B2 (en) Power negotiation sequence to improve user experience and battery life
US20230198568A1 (en) Antenna switching system
US20230088725A1 (en) Device, method and system to indicate an amount of a load current provided by power supply units