CN109473138A - 存储装置及其刷新方法 - Google Patents
存储装置及其刷新方法 Download PDFInfo
- Publication number
- CN109473138A CN109473138A CN201811045287.4A CN201811045287A CN109473138A CN 109473138 A CN109473138 A CN 109473138A CN 201811045287 A CN201811045287 A CN 201811045287A CN 109473138 A CN109473138 A CN 109473138A
- Authority
- CN
- China
- Prior art keywords
- storage device
- electric power
- power
- refreshing
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 185
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000015654 memory Effects 0.000 claims abstract description 168
- 238000012545 processing Methods 0.000 claims abstract description 46
- 238000000151 deposition Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 238000011084 recovery Methods 0.000 claims description 4
- 230000002618 waking effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000007613 environmental effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000011010 flushing procedure Methods 0.000 description 3
- 230000003862 health status Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 210000003205 muscle Anatomy 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
提供了存储装置及其刷新方法。存储装置包括配置为通过从主机接收第一电力而操作的至少一个第一处理核心,与第一处理核心分开的第二处理核心,至少一个第一三维(3D)闪存存储器,电力模块和当不从主机供应第一电力时从电力模块被提供有第二电力的保持管理模块。保持管理模块配置为使用第二处理核心刷新第一3D闪存存储器的一部分。保持管理模块配置为以第一时段的间隔被唤醒来刷新第一3D闪存存储器的一部分。
Description
本申请要求与2017年9月7日提交的韩国专利申请No.10-2017-0114768的优先权,和根据35U.S.C.§119从其产生的所有权益,本公开通过引用完全包括于此。
技术领域
本公开涉及存储装置及其刷新方法。
背景技术
闪存存储器装置可以包括存储器单元阵列,存储器单元阵列可以包括多个块,每个块可以包括页面,且每个页面可以包括非易失性存储器单元。
闪存存储器装置可以分类为与非(NAND)闪存存储器装置或者或非(NOR)闪存存储器装置。非易失性存储器单元的每个包括浮置栅极。
在闪存存储器单元中存储信息之后的长时间段之后,闪存存储器单元的浮置栅极中存储的电荷(即,与存储的信息相关联的电荷)可能丢失。结果,散射特性可能恶化。当在长时间段不向闪存存储器单元提供电力之后执行保持时,闪存存储器单元的阈值电压可能改变。
然后,当闪存存储器单元的阈值电压变得低于读取电压时,在读取操作期间从闪存存储器单元读取的位的值改变。因此,从闪存存储器单元读取的信息可能变为错误位。
如果页面中包括的至少一些闪存存储器单元的阈值电压改变,则与页面对应的页面数据可能包括许多错误位。
此后,如果对于该至少一些闪存存储器单元执行读取操作,则取决于错误位的数目,读取操作的性能可能显著地恶化,且由于防御代码的过度执行,且读取操作的性能恶化可能持续长时间段。
因此,正在进行关于能够在不提供电力的情况下自刷新的存储器单元的研究。
发明内容
本公开的示例性实施例提供具有改进的刷新性能的存储装置。
本公开的示例性实施例还提供具有改进的刷新性能的存储装置的刷新方法。
但是,本公开的示例性实施例不限于在这里提出的那些。本公开的以上及其他示例性实施例将通过参考以下给出的本公开的详细说明而对本公开所属于的领域中的本领域技术人员变得更明显。
根据本公开的示例性实施例,提供了一种存储装置,包括:配置为通过从主机接收来自第一电力的电力而操作的至少一个第一处理核心,与第一处理核心分开的第二处理核心,至少一个第一三维(3D)闪存存储器,电力模块和保持管理模块。当不从主机提供第一电力时由电力模块向保持管理模块提供第二电力,保持管理模块配置为用第二处理核心刷新至少第一3D闪存存储器的一部分,且保持管理模块以第一时段的间隔唤醒来刷新至少一个第一3D闪存存储器的一部分。
根据本公开的上述及其他示例性实施例,一种存储装置,包括:至少一个处理核心,易失性存储器,每个连接到相应的非易失性存储器的多个第一存储器通道,连接至少一个处理核心、易失性存储器和第一存储器通道的总线,和配置为使用至少一个处理核心和易失性存储器刷新第一非易失性存储器的至少一部分的保持管理模块。保持管理模块配置为当没有从主机提供的电力时周期性地被唤醒,将第一非易失性存储器的一部分设置为目标刷新区域,选择用于刷新目标刷新区域的存储装置的最小资源组合,将与最小资源组合对应的电压和时钟频率设置为低于当从主机提供电力时,和刷新目标刷新区域。最小资源组合包括至少一个处理核心的至少一部分且包括易失性存储器。
根据本公开的上述及其他示例性实施例,提供了一种存储装置的刷新方法,该存储装置包括至少一个非易失性存储器,该刷新方法包括;当不从主机提供第一电力时通过从电力模块接收第二电力唤醒保持管理模块,选择至少一个非易失性存储器的目标刷新区域,确定用于刷新目标刷新区域的存储装置的最小资源组合,选择要提供给最小资源组合的第二电力的电力域和电压,选择要应用于最小资源组合的时钟域和时钟频率,使用最小资源组合执行目标刷新区域的刷新操作和设置下一唤醒时间。
其他特征和示例性实施例可以从以下详细说明、附图和权利要求明显。
附图说明
本公开的以上及其它示例性实施例和特征将通过参考附图详细描述其示例性实施例而变得更明显,在附图中:
图1是根据本公开的某些示例性实施例的存储装置的框图;
图2是根据某些示例性实施例的图1中图示的电力控制模块的框图;
图3是根据某些示例性实施例的图1中图示的时钟控制模块的框图;
图4是用于解释用于不同功耗量的图1的存储装置的各种操作模式的曲线图;
图5是图示根据本公开的某些示例性实施例的存储装置的刷新方法的流程图;
图6是示出了图5的方法中使用的刷新区域列表的表;
图7是图示根据本公开的某些示例性实施例的存储装置的刷新方法的流程图;
图8是图示根据本公开的某些示例性实施例的如在存储装置的刷新方法中执行的刷新信息的恢复的流程图;
图9是图示根据本公开的某些示例性实施例的如在存储装置的刷新方法中执行的刷新信息的存储的流程图;
图10是根据本公开的某些示例性实施例的存储装置的框图;
图11是根据本公开的某些示例性实施例的存储装置的框图;和
图12是根据本公开的某些示例性实施例的存储装置的框图。
具体实施方式
在下文中将参考附图详细描述本公开的某些示例性实施例。
图1是根据本公开的某些示例性实施例的存储装置的框图,图2是根据某些示例性实施例的图1中图示的电力控制模块的框图,图3是根据某些示例性实施例的图1中图示的时钟控制模块的框图,且图4是示出用于不同功耗量的图1的存储装置的各种操作模式的曲线图。
参考图1到图4,根据本公开的某些示例性实施例的第一存储装置20可以主机300。主机300可以控制第一存储装置20的数据处理操作(例如,写入操作或者读取操作)。
在某些示例性实施例中,主机300可以实现为主处理器、集成电路(IC)、母板、片上系统(SoC)、应用处理器(AP)、移动AP、网络服务器、数据服务器或者数据库服务器,但是本公开不限于此。
主机300在其中包括主机电源310,和且电力(例如,一个或多个电力供给)可以由主机电源310提供给整个主机300和第一存储装置20。主机电源310可以经由主机接口320向第一存储装置20供给电力。例如,第一存储装置20可以使用从主机电源310提供的电力作为主电力。
第一存储装置20可以经由主机接口320与主机300交换指令和/或数据。第一存储装置20可以实现为基于闪存的存储装置,但是本公开不限于此。替代地,第一存储装置20可以实现为固态驱动器或者固态盘(SSD)或者嵌入式SSD(eSSD),但是本公开不限于此。
主机300和第一存储装置20可以彼此连接以形成单个数据处理系统。数据处理系统例如可以实现为个人计算机(PC)、工作站、数据中心、因特网数据中心(IDC)、直接附加存储(DAS)系统、存储区域网络(SAN)系统、网络附加存储(NAS)系统、廉价盘冗余陈列或者独立盘冗余阵列(RAID)系统或者移动装置,但是本公开不限于此。
移动装置可以实现为膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字主力(EDA)、数码相机、数字视频相机、便携式多媒体播放器(PMP)、个人导航装置或者便携式导航装置(PND)、手持游戏主机、移动因特网装置(MID)、可穿戴计算机、物联网(IoT)装置、万物联网(IoE)装置、无人机或者电子书本(电子书),但是本公开不限于此。
主机接口320可以是经由其在主机300和第一存储装置20之间发送指令和/或数据的路径。在某些示例性实施例中,主机接口320可以实现为串行先进技术附加(SATA)接口、串行先进技术附加直达(SATAe)接口、串行附加小(SAS)计算机系统接口(SCSI)、外围组件互连直达(PCIe)接口、非易失性存储器直达(NVMe)接口、先进主机控制器接口(AHCI)或者多媒体卡(MMC)接口,但是本公开不限于此。
在某些示例性实施例中,主机接口320可以发送电信号或者光信号。
第一存储装置20包括易失性存储器200,第一、第二、第三和第四处理核心101、102、103和104,存储器800,附加电力模块400,电力控制模块500,时钟控制模块700,保持管理模块600和总线900。
就功能块、部件、单元和/或模块而言描述和在图中图示实施例。这些块、部件、单元和/或模块可以由可以使用半导体制造技术和/或其他制造技术在单个集成电路中一起形成(例如,作为单个半导体芯片)或者作为分开的集成电路和/或分立元件(例如,在印刷电路板上布线在一起的几个半导体芯片)的比如逻辑电路、分立元件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或者光学)电路物理地实现。这些块、部件、单元和/或模块可以由使用软件(例如,微代码)编程以执行在这里讨论的各种功能的一个或多个处理器(例如,微处理器、控制器、CPU、GPU)实现。每个块、部件、单元和/或模块可以由专用硬件实现,或者作为执行某些功能的专用硬件和执行其他功能的处理器的组合实现。此外,实施例的每个块、部件、单元和/或模块可以由物理地分开的电路具体实现且不需要形成为单个集成的。
第一、第二、第三和第四处理核心101、102、103和104可以在第一存储装置20中执行第一存储装置20的操作。特别地,第一、第二、第三和第四处理核心101、102、103和104可以执行与由主机300发送的数据处理命令对应的操作,用于存储器800的刷新操作等。在示例实施例中,第一、第二、第三和第四处理核心101、102、103和104中的每一个可以是控制器、处理器、中央处理单元(CPU)、逻辑器件或者片上系统(SoC)中的至少一个。
图1图示提供四个处理核心,即,第一、第二、第三和第四处理核心101、102、103和104的示例,但是本公开不限于此。对于另一示例,可以提供少于四个或者五个或更多处理核心。
易失性存储器200可以执行与数据处理命令对应的操作和用于存储器800的刷新操作。易失性存储器200例如可以是动态随机存取存储器(DRAM)。易失性存储器200可以用作用于执行与数据处理命令对应的操作和用于存储器800的刷新操作的缓冲器存储器。
数据可以根据来自主机300的请求写入到存储器800或者从存储器800读取。存储器800例如可以是闪存存储器。存储器800可以包括第一、第二、第三和第四存储器通道810、820、830和840。存储器800图示为具有四个存储器通道,但是本公开不限于此。例如,替代地,存储器800可以包括少于四个或者五个或更多存储器通道。
第一、第二、第三和第四存储器通道810、820、830和840中的每一个可以包括存储器控制器,且第一、第二、第三和第四存储器通道810、820、830和840的存储器控制器可以分别连接到第一、第二、第三和第四非易失性存储器811、821、831和841。第一、第二、第三和第四存储器通道810、820、830和840的存储器控制器可以控制提供给第一、第二、第三和第四非易失性存储器811、821、831和841的指令和/或数据的传输。
例如,第一、第二、第三和第四存储器通道810、820、830和840的存储器控制器将从主机300发送的数据写入到第一、第二、第三和第四非易失性存储器811、821、831和841,且可以将从第一、第二、第三和第四非易失性存储器811、821、831和841读取的数据发送到主机300。
在示例实施例中,第一、第二、第三和第四存储器通道810、820、830和840中的每一个可以包括逻辑器件,且第一、第二、第三和第四存储器通道810、820、830和840的逻辑器件可以分别连接到第一、第二、第三和第四非易失性存储器811、821、831和841。第一、第二、第三和第四存储器通道810、820、830和840的逻辑器件可以控制提供给第一、第二、第三和第四非易失性存储器811、821、831和841的指令和/或数据的传输。
例如,第一、第二、第三和第四存储器通道810、820、830和840的逻辑器件将从主机300发送的数据写入到第一、第二、第三和第四非易失性存储器811、821、831和841,且可以将从第一、第二、第三和第四非易失性存储器811、821、831和841读取的数据发送到主机300。
至少第一、第二、第三和第四非易失性存储器811、821、831和841可以分别连接到第一、第二、第三和第四存储器通道810、820、830和840。具体地,第一存储器通道810可以连接到至少一个第一非易失性存储器811,第二存储器通道820可以连接到至少一个第二非易失性存储器821,第三存储器通道830可以连接到至少一个第三非易失性存储器831,且第四存储器通道840可以连接到至少一个第四非易失性存储器841。
在示例实施例中,用于存储器800的刷新操作可以对第一、第二、第三和第四非易失性存储器811、821、831和841中的每一个的至少一部分(例如,块或者页面)执行。用于存储器800的刷新操作可以包括复制操作。例如,当第一页面故障时数据可以编程到第二页面。
第一、第二、第三和第四非易失性存储器811、821、831和841中的每一个可以包括三维(3D)与非(NAND)闪存存储器阵列。3D NAND闪存存储器阵列以具有在硅衬底之上设置的有源区域和与存储器单元的操作相关联的电路系统(无论关联的电路系统在半导体(例如,硅)衬底之上或者之内)的存储器单元的阵列的一个或多个物理级整体地形成。术语“整体地”如在此使用的,指的是3D NAND闪存存储器阵列的每一级的层直接沉积在3D NAND闪存存储器阵列的相应下级的各层上。
在某些示例性实施例中,3D NAND闪存存储器阵列包括垂直地定向以使得至少一个存储器单元位于另一存储器单元之上的垂直NAND串。至少一个存储器单元可以包括电荷俘获层。垂直NAND串中的每一个可以包括位于存储器单元之上的至少一个选择晶体管。至少一个选择晶体管具有与存储器单元相同的结构且可以与存储器单元一起整体地形成。
附加电力模块400可以另外向第一存储装置20供应电力。当由主机电源310供应的电力不足或者从第一存储装置20断开(例如,物理地或者电地断开)时,附加电力模块400可以向第一存储装置20供应电力。
附加电力模块400可以包括电容器410和/或电池420。电容器410可以当从主机300供应电力时充电,且可以当由主机300的电力供应减小时放电。电池420也可以当从主机300供应电力时充电,且可以当从主机300供应的电力减小或者消失时供应电力到第一存储装置20。
因为在不从主机300供应电力的情况下,数据可能不能由电容器410单独保护,所以可能需要电池420以用于数据的稳定保护。
电力控制模块500可以控制供应到第一存储装置20的电力。电力控制模块500可以从主机电源310和附加电力模块400接收电力且可以控制接收的电力。
参考图2,电力控制模块500可以控制对一个或多个电力域的电力供应。例如,电力控制模块500可以控制对第一到第四电力域的电力供应。术语“电力域”如在此使用的,表示提供有电力(例如,一个或多个电源电压)的区域(例如,元件、页面、块、部件单元或电路)。例如,供应到第一电力域的第一电力可以不同于供应到第二电力域的第二电力。例如,供应到第一电力域的第一电力可以是第一电源电压(例如,5V),且供应到第二电力域的第二电力可以是第二电源电压(例如,3V)。作为另一示例,供应到第一电力域的电力可以包括两个或更多电源电压。
总的来说,术语“电路系统”在这里可以用于一般表示配置为执行某些功能的所描述电路中的任何,无论示为主机300的一部分,第一存储装置20的一部分或者另一元件的一部分。
第一存储装置20的元件可以属于第一到第四时钟域之一且可以使用供应到第一到第四时钟域之一的电力。图2图示存在四个电力域的示例,但是本公开不限于此。例如,可以存在少于四个或者五个或更多电力域。
电力控制模块500可以以正常电压Vnormal或者低电压Vlow向第一到第四电力域中的每一个供应电力,但是本公开不限于此。作为示例,电力控制模块500可以在正常模式下向第一电力域供应正常电压Vnormal(例如,5V),且电力控制模块500可以在低电力模式下向第一电力域供应低电压Vlow(例如,3V)。作为另一示例,电力控制模块500可以向第一到第四电力域中的每一个供应三个或更多电源电压。第一存储装置20可以在不从主机300供应电力时以低电力模式操作。例如,在低电力模式下可以不使用一个或多个电力域。
正常电压Vnormal可以是在从主机300供应电力的情况下正常地供应到每一电力域的电压。另一方面,低电压Vlow可以是在将在之后描述的低电力模式下使用的电压。
电力控制模块500可以包括示出电池420的剩余电力的电池电平指示器。电力控制模块500可以经由主机接口320向主机300报告电池420的状态,或者可以向用户显示电池420的剩余电力。向用户显示电池420的剩余电力的电力控制模块500的电池电平指示器例如可以是发光二极管(LED)显示器,但是本公开不限于此。
电力控制模块500可以控制电池420和电容器410的再充电。例如,电力控制模块500可以控制由主机电源310对附加电力模块400的再充电。
参考图3,时钟控制模块700可以控制对一个或多个时钟域的时钟供应。例如,时钟控制模块700可以控制对图3的第一到第四时钟域的时钟供应。术语“时钟域”如在此使用的,表示提供有一个或多个时钟信号的区域(例如,元件、块、部件、单元或电路),且供应的一个或多个时钟信号的频率可以变化。
第一存储装置20的元件可以属于第一到第四时钟域之一且可以使用供应到第一到第四电力域之一的电力。图3图示存在四个时钟域的示例,但是本公开不限于此。在另一示例中,可以存在少于四个或者五个或更多时钟域。
时钟控制模块700可以向每一时钟域供应具有不同频率的四个时钟1/4X、1/2X、1X和2X之一。图3图示提供总共四个时钟的示例,但是本公开不限于此。对于另一示例,时钟控制模块700可以以多于四个频率向每一时钟域供应时钟。
具有相对高频率的时钟1X和2X可以是,但不限于当从主机300供应电力时供应到每一时钟域的时钟。另一方面,具有相对低频率的时钟1/2X和1/4X可以是,但不限于在将在之后描述的低电力模式下使用的时钟。
再次参考图1,当存储器800,即,闪存存储器单元(例如,NAND类型闪存存储器单元)在闪存存储器单元的浮置栅极或者电荷俘获层中存储电荷(或者与电荷对应的信息)之后对于长时间段保持孤立时(可以描述为断电),浮置栅极或者电荷俘获层中存储的电荷可能丢失或者泄漏。当闪存存储器单元(例如,NAND类型闪存存储器单元)对于长时间段保持孤立时,电子泄漏,恶化分布。该特性被称为保持特性。
具有弱保持特性的存储器单元可能由于保持劣化而生成错误位。当对该存储器单元重复地执行读取操作时,存储器单元的阈值电压可能减小。
为了强化第一存储装置20的保持特性,第一存储装置20可以包括保持管理模块600从而能够执行自刷新操作。
保持管理模块600可以当不从主机300供应电力时控制用于存储器800中存储的数据的刷新操作。
具体地,保持管理模块600可以记录用于刷新存储器800中存储的数据的一个或多个参数。参数例如可以包括擦除计数、程序时间、擦除时间、读取计数、当前温度数据、先前温度数据和温度变化数据中的至少一个,但是本公开不限于此。
参数可以用于之后选择目标刷新区域或者设置用于刷新操作的唤醒时间。
保持管理模块600可以通过当不从主机300供应电力时唤醒自身来执行用于存储器800的刷新操作。因此,保持管理模块600可以提前设置唤醒时间。可以周期性地设置唤醒时间。保持管理模块600可以具有预定的唤醒时段。替代地,保持管理模块600的唤醒时段可以根据参数的改变而改变。
在示例实施例中,第一存储装置20的一个或多个部件(例如,元件,块单元或电路)可以通过周期性地唤醒的保持管理模块600操作来刷新存储器800的至少一部分(例如,存储器单元的一部分)。例如,可以在从主机300断开电力的同时在低电力模式下执行刷新操作。
主机300可以经由主机接口320设置第一存储装置20的唤醒时间。
保持管理模块600可以确定要刷新存储器800的哪个部分。例如,保持管理模块600可以设置目标刷新区域。
保持管理模块600可以选择刷新目标刷新区域的最小资源组合。术语“最小资源组合”如在此使用的,表示刷新目标刷新区域的最小硬件和软件资源的组合。硬件资源例如可以指处理核心、易失性存储器、非易失性存储器等。
作为示例,第一存储装置20可以选择第一、第二、第三和第四处理核心101、102、103和104中的至少一个,易失性存储器200,第一、第二、第三和第四存储器通道810、820、830和840中的至少一个,以及第一、第二、第三和第四非易失性存储器811、821、831和841中的至少一个作为最小资源组合。
最小资源组合中的软件资源可以指被指定为使得用于执行最小资源组合中的硬件资源代码实现消耗最小电力量的软件元件。
保持管理模块600可以设置在低电力模式下操作的最小资源组合。低电力模式指的是第一存储装置20通过使用图2的低电压Vlow和图3的低频率时钟1/2X和/或1/4X而消耗最小电力量的操作模式。
保持管理模块600可以在电池420突然断电或者由电力控制模块500标识的电池420的电力量小于基准水平的情况下执行紧急备份操作。例如,保持管理模块600可以在最小资源组合中包括的非易失性存储器中存储包括需要刷新的数据和/或系统状态日志数据的刷新上下文。
第一存储装置20的保持管理模块600可以改变策略,以使得当由电力控制模块500标识的电池420的剩余电力小于基准水平时,第一存储装置20可以消耗比在低电力模式下更小的电力。
保持管理模块600可以通过反映刷新上下文、参数、先前刷新操作的结果和当前刷新操作中的任何进程,而动态地定义刷新区域当中的优先级、用于选择目标刷新区域的标准、刷新操作中使用的复制单元的大小、用于选择最小资源组合的标准、时钟频率和期望功耗及附加电力模块400的电压。
总线900可以连接主机接口320,易失性存储器200,第一、第二、第三和第四处理核心101、102、103和104,存储器800、电力控制模块500、时钟控制模块700和保持管理模块600。例如,数据和请求的传送可以全部经由总线900进行。
将在下文中参考图4描述第一存储装置20的各种操作。图4是用于解释根据从主机300的电力供应的第一存储装置20的各种操作模式的曲线图。
当从主机300供应足够的电力时,第一存储装置20可以操作在正常模式,且当从主机300的电力的供应减小到预定基准水平以下时,第一存储装置20可以操作在睡眠状态。当没有从主机300供应的电力时,第一存储装置20可以操作在关闭状态。在关闭状态向,在仍然物理地连接的同时(例如,电力电地断开)或者在物理地断开的同时,电力可以从主机300断开。
图4示出了其中第一存储装置20操作在正常模式的第一和第七时段A1和A7,其中发生第一存储装置20的操作模式从正常模式到睡眠状态或者关闭状态的转变的第二和第五时段A2和A5,其中第一存储装置20操作在睡眠状态或者关闭状态的第三时段A3,和其中发生第一存储装置20的操作模式从睡眠状态或者关闭状态到正常模式的转变的第六时段A6。
以下表1示出了在第一到第七时段A1到A7中的第一存储装置20的操作。
【表1】
参考表1和图4,在第一和第七时段A1和A7中,可以由主机电源310向第一存储装置20供应电力,且可以充电电容器410和电池420。第一存储装置20可以执行正常输入/输出(I/O)操作和后台操作,且可以记录和更新环境参数。环境参数可以包括存储器800的当时和先前温度和温度变化数据。
通常第一存储装置20的不是某些而是全部资源可以操作。在该情况下,可以通过从主机300供应的电力执行刷新操作。可以向主机300报告电池420的剩余电力。在第一和第七时段A1和A7中,可以经由主机接口320设置用于第一存储装置20的自刷新的策略,但是本公开不限于此。替代地,用于第一存储装置20的自刷新的策略可以由第一存储装置20设置。
在第二和第五时段A2和A5中,因为从主机300供应的电力减小,所以电源可以从主机电源310切换到电容器410。在该情况下,电容器410可以放电以向第一存储装置20供应电力。如果如在第五时段A5中没有用于电容器410充电的时间,则电力的供应可以由电池420执行。
当第一存储装置20进入睡眠状态(1)时,第一存储装置20可以准备睡眠状态,且当第一存储装置20进入关闭状态(2)时,第一存储装置20可以准备关闭状态。睡眠状态的准备可以包括在关闭状态的准备中。可以记录而不更新环境参数。因为当电力减小时第二时段A2是相对短的时段,所以可以限制参数的更新。第一存储装置20的不是全部而是某些资源可以操作,但是电力可能逐渐减小。
在第三时段A3中,在睡眠状态(1)下,第一存储装置20可以由主机电源310驱动。在关闭状态(2)下,第一存储装置20可以由电池420驱动。
在第三时段A3中,第一存储装置20可以仅执行自刷新操作。在该情况下,可以记录和更新环境参数。取决于第一存储装置20的电力,第一存储装置20的资源可以具有减小的配置(用于睡眠状态)或者最小资源组合(用于关闭状态),且刷新策略可以相应地包括适当的优先级策略。
当电池420断电或者具有低于基准水平的电压时,可以执行紧急备份操作。在第三时段A3中,第一存储装置20可以周期性地唤醒以执行刷新操作。第一存储装置20唤醒的间隔可以由环境参数控制。
在第三时段A3中,可以直接向用户显示电池420的剩余电力。第一存储装置20可以包括用于显示电池420的剩余电力的装置。
在第四和第六时段A4和A6中,可以由主机电源310向第一存储装置20供应电力,且可以充电电容器410。在该情况下,第一存储装置20可以从睡眠状态(1)恢复或者可以从关闭状态(2)启动。
虽然第一存储装置20的不是某些而是全部的资源可以操作,但是第一存储装置20的电力可能逐渐增大。
第一存储装置20包括保持管理模块600,且因此即使不从主机300供应电力时也可以刷新存储器800中存储的数据。因为该类型的刷新操作用于没有足够电力的情况,需要使用最小资源量消耗最小电力量,且通过这样做,可以防止数据丢失,且同时,可以改进第一存储装置20的保持特性。
将在下文中参考图1和图4到图6描述根据本公开的某些示例性实施例的存储装置的刷新方法,避免任何冗余描述。
图5是图示根据本公开的某些示例性实施例的存储装置的刷新方法的流程图,且图6是示出了图5的方法中使用的刷新区域列表的表。
将在下文中参考图1、图4和图5描述第一存储装置20的保持管理模块600在第一和第二时段A1和A2中怎样操作。图5的S100和S200可以对应于图4的第一和第七时段A1和A7,且图5的S300和S400可以对应于图4的第二和第五时段A2和A5。
更新当从主机300供应电力时先前记录的参数(S100)。
保持管理模块600可以预先记录参数,并可以在第一存储装置20如在第一时段A1中以正常模式操作时更新参数。
参数包括环境参数,且可以包括擦除计数、程序时间、擦除时间、读取计数、当前温度数据、先前温度数据和温度变化数据中的至少一个,但是本公开不限于此。
此后,创建刷新区域列表(S200)。
保持管理模块600可以创建刷新区域列表。图6示出了示例性刷新区域列表。
参考图6,刷新区域列表可以包括每一刷新区域的区域标识符,开始和结束物理地址、区域大小、最小刷新时段、刷新优先级别、刷新策略、健康状态、擦除计数、程序时间、程序温度和温度平均变化率。
刷新策略可以指示通过无论何时唤醒第一存储装置200时新检查每一刷新区域的优先级别而动态地执行刷新操作,或者根据预先确定的每一刷新区域的优先级别而静态地执行刷新操作。
例如可以基于平均位错误率计算健康状态,但是本公开不限于此。
保持管理模块600可以基于刷新区域列表选择要刷新的区域,即,目标刷新区域,且可以设置唤醒时段。例如,唤醒周期和刷新时段可以基于最小检查时段和考虑健康状态等而设置或者改变。
再次参考图5,开始参数的记录(S300)。
第一时段A1是期间参数由于第一存储装置20的读和写操作而频繁地改变的时段。另一方面,在第二时段A2中,不执行读和写操作,且因此,需要参数的记录而不是参数的更新。因此,保持管理模块600可以新记录参数而没有任何读和写操作。
此后,设置计时器(S400)。
保持管理模块600可以在第一存储装置20切换到关闭状态之前提前确定要被唤醒的时间。例如,计时器可以是用于确定唤醒时间的计时器。因此,当第一存储装置20切换到关闭状态时,可以由计时器设置唤醒时间。
将在下文中参考图1到图4和图7到图9描述根据本公开的某些示例性实施例的存储装置的刷新方法,避免任何冗余描述。
图7是图示根据本公开的某些示例性实施例的存储装置的刷新方法的流程图,且图8是图示如在根据本公开的某些示例性实施例的存储装置的刷新方法中执行的刷新信息的恢复的流程图。图9是图示如在根据本公开的某些示例性实施例的存储装置的刷新方法中执行的刷新信息的存储的流程图。
参考图1到图4和图7,当第一存储装置20达到关闭状态时,保持管理模块600由先前设置的时间中断唤醒(S1100)。
保持管理模块600的唤醒时间可以由在S400中设置的计时器预先确定。
此后,选择目标刷新区域(S1200)。
保持管理模块600可以决定要刷新存储器800的哪个部分。例如,保持管理模块600可以选择目标刷新区域。目标刷新区域的选择可以基于参数(例如,记录或者更新的参数)执行。
此后,选择最小资源组合(S1300)。
保持管理模块600可以选择用于刷新操作的最小资源组合。最小资源组合可以消耗比当从主机300供应电力时由第一存储设备20的资源消耗的电力更少的电力。
此后,选择用于向最小资源组合供应电力的最小数目的电力域,且确定域电压(S1400)。
在S1400中,电力可以不必由电力控制模块500供应到全部电力域,而可以仅供应到用于向最小资源组合供应电力的最小数目的电力域。此外,可以供应在低于正常电压Vnormal的低电压Vlow的电力。
此后,选择用于向最小资源组合供应电力的最小数目的时钟域,且确定时钟频率(S1500)。
在S1500中,可以不必由时钟控制模块700将一个或多个时钟供应到全部时钟域,而是可以仅供应到用于向最小资源组合供应一个或多个时钟的最小数目的时钟域。此外,可以应用相对低频率的时钟。
可以对于低电力模式提前设置低电压Vlow和低频率时钟。
图7图示以时间顺序方式一个接一个地执行S1400和S1500,但是本公开不限于此。例如,替代地,S1400和S1500可以同时执行或者可以以与图7中图示的相反次序执行。
此后,执行刷新操作(S1600)。
保持管理模块600可以使用最小资源组合在低电力模式下刷新目标刷新区域。因此,即使没有来自主机300供应的电力,存在于第一存储装置20中的数据的可靠性也可以有效地维持尽可能长的时间段。
此后,做出关于目标刷新区域的刷新是否完成的确定(S1700)。
当目标刷新区域的刷新完成时,取消选择所选的电力域和所选的时钟域(S1800)。
此后,设置计时器(S1900)。
保持管理模块600可以确定下一唤醒时间。例如,计时器可以是用于确定唤醒时间的计时器。可以周期性地设置唤醒时间。保持管理模块600的唤醒时段可以根据参数而改变。
将在下文中参考图1到图8描述在S1100和S1200之间执行的图7的“A”。
保持管理模块600可以检查在S1100之后记录的参数(S1110)。
当之后确定目标刷新区域和唤醒时段时可以考虑检查的参数。
此后,做出关于是否存在先前存储的刷新上下文的确定(S1120)。
当电池420的电力低于基准水平时可以通过紧急备份操作创建刷新上下文。刷新上下文可以包括需要刷新的数据和/或系统状态日志数据。
替代地,即使不执行紧急备份操作,也可以在刷新操作的完成之前存储包括关于刷新操作的信息的刷新上下文。
如果存在先前存储的刷新上下文,则恢复先前存储的刷新上下文(S1130)。
结果,可以考虑在恢复的刷新上下文中的由于紧急备份操作而还未完全刷新的刷新区域。
此后,根据环境的改变而改变用于选择目标刷新区域的标准(S1140)。
在该情况下,检查的参数和恢复的刷新上下文可以被认为环境的改变。
如果不存在先前存储的任何刷新上下文,则可以跳过S1130,且可以仅考虑检查的参数而改变用于选择目标刷新区域的标准。
此后,更新刷新区域列表(S1150)。
如图6所示,刷新区域列表包括各种信息,且刷新区域列表中包括的信息可以由参数和刷新上下文更新。
此后,参考图7,可以选择目标刷新区域(S1200)。
替代地,可以选择目标刷新区域而不使用刷新区域列表,在该情况下,可以省略S1150。
将在下文中参考图1到图9描述在S1800和S1900之间执行的图7的“B”。
在S1600和S1700中执行刷新操作之后,取消选择所选的电力域和所选的时钟域(S1800)。此后,做出关于是否存储刷新上下文的确定(S1810)。
具体地,考虑电池420的剩余电力做出关于是否存储刷新上下文的确定。替代地,一旦完成刷新操作,则可以无条件地存储包括关于刷新操作的信息的刷新上下文。
如果做出需要存储刷新上下文的确定,则刷新上下文存储在最小资源组合中包括的存储器800中(S1820)。
此后,设置计时器(S1900)。
另一方面,如果做出不需要存储刷新上下文的确定,则可以跳过S1820,且可以执行S1900。
在根据图7的示例性实施例的存储装置的刷新方法中,即使不从主机300供应电力时,第一存储装置20也可以使用最小量的资源(或者,最小资源组合)在低电力模式下刷新自身。因此,可以有效地增强存在于第一存储装置20中的数据的可靠性。
上述方法的各种操作可以由能够执行操作的任何合适的方式执行,比如各种硬件和/或软件组件,电路和/或模块。
软件可以包括用于实现逻辑功能的可执行指令的有序排列,且可以具体表现为用于由指令执行系统、设备或装置,比如单核或者多核处理器或者包含处理器的系统使用或者与其结合使用的任何“处理器可读介质”。
关于在这里公开的实施例描述的方法或算法和功能的块或者步骤可以直接以硬件,以由处理器执行的软件模块或者以两者的组合具体实现。如果以软件实现,则功能可以作为在有形的非瞬时计算机可读介质上的一个或多个指令或者代码上存储或者通过其发送。软件模块可以位于随机存取存储器(RAM)、闪存存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移除盘、CD ROM或者现有技术中已知的任何其他形式的存储介质中。
将在下文中参考图10描述根据本公开的某些示例性实施例的存储装置的刷新方法,避免任何冗余描述。
图10是根据本公开的某些示例性实施例的存储装置的框图。
参考图10,根据本公开的某些示例性实施例的第二存储装置21与图1的第一存储装置20不同,可以进一步包括刷新核心105。
刷新核心105可以使用比第一、第二、第三和第四处理核心101、102、103和104更低频率的时钟。因此,刷新核心105可以以比第一、第二、第三和第四处理核心101、102、103和104更低的速度操作。结果,刷新核心105可以消耗比第一、第二、第三和第四处理核心101、102、103和104更少的电力。
刷新核心105可以是当没有从主机300供应的电力时专门地用于执行刷新操作的处理核心。例如,保持管理模块600可以控制最小资源组合中的刷新核心105。因此,当时没有从主机300供应的电力时,可以通过消耗较少电力刷新存储器800。例如,刷新核心105仅需要执行自刷新操作(即,由第二存储装置21执行的刷新操作而不需要从主机300供应的电力)且因此不需要具有比必要的更高的性能。因此,第二存储装置21可以执行高效率的自刷新操作。
将在下文中参考图11描述根据本公开的某些示例性实施例的存储装置的刷新方法,避免任何冗余描述。
图11是根据本公开的某些示例性实施例的存储装置的框图。
参考图11,第三存储装置22与图1的第一存储装置20不同,可以进一步包括附加存储器通道850和专用非易失性存储器851。
附加存储器通道850可以包括存储器控制器且可以连接到专用非易失性存储器851。存储器通道850的存储器控制器可以控制提供给专用非易失性存储器851的指令和/或数据的传输或者处理。
专用非易失性存储器851可以使用比第一、第二、第三和第四非易失性存储器811、821、831和841更低频率的时钟。因此,专用非易失性存储器851可以以比第一、第二、第三和第四非易失性存储器811、821、831和841更低的速度操作。结果,专用非易失性存储器851可以消耗比第一、第二、第三和第四非易失性存储器811、821、831和841更少的电力。
专用非易失性存储器851可以是当没有从主机300供应的电力时专门地用于执行刷新操作的非易失性存储器。例如,保持管理模块600可以控制最小资源组合中的专用非易失性存储器851。因此,当没有从主机300供应的电力时,可以通过消耗较少的电力刷新第一、第二、第三和第四非易失性存储器811、821、831和841。在该情况下,专用非易失性存储器851仅需要执行自刷新操作(即,由第三存储装置22执行的刷新操作而不需要从主机300供应的电力)且因此不需要具有比必要的更高的性能。因此,第三存储装置22可以执行高效率的自刷新操作。
比如刷新上下文的紧急备份数据可以存储在专用非易失性存储器851中,但是本公开不限于此。
专用非易失性存储器851可以是具有比第一、第二、第三和第四非易失性存储器811、821、831和841更快速度的高速非易失性存储器。
可以通过最小化执行刷新操作占用的时间量来最小化唤醒时段,且结果,可以降低第三存储装置22的功耗。
将在下文中参考图12描述根据本公开的某些示例性实施例的存储装置的刷新方法,避免任何冗余描述。
图12是根据本公开的某些示例性实施例的存储装置的框图。
参考图12,根据本公开的某些示例性实施例的第四存储装置23与图1的第一存储装置20不同,可以进一步包括与图10的其对应物相同的刷新核心105和与图11的其各自对应物相同的附加存储器通道850和专用非易失性存储器851。
保持管理模块600可以控制在最小资源组合中包括刷新核心105、附加存储器通道850和专用非易失性存储器851。因此,当时没有从主机300供应的电力时,可以通过消耗较少电力刷新存储器800。
因为已经确定最小资源组合的大部分要素,电力控制模块500可以将刷新核心105、附加存储器通道850和专用非易失性存储器851设置为同一电力域。此外,时钟控制模块700可以将刷新核心105、附加存储器通道850和专用非易失性存储器851设置为同一时钟域。
因此,第四存储装置23可以通过消耗较少电力执行自刷新操作。
如上所述,已经在附图和说明书中公开了示例实施例。虽然在这里已经参考特定术语描述了实施例,应当理解其仅用于描述本发明概念的技术概念的目的而并非用于限制如在权利要求中定义的本发明概念的范围。因此,本领域技术人员将清楚地理解在不脱离本发明概念的范围的情况下各种修改和等效实施例是可能的。
Claims (20)
1.一种存储装置,包括:
至少一个第一处理核心,配置为通过从来自主机的第一电力接收电力而操作;
与第一处理核心分开的第二处理核心;
至少一个第一三维(3D)闪存存储器;
电力模块;和
保持管理模块,其中,所述保持管理模块配置为当不从主机供应第一电力时被周期性地唤醒,且配置为当被唤醒时,通过从来自电力模块的第二电力接收电力而使用第二处理核心刷新第一3D闪存存储器的部分。
2.如权利要求1所述的存储装置,其中,所述第二电力的电压电平小于所述第一电力的电压电平。
3.如权利要求1所述的存储装置,其中,所述保持管理模块配置为记录参数和基于记录的参数选择第一3D闪存存储器的一部分作为目标刷新区域。
4.如权利要求3所述的存储装置,其中,所述参数包括擦除计数、程序时间、擦除时间、读取计数、当前温度数据、先前温度数据和温度变化数据中的至少一个。
5.如权利要求3所述的存储装置,
其中,所述保持管理模块配置为以第一时间段周期性地被唤醒,和
其中,所述保持管理模块配置为基于记录的参数重置第一时间段。
6.如权利要求1所述的存储装置,进一步包括:
电力控制模块,配置为控制从主机和电力模块的电力的供应,
其中,电力控制模块向其供应电力的区域划分为多个电力域,且
其中,由电力控制模块供应的电力包括第一电力的第一电压和低于第一电压的第二电力的第二电压。
7.如权利要求6所述的存储装置,
其中,存储装置的第一电路集合配置为被提供有第一电压,且包括第二处理核心的存储装置的第二电路集合配置为被提供有第二电压,且其中,所述第二电路集合的数目小于所述第一电路集合的数目。
8.如权利要求1所述的存储装置,进一步包括:
时钟控制模块,配置为生成一个或多个时钟信号,
其中,时钟控制模块向其发送一个或多个时钟信号的区域划分为多个时钟域,且
其中,所述一个或多个时钟信号包括第一频率和低于第一频率的第二频率。
9.如权利要求8所述的存储装置,
其中,存储装置的第一电路集合配置为接收具有第一频率的时钟信号,且包括第二处理核心的存储装置的第二电路集合配置为接收具有第二频率的时钟信号,且
其中,所述第二电路集合的数目小于所述第一电路集合的数目。
10.一种存储装置,包括:
至少一个处理核心;
易失性存储器;
每个连接到各个非易失性存储器的多个第一存储器通道;
连接所述至少一个处理核心、所述易失性存储器和所述第一存储器通道的总线;和
保持管理模块,配置为使用所述至少一个处理核心和所述易失性存储器刷新第一非易失性存储器的至少部分,
其中,所述保持管理模块配置为当不从连接到存储装置的主机供应电力时被周期性地唤醒,将第一非易失性存储器的部分设置为目标刷新区域,选择用于刷新目标刷新区域的存储装置的最小资源组合,将与最小资源组合对应的电压和时钟频率设置为低于当从主机供应电力时,和刷新目标刷新区域,和
其中,所述最小资源组合包括至少一个处理核心的至少一部分且包括易失性存储器。
11.如权利要求10所述的存储装置,进一步包括:
连接到至少一个第二非易失性存储器的第二存储器通道,
其中,所述保持管理模块配置为使用第二存储器通道和第二非易失性存储器刷新目标刷新区域。
12.如权利要求11所述的存储装置,
其中,所述第一非易失性存储器配置为被提供有从主机供应的第一电力,和
其中,所述第二非易失性存储器配置为使得当不从主机供应第一电力时第二非易失性存储器被提供有低于第一电力的第二电力。
13.如权利要求12所述的存储装置,
其中,所述第一非易失性存储器配置为使得当第一电力供应到第一非易失性存储器时,所述第一非易失性存储器接收具有第一频率的时钟信号,和
其中,所述第二非易失性存储器配置为使得当不供应第一电力时第二非易失性存储器接收具有低于第一频率的第二频率的时钟信号。
14.如权利要求11所述的存储装置,进一步包括:
电力模块,配置为向保持管理模块供应电力,
其中,所述保持管理模块配置为使得在执行刷新操作期间,当从电力模块供应的电力变得低于基准水平时,所述保持管理模块存储关于目标刷新区域的刷新操作的刷新上下文,和
其中,所述保持管理模块配置为使得在执行刷新操作期间,当从电力模块供应的电力变得高于基准水平时,所述保持管理模块基于刷新上下文完成目标刷新区域的刷新操作。
15.一种包括至少一个非易失性存储器的存储装置的刷新方法,所述刷新方法包括:
当第一电力已经与主机断开时通过从存储装置的电力模块接收第二电力而唤醒保持管理模块;
选择至少一个非易失性存储器的目标刷新区域;
确定用于刷新目标刷新区域的存储装置的最小资源组合;
选择要对于最小资源组合供应的电力域和第二电力的电压;
选择要对于最小资源组合应用的时钟域和时钟频率;
使用最小资源组合执行目标刷新区域的刷新操作;和
设置下一唤醒时间。
16.如权利要求15所述的刷新方法,进一步包括:
在从主机供应的第一电力断开之前更新参数;
使用参数创建刷新区域列表;和
设置用于保持管理模块的唤醒时间。
17.如权利要求16所述的刷新方法,其中,选择目标刷新区域包括:
确定是否存在先前存储的刷新上下文,和
当存在先前存储的刷新上下文时,恢复刷新上下文,和基于恢复的刷新上下文更新刷新区域列表。
18.如权利要求15所述的刷新方法,其中,执行目标刷新区域的刷新操作包括:
确定供应到保持管理模块的第二电力是否小于基准水平,和
在最小资源组合的非易失性存储器中存储刷新上下文,所述刷新上下文包括在目标刷新区域中需要刷新的数据和/或系统状态日志数据。
19.如权利要求15所述的刷新方法,进一步包括:
当从主机供应第一电力时,通过使用存储装置的第一处理核心执行用于至少一个非易失性存储器的操作,
其中,执行目标刷新区域的刷新操作使用存储装置的第二处理核心。
20.如权利要求15所述的刷新方法,进一步包括:
当从主机供应第一电力时,执行用于至少一个非易失性存储器的第一非易失性存储器的操作,
其中,执行目标刷新区域的刷新操作使用至少一个非易失性存储器的第二非易失性存储器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170114768A KR102244921B1 (ko) | 2017-09-07 | 2017-09-07 | 저장 장치 및 그 리프레쉬 방법 |
KR10-2017-0114768 | 2017-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109473138A true CN109473138A (zh) | 2019-03-15 |
CN109473138B CN109473138B (zh) | 2024-01-30 |
Family
ID=65518178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811045287.4A Active CN109473138B (zh) | 2017-09-07 | 2018-09-07 | 存储装置及其刷新方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10672451B2 (zh) |
KR (1) | KR102244921B1 (zh) |
CN (1) | CN109473138B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110235111A (zh) * | 2019-04-30 | 2019-09-13 | 长江存储科技有限责任公司 | 电子设备和管理闪存的读取电平的方法 |
CN114415947A (zh) * | 2021-12-28 | 2022-04-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种Dummy read控制方法、装置及介质 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019118631A1 (de) | 2018-08-03 | 2020-02-06 | Samsung Electronics Co., Ltd. | Speichervorrichtung, welche eine Wartungsarbeit unabhängig ohne Befehl des Host initiiert, und elektronisches System mit derselben |
KR102546255B1 (ko) * | 2018-08-03 | 2023-06-21 | 삼성전자주식회사 | 호스트의 지시 없이 능동적으로 유지보수 동작을 개시하는 스토리지 장치 및 그것을 포함하는 전자 시스템 |
KR20200029810A (ko) * | 2018-09-11 | 2020-03-19 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 그의 동작방법 |
CN112486856A (zh) * | 2020-11-30 | 2021-03-12 | 珠海格力电器股份有限公司 | 显示扫描控制方法、装置、存储介质及控制设备 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040219740A1 (en) * | 2003-03-17 | 2004-11-04 | Toshiyuki Nishihara | Information processing apparatus and semiconductor memory |
US20050052081A1 (en) * | 2003-09-05 | 2005-03-10 | Mitsubishi Denki Kabushiki Kaisha | Power circuit of a vehicular electronic control unit |
WO2009042298A1 (en) * | 2007-09-26 | 2009-04-02 | Rambus Inc. | Flash memory refresh |
US20090089481A1 (en) * | 2007-09-27 | 2009-04-02 | Arjun Kapoor | Leveraging Portable System Power to Enhance Memory Management and Enable Application Level Features |
US20090292887A1 (en) * | 2008-05-22 | 2009-11-26 | Sun Microsystems, Inc. | Method and apparatus for preserving memory contents during a power outage |
US20100202240A1 (en) * | 2009-02-11 | 2010-08-12 | Stec, Inc. | State of health monitored flash backed dram module |
US20100202239A1 (en) * | 2009-02-11 | 2010-08-12 | Stec, Inc. | Staged-backup flash backed dram module |
JP2011221933A (ja) * | 2010-04-14 | 2011-11-04 | Panasonic Corp | 電子機器 |
US20120221773A1 (en) * | 2011-02-25 | 2012-08-30 | Renesas Electronics Corporation | Nonvolatile semiconductor memory device |
US20140143632A1 (en) * | 2009-04-29 | 2014-05-22 | Texas Instruments Incorporated | Method to Extend Data Retention for Flash Based Storage in a Real Time Device Processed on Generic Semiconductor Technology |
US20140226400A1 (en) * | 2013-02-12 | 2014-08-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8824222B2 (en) * | 2010-08-13 | 2014-09-02 | Rambus Inc. | Fast-wake memory |
US20140281625A1 (en) * | 2013-03-15 | 2014-09-18 | Seagatetechnology Llc | Storing System Data During Low Power Mode Operation |
JP2015203995A (ja) * | 2014-04-15 | 2015-11-16 | レノボ・シンガポール・プライベート・リミテッド | 不揮発性メモリのデータ消失を防止する方法、コンピュータおよびホスト装置。 |
CN106814840A (zh) * | 2015-12-02 | 2017-06-09 | 飞思卡尔半导体公司 | 用于处理器的低电力状态保持模式 |
US20170168890A1 (en) * | 2015-12-09 | 2017-06-15 | Samsung Electronics Co., Ltd. | Electronic system with memory data protection mechanism and method of operation thereof |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5414861A (en) | 1991-09-11 | 1995-05-09 | Fujitsu Limited | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time |
US6128746A (en) * | 1997-08-26 | 2000-10-03 | International Business Machines Corporation | Continuously powered mainstore for large memory subsystems |
US6134167A (en) * | 1998-06-04 | 2000-10-17 | Compaq Computer Corporation | Reducing power consumption in computer memory |
US6181630B1 (en) | 1999-02-23 | 2001-01-30 | Genatek, Inc. | Method of stabilizing data stored in volatile memory |
US6496939B2 (en) | 1999-09-21 | 2002-12-17 | Bit Microsystems, Inc. | Method and system for controlling data in a computer system in the event of a power failure |
US7369815B2 (en) * | 2003-09-19 | 2008-05-06 | Qualcomm Incorporated | Power collapse for a wireless terminal |
US7487391B2 (en) | 2005-08-04 | 2009-02-03 | Dot Hill Systems Corporation | Storage controller super capacitor adaptive life monitor |
JP4537909B2 (ja) | 2005-08-08 | 2010-09-08 | 株式会社東芝 | 情報記録装置 |
US7840825B2 (en) | 2006-10-24 | 2010-11-23 | International Business Machines Corporation | Method for autonomous dynamic voltage and frequency scaling of microprocessors |
US8458429B2 (en) * | 2006-12-31 | 2013-06-04 | Texas Instruments Incorporated | Memory controller idle mode |
US8074112B1 (en) | 2007-12-27 | 2011-12-06 | Marvell International Ltd. | Memory backup used in a raid system |
JP2009251627A (ja) | 2008-04-01 | 2009-10-29 | Panasonic Corp | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8093868B2 (en) | 2008-09-04 | 2012-01-10 | International Business Machines Corporation | In situ verification of capacitive power support |
JP2012515377A (ja) * | 2009-01-12 | 2012-07-05 | ラムバス・インコーポレーテッド | クロック転送低電力シグナリングシステム |
US8504759B2 (en) * | 2009-05-26 | 2013-08-06 | Micron Technology, Inc. | Method and devices for controlling power loss |
US8261136B2 (en) | 2009-06-29 | 2012-09-04 | Sandisk Technologies Inc. | Method and device for selectively refreshing a region of a memory of a data storage device |
US8370720B2 (en) | 2009-08-19 | 2013-02-05 | Ocz Technology Group, Inc. | Mass storage device and method for offline background scrubbing of solid-state memory devices |
US8307270B2 (en) * | 2009-09-03 | 2012-11-06 | International Business Machines Corporation | Advanced memory device having improved performance, reduced power and increased reliability |
US8694812B2 (en) | 2010-03-29 | 2014-04-08 | Dot Hill Systems Corporation | Memory calibration method and apparatus for power reduction during flash operation |
JP5633580B2 (ja) | 2010-12-24 | 2014-12-03 | 富士通株式会社 | ストレージ装置,制御装置および制御方法 |
KR20120091906A (ko) | 2011-02-10 | 2012-08-20 | 삼성전자주식회사 | 데이터 리텐션 동작을 수행하는 사용자 장치, 저장 장치, 그리고 그것의 데이터 리텐션 방법 |
JP5708228B2 (ja) | 2011-05-17 | 2015-04-30 | 大日本印刷株式会社 | Icカード及びicカードのリフレッシュ方法 |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
US9471121B2 (en) * | 2011-11-14 | 2016-10-18 | Texas Instruments Incorporated | Microprocessor based power management system architecture |
US9092150B2 (en) | 2011-12-22 | 2015-07-28 | Sandisk Technologies Inc. | Systems and methods of performing a data save operation |
KR20130087853A (ko) * | 2012-01-30 | 2013-08-07 | 삼성전자주식회사 | 파워 컨트롤 시스템 및 그 동작 방법 |
KR20130089472A (ko) | 2012-02-02 | 2013-08-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드 |
KR20140001535A (ko) | 2012-06-27 | 2014-01-07 | 삼성전자주식회사 | 스토리지 시스템 및 그것의 데이터 관리 방법 |
US9342259B2 (en) | 2012-09-10 | 2016-05-17 | Texas Instruments Incorporated | Nonvolatile logic array and power domain segmentation in processing device |
US9299415B1 (en) * | 2013-02-11 | 2016-03-29 | Marvell International Ltd. | Method and apparatus for automatic transition of a volatile memory between low power states |
JP2014178974A (ja) | 2013-03-15 | 2014-09-25 | Nec Casio Mobile Communications Ltd | 電子機器、その制御方法及びプログラムに関する。 |
US9543025B2 (en) | 2013-04-11 | 2017-01-10 | Sandisk Technologies Llc | Storage control system with power-off time estimation mechanism and method of operation thereof |
US9042197B2 (en) | 2013-07-23 | 2015-05-26 | Western Digital Technologies, Inc. | Power fail protection and recovery using low power states in a data storage device/system |
JP6150669B2 (ja) | 2013-08-22 | 2017-06-21 | キヤノン株式会社 | 情報処理装置、画像形成装置、及びその制御方法 |
US8843700B1 (en) | 2013-11-29 | 2014-09-23 | NXGN Data, Inc. | Power efficient method for cold storage data retention management |
US9280419B2 (en) | 2013-12-16 | 2016-03-08 | International Business Machines Corporation | Dynamic adjustment of data protection schemes in flash storage systems based on temperature, power off duration and flash age |
KR102161448B1 (ko) | 2014-02-03 | 2020-10-05 | 삼성전자 주식회사 | 멀티 채널 메모리를 포함하는 시스템 및 그 동작 방법 |
US8908443B1 (en) | 2014-05-27 | 2014-12-09 | Sandisk Technologies Inc. | Storage device and method for performing a self-refresh operation |
US9471140B2 (en) * | 2014-06-13 | 2016-10-18 | Texas Instruments Incorporated | Valid context status retention in processor power mode management |
US9361030B2 (en) | 2014-08-20 | 2016-06-07 | Sandisk Technologies Inc. | Temperature accelerated stress time |
US20160155491A1 (en) * | 2014-11-27 | 2016-06-02 | Advanced Micro Devices, Inc. | Memory persistence management control |
US9568971B2 (en) * | 2015-02-05 | 2017-02-14 | Apple Inc. | Solid state drive with self-refresh power saving mode |
KR102403253B1 (ko) | 2015-07-06 | 2022-05-30 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 스토리지 장치 |
US11462284B2 (en) * | 2015-08-31 | 2022-10-04 | Keysight Technologies, Inc. | Method and system for analyzing a refresh rate of a volatile memory device |
KR102413755B1 (ko) | 2015-11-20 | 2022-06-28 | 삼성전자주식회사 | 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법 |
KR102437591B1 (ko) | 2015-12-03 | 2022-08-30 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법 |
KR102449337B1 (ko) | 2015-12-14 | 2022-10-04 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법 |
US10242719B2 (en) * | 2016-04-08 | 2019-03-26 | Samsung Electronics Co., Ltd. | Power management of a memory device by dynamically changing supply voltage |
KR102644275B1 (ko) * | 2016-05-19 | 2024-03-06 | 삼성전자주식회사 | 리프레쉬 리드 동작을 수행하는 불휘발성 메모리 장치를 제어하는 메모리 콘트롤러의 동작 방법 |
-
2017
- 2017-09-07 KR KR1020170114768A patent/KR102244921B1/ko active IP Right Grant
-
2018
- 2018-04-06 US US15/947,442 patent/US10672451B2/en active Active
- 2018-09-07 CN CN201811045287.4A patent/CN109473138B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040219740A1 (en) * | 2003-03-17 | 2004-11-04 | Toshiyuki Nishihara | Information processing apparatus and semiconductor memory |
US20050052081A1 (en) * | 2003-09-05 | 2005-03-10 | Mitsubishi Denki Kabushiki Kaisha | Power circuit of a vehicular electronic control unit |
WO2009042298A1 (en) * | 2007-09-26 | 2009-04-02 | Rambus Inc. | Flash memory refresh |
US20090089481A1 (en) * | 2007-09-27 | 2009-04-02 | Arjun Kapoor | Leveraging Portable System Power to Enhance Memory Management and Enable Application Level Features |
US20090292887A1 (en) * | 2008-05-22 | 2009-11-26 | Sun Microsystems, Inc. | Method and apparatus for preserving memory contents during a power outage |
US20100202240A1 (en) * | 2009-02-11 | 2010-08-12 | Stec, Inc. | State of health monitored flash backed dram module |
US20100202239A1 (en) * | 2009-02-11 | 2010-08-12 | Stec, Inc. | Staged-backup flash backed dram module |
US20140143632A1 (en) * | 2009-04-29 | 2014-05-22 | Texas Instruments Incorporated | Method to Extend Data Retention for Flash Based Storage in a Real Time Device Processed on Generic Semiconductor Technology |
JP2011221933A (ja) * | 2010-04-14 | 2011-11-04 | Panasonic Corp | 電子機器 |
US8824222B2 (en) * | 2010-08-13 | 2014-09-02 | Rambus Inc. | Fast-wake memory |
US20120221773A1 (en) * | 2011-02-25 | 2012-08-30 | Renesas Electronics Corporation | Nonvolatile semiconductor memory device |
US20140226400A1 (en) * | 2013-02-12 | 2014-08-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20140281625A1 (en) * | 2013-03-15 | 2014-09-18 | Seagatetechnology Llc | Storing System Data During Low Power Mode Operation |
JP2015203995A (ja) * | 2014-04-15 | 2015-11-16 | レノボ・シンガポール・プライベート・リミテッド | 不揮発性メモリのデータ消失を防止する方法、コンピュータおよびホスト装置。 |
CN106814840A (zh) * | 2015-12-02 | 2017-06-09 | 飞思卡尔半导体公司 | 用于处理器的低电力状态保持模式 |
US20170168890A1 (en) * | 2015-12-09 | 2017-06-15 | Samsung Electronics Co., Ltd. | Electronic system with memory data protection mechanism and method of operation thereof |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110235111A (zh) * | 2019-04-30 | 2019-09-13 | 长江存储科技有限责任公司 | 电子设备和管理闪存的读取电平的方法 |
WO2020220246A1 (en) * | 2019-04-30 | 2020-11-05 | Yangtze Memory Technologies Co., Ltd. | Electronic apparatus and method of managing read levels of flash memory |
US11016705B2 (en) | 2019-04-30 | 2021-05-25 | Yangtze Memory Technologies Co., Ltd. | Electronic apparatus and method of managing read levels of flash memory |
US11567701B2 (en) | 2019-04-30 | 2023-01-31 | Yangtze Memory Technologies Co., Ltd. | Electronic apparatus and method of managing read levels of flash memory |
CN114415947A (zh) * | 2021-12-28 | 2022-04-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种Dummy read控制方法、装置及介质 |
CN114415947B (zh) * | 2021-12-28 | 2024-02-23 | 山东云海国创云计算装备产业创新中心有限公司 | 一种Dummy read控制方法、装置及介质 |
Also Published As
Publication number | Publication date |
---|---|
KR102244921B1 (ko) | 2021-04-27 |
CN109473138B (zh) | 2024-01-30 |
KR20190027675A (ko) | 2019-03-15 |
US20190074053A1 (en) | 2019-03-07 |
US10672451B2 (en) | 2020-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109473138A (zh) | 存储装置及其刷新方法 | |
TWI598882B (zh) | 用於具有非揮發性記憶體之一系統的電力預算的動態分配 | |
CN102436419B (zh) | 非易失性存储器系统及管理其电源的方法 | |
US11995348B2 (en) | Data and power management of partitioned buffer in a storage device | |
CN103635968B (zh) | 包含存储器系统控制器的设备和相关方法 | |
US8195971B2 (en) | Solid state disk and method of managing power supply thereof and terminal including the same | |
US20160070474A1 (en) | Data-Retention Controller/Driver for Stand-Alone or Hosted Card Reader, Solid-State-Drive (SSD), or Super-Enhanced-Endurance SSD (SEED) | |
CN102880556A (zh) | 一种实现Nand Flash磨损均衡的方法及其系统 | |
CN104885034A (zh) | 经由使用非易失性存储器来降低易失性存储器的功耗 | |
JP2013516716A (ja) | 電流スパイクを制限するための制御及び食い違い動作 | |
CN102193869B (zh) | 存储器管理与写入方法及其存储器控制器与储存系统 | |
US10936038B2 (en) | Power control for use of volatile memory as non-volatile memory | |
US10990153B2 (en) | Application processor and system on chip | |
CN109976673B (zh) | 一种数据写入方法和装置 | |
US11693567B2 (en) | Memory performance optimization method, memory control circuit unit and memory storage device | |
CN112162695A (zh) | 一种数据缓存方法、装置、电子设备及存储介质 | |
CN104115116A (zh) | 用于在休眠状态的装置中管理数据的系统和方法 | |
CN115910170A (zh) | 一种固态硬盘的掉电保护方法、装置及存储介质 | |
CN102103546A (zh) | 用于储存装置以进行储存管理的方法及控制单元与相关储存装置 | |
CN105404477A (zh) | 一种提高固态硬盘寿命的方法 | |
CN107407953A (zh) | 降低内存功耗的方法及计算机设备 | |
US20240176519A1 (en) | Operating methods, memory controllers, and memory systems | |
US20220407345A1 (en) | Method of controlling a charging voltage for extending the lifetime of a secondary power source and a storage device performing the same | |
CN116126214A (zh) | 存储器控制器和包括其的存储器系统的操作方法 | |
CN117149060A (zh) | 储存装置及其数据丢失防止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |