CN102436419B - 非易失性存储器系统及管理其电源的方法 - Google Patents

非易失性存储器系统及管理其电源的方法 Download PDF

Info

Publication number
CN102436419B
CN102436419B CN201110303359.2A CN201110303359A CN102436419B CN 102436419 B CN102436419 B CN 102436419B CN 201110303359 A CN201110303359 A CN 201110303359A CN 102436419 B CN102436419 B CN 102436419B
Authority
CN
China
Prior art keywords
mapping table
volatile memory
nonvolatile memory
memory
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110303359.2A
Other languages
English (en)
Other versions
CN102436419A (zh
Inventor
朱宰贤
崔永准
孙汉求
郑晓真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102436419A publication Critical patent/CN102436419A/zh
Application granted granted Critical
Publication of CN102436419B publication Critical patent/CN102436419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了一种非易失性存储器系统和一种管理其电源的方法。非易失性存储器系统包括：非易失性存储器，配置为存储包括与针对代码区域的逻辑地址相对应的物理地址和逻辑地址的列表和与针对通用(GP)区域的逻辑地址相对应的物理地址和逻辑地址的列表的第一映射表；和控制器，配置为从非易失性存储器加载第一映射表到第一存储器和从非易失性存储器加载第二映射表到第二存储器。第二存储器的加电相对于非易失性存储器系统的加电有延时，并且在条件满足时使第一或第二存储器断电，从而降低非易失性存储器系统的功耗。

Description

非易失性存储器系统及管理其电源的方法
相关申请的交叉引用
本申请根据35U.S.C.§119(a)要求申请日为2010年9月29日的第10-2010-0094638号韩国专利申请的优先权，上述专利申请的全部内容包括在本申请中作为参考。
技术领域
本发明涉及非易失性存储器系统及管理其电源的方法。
背景技术
至少一个实施例涉及存储器系统，并且更具体地，涉及非易失性存储器系统及管理其电源的方法。
对支持大容量的非易失性存储器系统的需求已经越来越多。非易失性存储器系统是一种利用非易失性半导体存储器的数据存储系统。闪速存储器装置是一种通常用在便携式电子设备中的非易失性存储器系统。闪速存储器与硬盘一样是非易失的，并且具有很快的存取速度和低功耗，因此广泛应用于嵌入式系统或移动系统中。
闪速转换层(FTL)是用于管理闪速存储器的软件。FTL接收来自文件系统的逻辑地址，并将逻辑地址转换成物理地址。所述逻辑地址是在文件系统中可识别的地址，所述物理地址是在闪速存储器中可识别的地址。FTL引用地址映射表来管理地址映射。地址映射表存储逻辑地址和与逻辑地址相对应的物理地址。地址映射表的大小可以随映射单元而变化。页映射方法、块映射方法和混合映射方法均是常见的映射方法。
在页映射方法中，映射以页为单元来执行。在块映射方法中，映射以块为单元来执行。在混合映射方法中，页映射方法和块映射方法两者均被使用。
通常，单一的块包括几十或几百页。因此，在页映射方法中映射表的大小是块映射方法中映射表大小的几十或几百倍。换句话说，在页映射方法中的地址映射表使用了比在块映射方法中的地址映射表更多的存储器。
通常在易失性的随机存取存储器(RAM)中驱动地址映射表。当地址映射表被加载到并用于静态RAM(SRAM)时，因为SRAM的尺寸很小，通常使用块映射方法。当地址映射表被加载到并用于大容量动态RAM(DRAM)时，通常使用页映射方法。
使用DRAM使待机电流和工作电流增大，导致了非易失性数据存储装置和包括非易失性数据存储装置的电子系统(例如便携式电子系统)的功耗增大。
发明内容
至少一些实施例提供了降低使用高电流消耗的易失性存储器的数据存储装置的功耗的非易失性存储器系统，和管理其电源的方法。
至少一些实施例还提供了通过管理在不同类型的易失性存储器中的地址映射表来降低功耗的非易失性存储器系统，和管理其电源的方法。
根据至少一些实施例，提供了一种非易失性存储器系统，包括：非易失性存储器，配置为存储包括与针对非易失性存储器中的代码区域的逻辑地址相对应的物理地址和逻辑地址的列表和与针对非易失性存储器中的通用(GP)区域的逻辑地址相对应的物理地址和逻辑地址的列表的第一映射表，所述GP区域配置为存储用户数据和应用程序中的至少一个；和控制器，配置为从非易失性存储器加载第一映射表到第一易失性存储器和从非易失性存储器加载第二映射表到第二易失性存储器。第二易失性存储器配置为独立于控制器接收电压。
另一个实施例公开了一种非易失性存储器系统，包括：第一易失性存储器；第二易失性存储器；非易失性存储器，配置为存储包括非易失性存储器中的代码区域的地址信息的第一映射表和包括非易失性存储器中的通用(GP)区域的地址信息的第二映射表，所述GP区域配置为存储用户数据和应用程序中的至少一个；和控制器，配置为从非易失性存储器加载第一映射表到第一易失性存储器和从非易失性存储器加载第二映射表到第二易失性存储器。第二易失性存储器配置为独立于控制器接收电压。
第二存储器的加电可相对于非易失性存储器系统的加电有延时。当不必访问非易失性存储器中的GP区域时，第二存储器可以断电。
非易失性存储器可以划分为配置为存储引导(boot)代码的代码区域、GP区域、配置为存储第一映射表的第一映射表区域、配置为存储第二映射表的第二映射表区域和配置为存储映射管理器信息的映射管理器区域，所述映射管理器信息包括第一映射表的地址信息和第二映射表的地址信息。
控制器配置为扫描非易失性存储器中的映射管理器区域，提取第一映射表的地址信息，根据第一映射表的地址信息加载第一映射表到第一易失性存储器，使用第一映射表从代码区域读取引导代码，和发送引导代码。
控制器配置为：如果控制器处理对于GP区域的访问，则在非易失性存储器接收能量之后，提供能量给第二易失性存储器。
控制器配置为：在提供能量给第二易失性存储器之后，扫描非易失性存储器中的映射管理器信息，提取第二映射表的地址信息，并且根据第二映射表的地址信息加载第二映射表到第二易失性存储器。
控制器配置为：在加载第二映射表到第二易失性存储器之后，从第一易失性存储器发送第一映射表到第二易失性存储器，将第一映射表存储在第二易失性存储器中，并且在将第一映射表存储在第二易失性存储器中之后使第一易失性存储器断电。
控制器配置为：发送存储在第二易失性存储器中的第一映射表到第一易失性存储器，备份存储在第二易失性存储器中的第二映射表到非易失性存储器，并且在空闲时间期间使第二易失性存储器断电。
控制器配置为：当第二存储器断电时，如果控制器至少一段时间内未接收到命令，则确定空闲时间。
根据至少其它的实施例，提供了一种在包括非易失性存储器和控制非易失性存储器的控制器的非易失性存储器系统中管理电源的方法。所述方法包括：存储第一映射表，所述第一映射表包括与针对代码区域的逻辑地址相对应的物理地址和逻辑地址的列表；存储第二映射表，所述第二映射表包括与针对非易失性存储器中的通用GP区域的逻辑地址相对应的物理地址和逻辑地址的列表；使非易失性存储器和控制器加电；在加电时从非易失性存储器中加载第一映射表到第一存储器；从非易失性存储器中加载第二映射表到第二存储器，和基于加载使第二存储器断电。
至少另一个实施例公开了一种非易失性存储器系统，包括配置为接收第一电压的第一存储器、配置为存储映射表的非易失性存储器和配置为从非易失性存储器中加载映射表到第一存储器和独立于第一电压控制第一存储器的操作的控制器。
附图说明
参考附图，通过详细描述其中的实施例，上述和其它的特征和优点将是显而易见的，其中：
图1是根据至少一些实施例的存储器系统的示意性框图；
图2A是描述图1中所示的非易失性存储器装置的示例结构的示意图；
图2B是描述根据至少一些实施例的图1中的存储器系统的元件的电源的框图；
图3是描述根据至少一些实施例的图1中所示的非易失性存储器装置的一种划分的图；
图4A是根据至少一些实施例管理存储器系统的电源的方法的流程图；
图4B是说明图4A中所示的方法的示例图；
图5A是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图5B是说明图5A中所示的方法的示例图；
图6是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图7是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图8是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图9是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图10是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图11是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图12是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图13A到图13F是分别描述主机的命令或存储器系统的响应的示意图；
图14是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图15A和15B是分别描述处于原始休眠模式和半休眠模式的电源状态的表；
图15C是根据至少一些实施例使能存储器系统进入原始休眠模式的主机命令的格式示意图；
图16是根据至少其它实施例管理存储器系统的电源的方法的流程图；
图17是描述主引导记录(MBR)的结构的示意图；和
图18和图19是根据至少一些实施例的装备了存储器系统的电子系统的框图。
具体实施方式
下文中将参考描述实施例的附图，对实施例进行更充分的描述。然而，实施例可能表现为很多种不同的形式，并且不应解释为限于本文中提出的实施例。相反，提供实施例，从而使本公开文件是详细的和完整的，并且完整地将实施例的范畴传达给本领域的技术人员。在图中，出于清楚起见，图层和区域的尺寸以及相对尺寸被夸大了。从始至终，相同的数字指示相同的元件。
应理解的是，当一个元件表述为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另外的元件或存在中间元件。相反，当一个元件表述为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。如本文中使用的，词语“和/或”包括一个或多个相关联的列出项的任意和所有的组合，并且可以简写为“/”。
应理解的是，尽管词语“第一”、“第二”等在本文中用来描述不同的元件，但这些元件不应受限于这些词语。这些词语只是用作区分一个元件和另外一个元件。例如，在不脱离本公开的教导的情况下，第一信号可以称作第二信号，并且同样的，第二信号可以称作第一信号。
本文中使用的术语只是出于描述特定的实施例的目的，并且不应理解为限制实施例。如本文中所使用的，不特别指明“一个”时，应理解为包括复数形式，除非上下文中另外明确指出了相反情况。进一步应理解的是，词语“包括”当用在本说明书中时，指陈述的特征、区域、整体、步骤、操作、元件和/或组件的存在，但不排除一个或更多其他特征、区域、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
除非另外定义，本文中使用的所有词语(包括技术和科学词语)具有与实施例所属领域的普通技术人员通常所理解的同样的意思。进一步应理解的是，例如在通常使用的词典中定义的词语，应解释为具有与相关技术和/或本申请的上下文中相一致的意思，并且不应理想化或过于形式化地理解，除非本文中清楚的进行了定义。
图1是根据至少一些实施例的存储器系统10的示意性框图。存储器系统10可以包括控制器100和非易失性存储器装置200。存储器系统10可以与主机155通信。
存储器系统10可以是固态硬盘(SSD)、插入式多媒体卡(eMMC)或安全数字(SD)卡。应理解的是，实施例不受此限制。非易失性存储器装置200可以是闪速存储器装置，但实施例不受此限制。例如，非易失性存储器装置200可以是相变随机存取存储器(PRAM)装置、磁阻RAM(MRAM)装置、电阻式RAM(ReRAM)装置或铁电RAM(FeRAM)装置。当非易失性存储器装置200是闪速存储器装置时，非易失性存储器装置200可以是浮栅NAND闪速存储器装置或基于NAND的电荷俘获闪存(CTF)闪速存储器装置。非易失性存储器装置200可以包括两维或三维布置的存储器单元晶体管。
控制器100控制存储器系统10的整体操作，并且控制主机155和非易失性存储器装置200之间的整体数据交换。例如，控制器100在主机155的请求下通过控制非易失性存储器装置200来写或读数据。控制器100也控制一系列必要的内部操作(例如性能调整、合并和损耗均衡)以有效管理非易失性存储器装置200或非易失性存储器装置200的特征。
非易失性存储器装置200是以非易失性形式存储数据的存储器，并且可以存储操作系统(OS)、各种程序和各种数据。控制器100的结构将详细描述。控制器100可以包括主机接口(I/F)110、第一存储器130(例如静态随机存取存储器(SRAM))、存储器I/F140、中央处理器单元(CPU)150和总线160。当第二存储器120(例如动态随机存取存储器(DRAM))图示在控制器100之外时，应理解的是，存储器120可以是控制器100的一部分。
主机I/F110包括与主机155通信的接口协议。用于与主机155通信的接口协议可以是快速外围组件互连(PCI-E)协议、高级附加装置(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议或串行连接小型计算机系统接口(串行连接SCSI：SAS)协议。然而，主机155和存储器系统10之间的接口协议并不受限于上述示例。例如，接口协议可以是通用串行总线(USB)协议、多媒体卡(MMC)协议、增强的小型磁盘接口(ESDI)协议或电子集成驱动器(IDE)协议。
第一存储器130是易失性存储器，可以是SRAM，但实施例不受此限制。第二存储器120也是易失性存储器，可以是DRAM，但实施例不受此限制。
第二存储器120和第一存储器130以易失性形式存储数据和/或程序。第一存储器130和第二存储器120分别加载并驱动第一和第二映射表，这将在下文中描述。存储器I/F140连接非易失性存储器装置200。
CPU150执行整体控制操作以向非易失性存储器装置200中写入数据和/或从其中读取数据。
尽管未示出，存储器系统10也可以包括其他元件，例如只读存储器(ROM)，其存储当存储器系统10加电时执行的代码数据，和纠错码(ECC)引擎，其对将要存储在非易失性存储器装置200中的数据进行编码和对从非易失性存储器装置200中读取的数据进行解码。
尽管在图1中第一存储器130包括在控制器100内，在其他实施例中第一存储器130可以位于控制器100之外。
图2A是描述图1中所示的非易失性存储器装置200的结构的示意图。参考图2A，非易失性存储器装置200可以包括多个存储器元件。图2A描述了具有四通道和三组(bank)的硬件结构的非易失性存储器装置200，但实施例不限于图2A。
在图2A中图示的存储器系统10中，控制器100和非易失性存储器装置200通过四个通道A、B、C和D连接，并且闪速存储器元件CA0至CA1、CB0至CB2、CC0至CC2或CD0至CD2分别连接到通道A、B、C和D。显而易见，通道的数量和列的数量可以改变。
图2B是根据至少一些实施例描述存储器系统10的元件的电源的框图。参考图2B，主机155中的电源管理集成电路(PMIC)20提供不同电压的电源给存储器系统10中的控制器100、第二存储器120和非易失性存储器装置200。例如，PMIC20提供控制器核心电压VCC和控制器外围电压VCQ给控制器100，提供DRAM核心电压VDC和DRAM外围电压VDQ给第二存储器120，并提供非易失性存储器核心电压VNC和非易失性外围电压VNQ给非易失性存储器装置200。
如上所描述的，根据实施例，电源可以独立提供给存储器系统10的元件，并且每一个元件的电源可以独立控制。当主机155使到存储器系统10的元件之一(例如第二存储器120)断电时，该断电可以称为物理断电或硬断电。另外，存储器系统10可以内部使第一存储器130和第二存储器120中的至少一个断电。该断电可以称为软断电。
图3是根据至少一些实施例描述图1中所示的非易失性存储器装置200的划分的框图。此划分将非易失性存储器装置200的整个存储器区域分为至少两个区域。参考图3，非易失性存储器装置200可以划分为映射管理器区域210、第一映射表区域220、第二映射表区域230、引导代码区域240和通用(GP)区域250和260。这种划分可以是逻辑的或物理的划分。
如图3中所图示，非易失性存储器装置200可以包括多个NAND存储器元件NAND#1和NAND#2。NAND存储器元件NAND#1可划分为映射管理器区域210、第一映射表区域220、第二映射表区域230、引导代码区域240和GP区域250。NAND存储器元件NAND#2可以整个分配给GP区域260。映射管理器区域210存储映射管理器信息，包括第一映射表211的地址信息和第二映射表212的地址信息。第一映射表区域220存储与针对引导代码区域240的逻辑地址相对应的物理地址和逻辑地址的地址映射列表。第二映射表区域230存储与针对GP区域250的逻辑地址相对应的物理地址和逻辑地址的地址映射列表。
引导代码区域240存储用于安装了存储器系统10的电子系统(例如便携式电子设备)的操作的基础引导代码或OS。GP区域250存储用户数据和应用程序。
图4A是根据至少一些实施例管理存储器系统10的电源的方法流程图。图4B是说明图4A中图示的方法的框图。
参考图4A和4B，当存储器系统10在操作S110中加电后，在操作S120中，控制器110扫描非易失性存储器装置200的映射管理器区域210，以检查将要加载到第一存储器130中的第一映射表的物理地址。随后，在操作S130中，控制器100加载与所述物理地址相对应的第一映射表到第一存储器130中。
在操作S140中，控制器100参考加载到第一存储器130中的第一映射表从引导代码区域240中读取引导代码。在操作S150中，已读取的引导代码通过主机I/F110发送至主机155。主机155利用引导代码执行引导。
如上所描述，当读取引导代码且执行引导时，到第二存储器120的电源可以中断。因此，即使当存储器系统10加电时，第二存储器120在引导期间是断电的。引导完成之后，可为第二存储器120供电。
因此，存储器系统10延迟了对第二存储器120的供电，从而使电源在加电瞬间之后提供，从而降低了功耗。
图5A是根据至少其它实施例管理存储器系统10的电源的方法的流程图。图5B是说明图5A中图示的方法的框图。
参考图5A和5B，在操作S210中，控制器100确定是否从主机155中接收到对于GP区域250的访问请求。在操作S220中，当确定接收到对于GP区域250的访问请求时，控制器100为第二存储器120供电。当有数据要写入到GP区域250或需要从GP区域250中读取数据时，生成对于GP区域250的访问请求。
在操作S230中，当确定接收到对于GP区域250的访问请求时，控制器100也扫描非易失性存储器装置200的映射管理器区域210，以检查将要加载到第二存储器120的第二映射表的物理地址。随后，在操作S240中，控制器100加载存储在所述物理地址处的第二映射表到第二存储器120。
在操作S250中，控制器100可参考加载到第二存储器120中的第二映射表，从GP区域250中读取数据文件或应用程序。在操作S260中，已经读取的数据经过主机I/F110发送至主机155。
如上所描述，当有对于GP区域250的访问请求时，为第二存储器120供电。换句话说，当控制器100加电时，第二存储器120并未同时加电，但对第二存储器120的供电延迟至接收到对于GP区域250的访问请求为止。因此，降低了功耗。
图6是根据至少其他实施例管理存储器系统10的电源的方法的流程图。图6的方法可以在图5A中所示的方法之后执行。
参考图6，在操作S310中，当第二存储器120激活时，也就是说，当为第二存储器120供电时，控制器100发送加载到第一存储器130中的第一映射表到第二存储器120，并在操作S320中，在第二存储器120中存储第一映射表，并在操作S330中，使第一存储器130断电。如上所描述，在第二存储器120加电后，在第一存储器130中驱动的第一映射表在第二存储器120中被存储并驱动，从而使第一存储器130可断电。
图7是根据至少其它实施例管理存储器系统10的电源的方法的流程图。图7中所示的方法可在图6中所示的方法之后执行。
参考图7，在操作S410中，当出现空闲时间时，控制器100发送存储在第二存储器120中的第一映射表到第一存储器130，并在操作S420中，在第一存储器130中存储第一映射表，并在操作S430中，将存储在第二存储器120中的第二映射表备份至非易失性存储器装置200中。在操作S440中，控制器100也更新映射管理器区域210，然后在操作S450中，使第二存储器120断电。虽然未在图7中图示，控制器100也可以使参考第二存储器120中的第二映射表而被管理的非易失性存储器断电。例如，当存在多个非易失性存储器芯片时，整片分配为GP区域的非易失性存储器芯片可以在第二存储器120断电时断电。如此使非易失性存储器断电将在下文中详细描述。
如上所描述，当出现空闲时间时，第二存储器120断电，从而降低了功耗。在第二存储器120断电之前，执行了一系列操作以备份并更新第一和第二映射表和映射管理器。
空闲时间的出现可以由控制器100或主机155确定。例如，当在至少一段预定的时间期间(例如1秒或5秒)内未接收到来自主机155的命令时，控制器100可利用计时器确定空闲时间的出现。可选地，主机155可利用命令请求使第二存储器120断电。
图8是根据至少其它实施例管理存储器系统10的电源的方法的流程图。参考图8，当主机155在至少一段预定的时间期间内不需要访问非易失性存储器装置200时，第二存储器120可以通过下列步骤断电。虽然未图示，参考第二存储器120中的第二映射表来管理的非易失性存储器也可以断电。
在操作S510中，主机155发送flush命令到存储器系统10。所述flush命令可以是在第二存储器120断电之前为备份第二存储器120的数据而定义的主机命令。在操作S520中，在接收到flush命令后，控制器100发送存储在第二存储器120中的第一映射表到第一存储器130并将其存储在第一存储器130中，并且在操作S530中，备份存储在第二存储器120中的第二映射表到非易失性存储器装置200中。另外，在操作S540中，控制器100更新映射管理器区域210。随后，在操作S550中，控制器100发送指示第二存储器120的数据备份已经完成的备份完成响应到主机155。在操作S560中，主机155发送断电命令到存储器系统10。在操作S570中，响应断电命令，控制器100使第二存储器120断电。因此，当主机物理上为第二存储器120供电时，存储器系统10从内部使第二存储器120断电。如图13C所示，断电命令可以包括指示断电命令的标识符和DRAM加电/关闭字段。当DRAM加电/关闭字段设置为“0”时，断电命令指示断电。当DRAM加电/关闭字段设置为“1”时，断电命令指示加电。
虽然未图示，在使第二存储器120断电之后，控制器100可发送断电完成响应到主机。如图13B所示，断电完成响应可以包括指示响应的标识符和DRAM加电/断电就绪字段。当DRAM加电/断电就绪字段设置为“0”时，断电完成响应指示断电。当DRAM加电/断电就绪字段设置为“1”时，断电完成响应指示加电。
图9是根据至少其它实施例管理存储器系统10的电源的方法的流程图。图9中图示的方法类似于图8中类似的方法，因此，这里只描述它们之间的区别以避免重复。
在图8中图示的方法中，存储器系统10响应来自主机155的断电命令在内部使第二存储器120断电；而在图9中图示的方法中，主机155切断到到第二存储器120的输电线。
图10是根据至少其它的实施例管理存储器系统10的电源的方法的流程图。图10中图示的方法类似于图8中类似的方法，因此，这里只描述它们之间的区别以避免重复。在图8中图示的方法中，主机155利用两种命令，即flush命令和断电命令，以备份第二存储器120的数据和使第二存储器120断电；而在图10中图示的方法中，主机155利用单一命令，即待机命令，以备份第二存储器120的数据和使第二存储器120断电。如图13A所图示，待机命令包括指示待机命令的标识符和DRAM加电/断电字段。
详细地，在操作S515中，主机155发送待机命令到存储器系统10。在操作S520中，在接收到待机命令后，控制器100发送存储在第二存储器120中的第一映射表到第一存储器130，并将其存储在第一存储器130中，并在操作S530中，备份第二存储器120中的第二映射表到非易失性存储器装置200中。另外，在操作S540中，控制器100更新映射管理器区域210，然后在操作S572中，使第二存储器120断电。因此，当主机物理上为第二存储器120供电时，存储器系统10可以从内部使第二存储器120断电。在操作S580中，使第二存储器120断电之后，控制器100发送断电完成响应到主机155。
图11是根据至少其它实施例管理存储器系统10的电源的方法的流程图。参考图11，当非易失性存储器装置200包括多个非易失性存储器元件时，主机155发送NAND区(zone)检查命令到存储器系统10以检查存储了引导代码的非易失性存储器区。本文中，区可以是彼此共享电源的至少一个非易失性存储器元件。例如，彼此共享通道的非易失性存储器元件可以形成一个单一区。
在接收到NAND区检查命令后，控制器100利用区状态响应将存储引导代码的非易失性存储器区通知主机155。
然后，主机155使区内除了存储引导代码的区之外的非易失性存储器元件断电。NAND区检查命令和区状态响应分别在图13D和13E中作为示例图示。
当之前描述的实施例用来降低存储器系统10中的第二存储器120的功耗时，图11中图示的方法用来降低存储器系统10中的非易失性存储器装置200的功耗。当第二存储器120断电时，使用图11中图示的方法。
图12是根据至少其它实施例管理存储器系统10的电源的方法的流程图。参考图12，在第二存储器120的电源被中断的待机状态中，主机155利用命令恢复第二存储器120的电源。
在操作S810中，当主机155接收到执行如网页浏览器(例如SWAP)或MP3播放器(例如Multimedia)之类的程序的请求时，主机155发送DRAM唤醒命令到存储器系统10。
如图13F所图示，DRAM唤醒命令可以包括指示DRAM唤醒命令的标识符和请求逻辑地址。
在操作S830中，响应DRAM唤醒命令，存储器系统10可以对与请求逻辑地址相对应的映射表给予优先权，并首先加载映射表到第二存储器120中。
如上所描述，主机155唤醒DRAM，即第二存储器120，并指定最先载入的映射表，从而当第二存储器120的电源恢复时，防止了映射表加载的延时。
图14是根据至少其它实施例管理存储器系统10的电源的方法的流程图。图15A和15B是分别描述原始休眠模式和半休眠模式的电源状态的示意图。图15C是根据至少一些实施例使能存储器系统10进入原始休眠模式的主机命令的格式示意图。
主机155可以发送如图15C中所示的命令CMD5到存储器系统10，以使能存储器系统10进入原始休眠模式。命令CMD5可由32比特[31:0]组成。低位15比特[14:0]可设置为“0”，并且第16低位比特[15]可用来指示休眠或唤醒状态。例如，当第16低位比特[15]设置为“1”时，命令CMD5可用作休眠命令。当第16低位比特[15]设置为“0”时，命令CMD5可用作唤醒命令。
为了使存储器系统10能进入原始休眠模式，主机155发送第16低位比特[15]设置为“1”的命令CMD5到存储器系统10。然后，存储器系统10响应命令CMD5进入原始休眠模式。在原始休眠模式，包括在存储器系统10中的控制器100、第二存储器(即DRAM120)和第一和第二NAND存储器元件(例如第一和第二NAND存储器芯片)NAND#1和NAND#2等的电源关闭，如图15A所图示。
另外，主机155可以改变并发送如图15C所描述的命令CMD5到存储器系统10，以使存储器系统10进入半休眠模式。用于半休眠模式的命令CMD5由32比特[31:0]组成。低14比特[13:0]可设置为“0”，且第15低位比特[14]可用来指示休眠或唤醒状态。例如，当第15低位比特[14]设置为“1”时，命令CMD5可用作半休眠命令。当第16低位比特[15]设置为“0”时，命令CMD5可用作唤醒命令。
为了使存储器系统10能进入半休眠模式，主机155可以发送第15低位比特[14]设置为“1”的命令CMD5到存储器系统10。然后，存储器系统10响应命令CMD5进入半休眠模式。在半休眠模式，包括在存储器系统10中的控制器100和第一NAND存储器元件(例如第一NAND存储器芯片)NAND#1的电源处于开启状态，而包括在存储器系统10中的第二存储器(即DRAM120)和第二NAND存储器元件(例如第二NAND存储器芯片)NAND#2的电源关闭，如图15B所图示。
图14描述了利用用于半休眠模式的命令CMD5使存储器系统10能进入半休眠模式的方法。参考图14，在操作S1010中，主机155发送用于半休眠模式的命令CMD5到存储器系统10。然后，在操作S1020中，存储器系统10响应用于半休眠模式的命令CMD5在内部产生flush命令，并且在操作S1030中，备份第二存储器120的数据。接下来，在操作S1040中，存储器系统10在内部产生深度断电(DPD)命令，并且在操作S1050中使第二存储器120断电。
最后，在操作S1060中，存储器系统10使参考第二存储器120中的第二映射表管理的非易失性存储器元件(例如第二NAND存储器芯片)断电。
如上所描述，第二存储器120和非易失性存储器区域利用主机命令断电，从而降低了功耗。
图16是根据至少其它实施例管理存储器系统的电源的方法的流程图。参考图16，在操作S910中，当非易失性存储器装置200的存储器区被划分为多个区域(例如，映射管理器区域、第一映射表区域、第二映射表区域、引导代码区域和GP区域)时，在操作S920中产生主引导记录(MBR)。
图17是描述MBR的结构的示意图。参考图17，MBR600是存储在第0个逻辑扇区的信息，且包括分区信息。例如，MBR600可以包括第一分区信息“分区1”到第四分区信息“分区4”。分区信息610可以是16字节的数据。
详细地，每一个分区信息610包括引导标志、类型码、逻辑块地址(LBA)开始和扇区数量。
回头参考图16，在操作S930中，控制器100根据MBR600产生映射管理器。换句话说，由于MBR600包括第一映射表区域的分区信息610和第二映射表区域的分区信息，可从MBR600中提取第一映射表的地址信息和第二映射表的地址信息，并且产生映射管理器。在操作S940中，映射管理器存储在映射管理器区域中。
可在存储器系统10投入市场之前预先存储、或利用MBR600产生映射管理器。例如，当非易失性存储器装置200的存储器区在投入市场之后被用户分区时，映射管理器可根据MBR600产生并存储在映射管理器区域。
图18和图19是根据至少一些实施例的装备了存储器系统的电子系统的框图。参考图18，电子系统900可以包括存储器系统10、电源910、中央处理单元(CPU)920、RAM930、用户接口940和电连接这些元件的系统总线950。
CPU920控制电子系统900的整体操作。RAM930存储电子系统900的操作所需的信息。用户接口940提供电子系统900和用户之间的接口。电源910为内部组元如CPU920、RAM930、用户接口940和存储器系统10提供电能。
CPU920可以相当于主机155，且存储器系统10可响应来自主机155的命令存储或读取数据。
如图19中所图示的电子系统900’具有与图18中所图示的电子系统900的相似的配置，因此这里只描述它们之间的区别，以避免重复描述。
与图18中所图示的电子系统相比较，图19中所图示的电子系统900’进一步包括RAID控制器卡960。RAID控制器卡960连接在主机155和多个存储器系统10-1到10-k之间，以遵从主机155来控制多个存储器系统10-1到10-k。
图18和19中所图示的电子系统900和900’可以是计算机、个人数字助手(PDA)、移动电话(蜂窝电话)、智能电话、MP3播放器、便携式多媒体播放器(PMP)、汽车导航系统或移动互联网设备(MID)，但不局限于上述所列出的产品。
实施例也可以表现存储在计算机可读存储介质中的计算机可读代码。计算机可读存储介质包括所有类型的存储可由计算机系统读取的数据的存储设备。
计算机可读存储介质可以是ROM、RAM、CD-ROM、磁带、软盘、光学数据存储设备等。
另外，当计算机可读存储介质可以分布在网络化的计算机系统中时，计算机可读代码可以以分布式方式存储和执行。用于实现实施例功能程序、代码和代码段可以很轻易的由技术领域的程序员完成。
根据至少一些实施例，非易失性存储器系统的地址映射表被分成两种类型的映射表，即经常使用的代码区域的映射表和用户数据区域的映射表。代码区域的映射表在第一存储器(例如SRAM)中驱动，且用户数据区域的映射表在第二存储器(例如DRAM)中驱动。当不访问用户数据区域时，第二存储器，即DRAM被断电，从而降低了待机电流。
当非易失性存储器系统用在移动电话中时，在由OS提供的简单操作如通话或短信中不使用第二存储器，即DRAM，从而也降低了工作电流。
因此，降低了非易失性存储器系统和包括其的电子系统的功耗。
虽然参考其实施例具体示出和描述了示例实施例，应被本领域普通技术人员所理解的是，在不脱离权利要求所定义的精神和范围的情况下，可作出形式和细节上的各种改变。

Claims (22)

1.一种非易失性存储器系统，包括：
第一易失性存储器；
第二易失性存储器；
非易失性存储器，配置为存储包括非易失性存储器中的代码区域的地址信息的第一映射表和包括非易失性存储器中的通用GP区域的地址信息的第二映射表，所述GP区域配置为存储用户数据和应用程序中的至少一个，和
控制器，配置为从非易失性存储器加载第一映射表到第一易失性存储器和从非易失性存储器加载第二映射表到第二易失性存储器，所述第二易失性存储器配置为独立于控制器接收电压，以及
其中，所述非易失性存储器系统配置为在向所述控制器提供控制器供电之后向所述第二易失性存储器提供第二易失性存储器供电。
2.根据权利要求1所述的非易失性存储器系统，其中控制器配置为处理访问请求，和在控制器未接收到对于GP区域的访问请求时使第二易失性存储器断电。
3.根据权利要求2所述的非易失性存储器系统，其中非易失性存储器被划分为配置为存储引导代码的代码区域、GP区域、配置为存储第一映射表的第一映射表区域、配置为存储第二映射表的第二映射表区域和配置为存储映射管理器信息的映射管理器区域，所述映射管理器信息包括第一映射表的地址信息和第二映射表的地址信息。
4.根据权利要求3所述的非易失性存储器系统，其中控制器配置为：扫描非易失性存储器中的映射管理器区域，提取第一映射表的地址信息，根据第一映射表的地址信息加载第一映射表到第一易失性存储器，使用第一映射表从代码区域读取引导代码，和发送引导代码。
5.根据权利要求3所述的非易失性存储器系统，其中控制器配置为：如果控制器处理对于GP区域的访问请求，则在非易失性存储器系统接受供电之后，为第二易失性存储器供电。
6.根据权利要求5所述的非易失性存储器系统，其中控制器配置为：在为第二易失性存储器供电之后，扫描非易失性存储器中的映射管理器信息，提取第二映射表的地址信息，并且根据第二映射表的地址信息加载第二映射表到第二易失性存储器。
7.根据权利要求6所述的非易失性存储器系统，其中控制器配置为：在加载第二映射表到第二易失性存储器之后，从第一易失性存储器发送第一映射表到第二易失性存储器，将第一映射表存储在第二易失性存储器中，并且在将第一映射表存储在第二易失性存储器中之后使第一易失性存储器断电。
8.根据权利要求7所述的非易失性存储器系统，其中控制器配置为：在空闲时间期间，发送存储在第二易失性存储器中的第一映射表到第一易失性存储器，备份存储在第二易失性存储器中的第二映射表到非易失性存储器，并且使第二易失性存储器断电。
9.根据权利要求8所述的非易失性存储器系统，其中控制器配置为：如果控制器在至少一段时间内未接收到命令，则确定空闲时间。
10.根据权利要求7所述的非易失性存储器系统，其中控制器配置为：如果控制器接收到flush命令，则发送存储在第二易失性存储器中的第一映射表到第一易失性存储器，备份存储在第二易失性存储器中的第二映射表到非易失性存储器，并且发送备份完成响应。
11.根据权利要求6所述的非易失性存储器系统，其中控制器配置为：如果控制器接收到flush命令，则发送存储在第二易失性存储器中的第一映射表到第一易失性存储器，备份存储在第二易失性存储器中的第二映射表到非易失性存储器，然后发送备份完成响应。
12.根据权利要求6所述的非易失性存储器系统，其中控制器配置为：接收待机命令，并且控制器配置为响应待机命令备份存储在第二易失性存储器中的第二映射表到非易失性存储器，使第二易失性存储器断电，并发送断电完成响应。
13.根据权利要求5所述的非易失性存储器系统，其中
非易失性存储器包括至少两个非易失性存储器元件；以及
控制器配置为：使第二易失性存储器断电，并且如果第二易失性存储器断电，则使在所述至少两个非易失性存储器元件之中分配给GP区域的非易失性存储器元件断电。
14.根据权利要求10所述的非易失性存储器系统，其中控制器配置为：接收第二易失性存储器唤醒命令，并响应于第二易失性存储器唤醒命令恢复为第二易失性存储器供电。
15.根据权利要求14所述的非易失性存储器系统，其中
第二存储器唤醒命令包括命令标识符和逻辑地址，和
控制器配置为：从非易失性存储器加载与逻辑地址相对应的第一映射表列表到第二易失性存储器，第一映射表列表在第二映射表中的映射表列表之中。
16.根据权利要求3所述的非易失性存储器系统，其中如果非易失性存储器被分区，则产生主引导记录MBR；并且
根据MBR产生映射管理器并且将映射管理器存储在映射管理器区域。
17.根据权利要求15所述的非易失性存储器系统，其中将MBR存储在逻辑块地址为“0”的扇区，并且MBR包括非易失性存储器的分区信息。
18.根据权利要求1所述的非易失性存储器系统，其中第一易失性存储器是静态随机存取存储器SRAM，并且第二易失性存储器是动态随机存取存储器DRAM。
19.根据权利要求2所述的非易失性存储器系统，其中
非易失性存储器配置为存储第一和第二映射表的地址信息，
第一映射表的地址信息包括第一映射表的开始地址和结束地址，和
第二映射表的地址信息包括第二映射表的开始地址和结束地址。
20.根据权利要求1所述的非易失性存储器系统，其中代码区域和GP区域的地址信息均包括逻辑地址列表和与逻辑地址相对应的物理地址。
21.一种用于移动设备的多媒体卡，包括：
非易失性存储器系统，所述非易失性存储器系统包括：
第一易失性存储器；
第二易失性存储器；
非易失性存储器，配置为存储包括非易失性存储器中的代码区域的地址信息的第一映射表和包括非易失性存储器中的通用GP区域的地址信息的第二映射表，GP区域配置为存储用户数据和应用程序中的至少一个，和
控制器，配置为从非易失性存储器加载第一映射表到第一易失性存储器，和从非易失性存储器加载第二映射表到第二易失性存储器，所述第二易失性存储器配置为独立于控制器接收电压，以及
其中，所述非易失性存储器系统配置为相对于向所述控制器提供控制器供电来延迟向所述第二易失性存储器提供第二易失性存储器供电。
22.根据权利要求21所述的用于移动设备的多媒体卡，其中第一存储器是静态随机存取存储器SRAM，并且第二存储器是动态随机存取存储器DRAM。
CN201110303359.2A 2010-09-29 2011-09-29 非易失性存储器系统及管理其电源的方法 Active CN102436419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0094638 2010-09-29
KR1020100094638A KR101736384B1 (ko) 2010-09-29 2010-09-29 비휘발성 메모리 시스템

Publications (2)

Publication Number Publication Date
CN102436419A CN102436419A (zh) 2012-05-02
CN102436419B true CN102436419B (zh) 2016-04-20

Family

ID=45871829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110303359.2A Active CN102436419B (zh) 2010-09-29 2011-09-29 非易失性存储器系统及管理其电源的方法

Country Status (3)

Country Link
US (3) US9098398B2 (zh)
KR (1) KR101736384B1 (zh)
CN (1) CN102436419B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
KR20130051564A (ko) * 2011-11-10 2013-05-21 삼성전자주식회사 메모리 모듈, 이를 포함하는 보드 어셈블리, 이를 포함하는 메모리 시스템, 및 상기 메모리 시스템의 동작 방법
US9311226B2 (en) * 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
CN104798060A (zh) * 2013-01-30 2015-07-22 惠普发展公司，有限责任合伙企业 存储器模块中数据的运行时备份
KR102025240B1 (ko) * 2013-04-01 2019-11-04 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20140123203A (ko) * 2013-04-11 2014-10-22 삼성전자주식회사 메모리 시스템
KR20150006614A (ko) * 2013-07-09 2015-01-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20150015764A (ko) * 2013-08-01 2015-02-11 삼성전자주식회사 스토리지 디바이스 및 이를 포함하는 스토리지 시스템
US11733932B2 (en) 2013-09-27 2023-08-22 Hewlett Packard Enterprise Development Lp Data management on memory modules
US9442560B2 (en) * 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode
CN104281535B (zh) * 2014-09-24 2017-11-17 北京兆易创新科技股份有限公司 一种映射表在内存中的处理方法和装置
US10198320B2 (en) 2014-10-31 2019-02-05 Hewlett-Packard Development Company, L.P. Power-loss protection
CN105786398B (zh) * 2014-11-18 2019-04-05 财团法人工业技术研究院 存储器映射方法和存储器映射系统
US10152413B2 (en) * 2015-06-08 2018-12-11 Samsung Electronics Co. Ltd. Nonvolatile memory module and operation method thereof
KR20160148390A (ko) 2015-06-16 2016-12-26 에스케이하이닉스 주식회사 메모리 시스템
KR102403266B1 (ko) * 2015-06-22 2022-05-27 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
CN105067067A (zh) * 2015-08-03 2015-11-18 重庆川仪自动化股份有限公司 数据存储的方法及装置
KR102396441B1 (ko) * 2015-08-11 2022-05-10 삼성전자주식회사 통신 중단시 데이터 손실을 방지하도록 동작하는 스토리지 장치
KR20170021402A (ko) * 2015-08-17 2017-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US20170060436A1 (en) * 2015-09-02 2017-03-02 Intel Corporation Technologies for managing a reserved high-performance memory region of a solid state drive
US10866737B2 (en) * 2015-09-17 2020-12-15 Intel Corporation Apparatus, method and system to store information for a solid state drive
CN105243025B (zh) * 2015-09-25 2019-04-19 北京联想核芯科技有限公司 一种映射表的形成及加载方法、电子设备
CN105353989B (zh) 2015-11-19 2018-12-28 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统
CN106933751B (zh) * 2015-12-29 2019-12-24 澜起科技股份有限公司 用于保护动态随机访问存储器的方法和设备
US10114550B2 (en) 2016-01-07 2018-10-30 Samsung Electronics Co., Ltd. Data storage device and data processing system including the data storage device
US10289544B2 (en) * 2016-07-19 2019-05-14 Western Digital Technologies, Inc. Mapping tables for storage devices
KR102666489B1 (ko) * 2016-09-09 2024-05-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180032728A (ko) * 2016-09-22 2018-04-02 삼성전자주식회사 저장 장치, 저장 장치를 포함하는 사용자 장치, 및 사용자 장치의 동작 방법
TWI619018B (zh) * 2016-11-10 2018-03-21 慧榮科技股份有限公司 可用於資料儲存裝置之垃圾蒐集方法
TWI664568B (zh) * 2016-11-15 2019-07-01 慧榮科技股份有限公司 資料儲存裝置之操作方法
CN107016039B (zh) * 2017-01-06 2020-11-03 创新先进技术有限公司 数据库写入的方法和数据库系统
KR102398201B1 (ko) * 2017-06-30 2022-05-17 삼성전자주식회사 프로세서의 개입 없이 단순 작업을 관리하는 스토리지 장치
KR102507302B1 (ko) * 2018-01-22 2023-03-07 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR102535828B1 (ko) * 2018-02-06 2023-05-23 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러의 동작 방법
KR20190124015A (ko) * 2018-04-25 2019-11-04 에스케이하이닉스 주식회사 저항 변화 메모리 장치를 포함하는 메모리 시스템 및 그 동작 방법
US11552811B2 (en) 2018-06-14 2023-01-10 Hewlett-Packard Development Company, L.P. Conferencing with error state HID notification
CN110618784B (zh) * 2018-06-19 2022-10-14 宏碁股份有限公司 数据存储装置及其操作方法
CN110895445B (zh) * 2018-09-12 2021-09-14 华为技术有限公司 数据处理方法和系统
US11347860B2 (en) * 2019-06-28 2022-05-31 Seagate Technology Llc Randomizing firmware loaded to a processor memory
KR20210110071A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11055176B1 (en) * 2020-04-24 2021-07-06 Western Digital Technologies, Inc. Storage devices hiding parity swapping behavior
US11036625B1 (en) * 2020-04-24 2021-06-15 Micron Technology, Inc. Host-resident translation layer write command associated with logical block to physical address of a memory device
US11194494B2 (en) 2020-04-24 2021-12-07 Western Digital Technologies, Inc. Storage devices hiding parity swapping behavior
CN112965665B (zh) * 2021-03-09 2023-09-26 华泰证券股份有限公司 一种基于sas和ssd的gp数据库数据存储方法
WO2024044876A1 (en) * 2022-08-29 2024-03-07 Micron Technology, Inc. Receiving executable instructions from volatile memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
GB0123422D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Improved memory controller
KR100786603B1 (ko) 2002-11-28 2007-12-21 가부시끼가이샤 르네사스 테크놀로지 메모리 모듈, 메모리시스템 및 정보기기
KR100764875B1 (ko) 2005-08-17 2007-10-09 주식회사 유비스티 플래시 메모리를 이용한 저전력환경을 위한 컴퓨터 시스템및 그 운영방법
KR101469512B1 (ko) 2007-01-10 2014-12-05 모바일 세미컨덕터 코오포레이션 외부 컴퓨팅 디바이스의 성능 향상을 위한 어댑티브 메모리 시스템
JP2008186243A (ja) 2007-01-30 2008-08-14 Kyocera Corp 受信制御装置および受信制御方法
JP2009050828A (ja) * 2007-08-29 2009-03-12 Shibaura Mechatronics Corp ペースト塗布装置及びペースト塗布方法
US8239612B2 (en) * 2007-09-27 2012-08-07 Tdk Corporation Memory controller, flash memory system with memory controller, and control method of flash memory
US8291297B2 (en) * 2008-12-18 2012-10-16 Intel Corporation Data error recovery in non-volatile memory
JP5198245B2 (ja) * 2008-12-27 2013-05-15 株式会社東芝 メモリシステム
US9244836B2 (en) * 2009-11-23 2016-01-26 Agiga Tech Inc. Flash memory organization for reduced failure rate

Also Published As

Publication number Publication date
US20120079171A1 (en) 2012-03-29
CN102436419A (zh) 2012-05-02
US9098398B2 (en) 2015-08-04
US20150339075A1 (en) 2015-11-26
US20170010832A1 (en) 2017-01-12
US9465553B2 (en) 2016-10-11
KR101736384B1 (ko) 2017-05-16
US9817596B2 (en) 2017-11-14
KR20120033372A (ko) 2012-04-09

Similar Documents

Publication Publication Date Title
CN102436419B (zh) 非易失性存储器系统及管理其电源的方法
US9383808B2 (en) Dynamic allocation of power budget for a system having non-volatile memory and methods for the same
US8234466B2 (en) Flash memory storage system applying SLC NAND flash memory and MLC NAND flash memory and data writing method thereof
EP3872641B1 (en) Storage device and method of operating the storage device
US8195971B2 (en) Solid state disk and method of managing power supply thereof and terminal including the same
CN111625188B (zh) 一种存储器及其数据写入方法与存储系统
CN101625897B (zh) 用于快闪存储器的数据写入方法、储存系统与控制器
CN111399752B (zh) 不同类型存储单元的控制装置及方法
US11775188B2 (en) Communications to reclaim storage space occupied by proof of space plots in solid state drives
US20230244394A1 (en) Gradually Reclaim Storage Space Occupied by a Proof of Space Plot in a Solid State Drive
US11960756B2 (en) Management of storage space in solid state drives to support proof of space activities
CN105607862A (zh) 一种dram与mram结合具有备份电源的固态硬盘
US20220229775A1 (en) Data storage device and operating method thereof
CN103186470B (zh) 存储器储存装置及其存储器控制器与数据写入方法
CN103198861A (zh) 存储器储存装置、存储器控制器与控制方法
TW202134859A (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
CN116417025A (zh) 一种掉电处理方法、固态硬盘及计算设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant