KR20150006614A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20150006614A
KR20150006614A KR20130080211A KR20130080211A KR20150006614A KR 20150006614 A KR20150006614 A KR 20150006614A KR 20130080211 A KR20130080211 A KR 20130080211A KR 20130080211 A KR20130080211 A KR 20130080211A KR 20150006614 A KR20150006614 A KR 20150006614A
Authority
KR
South Korea
Prior art keywords
address mapping
mapping table
data storage
storage device
controller
Prior art date
Application number
KR20130080211A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130080211A priority Critical patent/KR20150006614A/ko
Priority to US14/038,281 priority patent/US20150019794A1/en
Publication of KR20150006614A publication Critical patent/KR20150006614A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 동작 속도를 향상시키기 위한 동작 방법에 관한 것이다. 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 어드레스 맵핑 테이블 구분 기준에 따라서 핫(hot) 어드레스 맵핑 테이블을 관리하는 단계; 및 상기 데이터 저장 장치의 동작 시작 시, 상기 핫 어드레스 맵핑 테이블을 동작 메모리 장치에 프리로딩하는 단계를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 동작 속도를 향상시키기 위한 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
데이터 저장 장치를 액세스하는 호스트 장치는 논리 어드레스를 데이터 저장 장치로 제공한다. 데이터 저장 장치는 제공된 논리 어드레스를 데이터 저장 장치의 물리 어드레스로 변환하고, 변환된 물리 어드레스에 기반하여 요청된 동작을 수행한다. 이러한 어드레스 변환 동작을 위해서, 데이터 저장 장치는 어드레스 맵핑 테이블을 관리할 수 있다.
본 발명의 실시 예는 데이터 저장 장치의 동작 속도를 향상시키기 위한 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 어드레스 맵핑 테이블 구분 기준에 따라서 핫(hot) 어드레스 맵핑 테이블을 관리하는 단계; 및 상기 데이터 저장 장치의 동작 시작 시, 상기 핫 어드레스 맵핑 테이블을 동작 메모리 장치에 프리로딩하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 물리 어드레스와 호스트 장치로부터 제공된 논리 어드레스를 맵핑하기 위한 어드레스 맵핑 테이블을 저장하도록 구성된 동작 메모리 장치; 및 상기 동작 메모리 장치에 로딩된 상기 어드레스 맵핑 테이블을 참조하여 상기 불휘발성 메모리 장치를 제어하고, 상기 호스트 장치의 요청에 응답하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 어드레스 맵핑 테이블 구분 기준에 따라서 핫(hot) 어드레스 맵핑 테이블을 관리하고, 상기 데이터 저장 장치의 동작 시작 시 상기 핫 어드레스 맵핑 테이블을 상기 동작 메모리 장치에 프리로딩하도록 구성된다.
본 발명의 실시 예에 따르면, 데이터 저장 장치의 동작 속도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
도 3은 본 발명의 실시 예에 따른 핫 어드레스 맵핑 테이블을 관리하는 방법을 예시적으로 설명하기 위한 어드레스 맵핑 테이블이다.
도 4는 본 발명의 실시 예에 따른 핫 어드레스 맵핑 테이블의 프리로딩 방법을 예시적으로 설명하기 위한 도면이다.
도 5은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(120)를 포함한다.
예시적으로, 호스트 장치(110)는 휴대폰, MP3 플레이어 등과 같은 휴대용 전자 장치들 또는 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터 등과 같은 전자 장치들을 포함한다.
데이터 저장 장치(120)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성된다. 데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스되는 데이터를 저장하도록 구성된다. 즉, 데이터 저장 장치(120)는 호스트 장치(110)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 데이터 저장 장치(120)는 메모리 시스템이라고도 불린다.
데이터 저장 장치(120)는 컨트롤러(130) 및 불휘발성 메모리 장치(140)를 포함한다. 컨트롤러(130)와 불휘발성 메모리 장치(140)는 다양한 인터페이스를 통해 호스트 장치(110)와 연결되는 메모리 장치로 구성될 수 있다. 또는 컨트롤러(130)와 불휘발성 메모리 장치(140)는 솔리드 스테이트 드라이브(Solid State Drive: SSD)로 구성될 수 있다.
컨트롤러(130)는 데이터 저장 장치(120)의 제반 동작을 제어하도록 구성된다. 컨트롤러(130)는 데이터 저장 장치(120)의 제반 동작을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 펌웨어와 펌웨어의 구동에 필요한 데이터는 동작 메모리 장치(135)에 로딩되어 구동된다.
동작 메모리 장치(135)는 컨트롤러(130)의 동작에 필요한 펌웨어 및 데이터를 저장하도록 구성된다. 동작 메모리 장치(135)는 호스트 장치(110)로부터 불휘발성 메모리 장치(140)로 또는 불휘발성 메모리 장치(140)로부터 호스트 장치(110)로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 동작 메모리 장치(135)는 버퍼 메모리 장치 또는 캐시(cache) 메모리 장치로서 동작할 수 있다.
컨트롤러(130)는 호스트 장치(110)로부터의 요청에 응답하여 불휘발성 메모리 장치(140)를 제어하도록 구성된다. 예를 들면, 컨트롤러(130)는 불휘발성 메모리 장치(140)로부터 독출된 데이터를 호스트 장치(110)로 제공하도록 구성된다. 다른 예로서, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 불휘발성 메모리 장치(140)에 저장하도록 구성된다. 이러한 동작을 위해서, 컨트롤러(130)는 불휘발성 메모리 장치(140)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성된다.
불휘발성 메모리 장치(140)는 구조적인 특징으로 인해서 페이지(page) 단위로 읽기 또는 프로그램 동작을 수행한다. 불휘발성 메모리 장치(140)는 구조적인 특징으로 인해서 블럭(block) 단위로 소거 동작을 수행한다. 또한, 불휘발성 메모리 장치(140)는 구조적인 특징으로 인해서 덮어쓰기(overwrite)가 불가능하다. 즉, 데이터가 저장된 불휘발성 메모리 장치(140)의 메모리 셀은 새로운 데이터를 저장하기 위해서 소거되어야 한다. 불휘발성 메모리 장치(140)의 이러한 특징들 때문에, 컨트롤러(130)는 플래시 변환 계층(flash translation layer: FTL)이라 불리는 추가적인 펌웨어를 구동하도록 구성된다.
플래시 변환 계층(FTL)은 호스트 장치(110)의 파일 시스템으로부터 요청되는 액세스(예를 들면, 읽기 및 쓰기 동작)에 응답하여 데이터 저장 장치(120)가 동작할 수 있도록, 불휘발성 메모리 장치(140)의 읽기, 프로그램, 소거 동작을 관리할 수 있다. 또한, 플래시 변환 계층(FTL)은 불휘발성 메모리 장치(140)의 특성에 기인한 부수적인 동작을 관리할 수 있다. 예시적으로, 플래시 변환 계층(FTL)은 가비지 컬렉션(garbage collection) 동작, 웨어-레벨링(wear-leveling) 동작, 배드 블럭(bad block) 관리 동작 등과 같은 동작을 관리할 수 있다.
호스트 장치(110)가 데이터 저장 장치(120)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치(110)는 논리 어드레스(logical address)를 데이터 저장 장치(120)로 제공한다. 컨트롤러(130)는 제공된 논리 어드레스를 불휘발성 메모리 장치(140)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행한다. 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블이 필요하다. 어드레스 맵핑 테이블은 플래시 변환 계층(FTL)에 의해서 관리될 수 있다.
데이터 저장 장치(120)의 구동 중에, 어드레스 맵핑 테이블은 동작 메모리 장치(135)에 로딩된다. 어드레스 맵핑 테이블은 데이터 저장 장치(120)의 구동에 필요한 매우 중요한 정보이기 때문에, 동작 메모리 장치(135)로부터 불휘발성 메모리 장치(140)로 백업(backup)된다. 어드레스 맵핑 테이블의 백업 동작은 백업이 필요한 시점에 또는 데이터 저장 장치(120)의 동작 종료(또는 파워 오프) 시에 수행될 수 있다.
불휘발성 메모리 장치(140)에 백업된 어드레스 맵핑 테이블은 필요한 시점에 또는 데이터 저장 장치(120)의 동작 시작 시점에 불휘발성 메모리 장치(140)로부터 동작 메모리 장치(135)로 로딩될 수 있다. 본 발명의 실시 예에 따르면, 데이터 저장 장치(120)의 동작 시작 시점에 어드레스 맵핑 테이블의 일부가 동작 메모리 장치(135)로 프리로딩(preloading)된다. 프리로딩되는 일부 어드레스 맵핑 테이블은 데이터 저장 장치(120)가 부팅된 이후에 사용될 확률이 높은 어드레스 맵핑 테이블이다. 즉, 프리로딩되는 일부 어드레스 맵핑 테이블은 데이터 저장 장치(120)가 부팅된 이후에 어드레스 맵핑에 빈번히 참조될 어드레스 맵핑 테이블이다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다. 도 2를 참조하면, 컨트롤러(도 1의 130)는 어드레스 맵핑 테이블을 복수 개로 분할한다(S110 단계). 그리고 컨트롤러(130)는 분할된 어드레스 맵핑 테이블들 중에서 핫 어드레스 맵핑 테이블을 관리한다(S120 단계). 그리고 데이터 저장 장치(도 1의 120)의 동작 시작 시, 컨트롤러(130)는 핫 어드레스 맵핑 테이블을 동작 메모리 장치로 프리로딩한다(S130 단계). 컨트롤러(130)는 데이터 저장 장치(120)가 파워 오프 상태에서 파워 온 상태로 변경되는 시점(즉, 부팅(booting) 시점) 또는 절전 상태에서 정상 상태로 변경되는 시점을 동작 시작 시점으로 인식할 수 있다.
컨트롤러(130)는 어드레스 맵핑 테이블 구분 기준에 따라서 분할된 어드레스 맵핑 테이블들을 어드레스 맵핑 테이블을 핫(hot) 어드레스 맵핑 테이블과 콜드(cold) 어드레스 맵핑 테이블 중 어느 하나로 구분한다. 컨트롤러(130)는 분할된 어드레스 맵핑 테이블들 중에서 적어도 하나를 핫 어드레스 맵핑 테이블로 관리한다.
예시적으로, 컨트롤러(130)는 데이터 저장 장치(120)의 동작 종료 시점에 동작 메모리 장치(도 1의 135)에 로딩되어 있는지의 여부를 어드레스 맵핑 테이블 구분 기준으로 사용할 수 있다. 이 경우, 핫 어드레스 맵핑 테이블은 데이터 저장 장치(120)의 동작 종료 시점에 동작 메모리 장치(135)에 로딩되어 있는 어드레스 맵핑 테이블을 의미한다. 그리고 콜드 어드레스 맵핑 테이블은 데이터 저장 장치(120)의 동작 종료 시점에 동작 메모리 장치(135)에 로딩되어 있지 않은 어드레스 맵핑 테이블을 의미한다. 컨트롤러(130)는 데이터 저장 장치(120)가 파워 온 상태에서 파워 오프 상태로 변경되는 시점 또는 정상 상태에서 절전 상태로 변경되는 시점을 동작 종료 시점으로 인식할 수 있다.
다른 예로서, 컨트롤러(130)는 데이터 저장 장치(120)의 동작 중에 참조된 빈도(또는 횟수)를 어드레스 맵핑 테이블 구분 기준으로 사용할 수 있다. 이 경우, 핫 어드레스 맵핑 테이블은 기준 빈도보다 높게 참조된 어드레스 맵핑 테이블을 의미한다. 또는 핫 어드레스 맵핑 테이블은 어드레스 맵핑 테이블 중에서 참조 횟수가 가장 많은 어드레스 맵핑 테이블을 의미한다. 또는 핫 어드레스 맵핑 테이블은 다른 어드레스 맵핑 테이블보다 상대적으로 빈번히 참조된 어드레스 맵핑 테이블을 의미한다. 그리고 콜드 어드레스 맵핑 테이블은 기준 빈도보다 낮게 참조된 어드레스 맵핑 테이블을 의미한다. 또는 콜드 어드레스 맵핑 테이블은 어드레스 맵핑 테이블 중에서 참조 횟수가 가장 적은 어드레스 맵핑 테이블을 의미한다. 또는 콜드 어드레스 맵핑 테이블은 다른 어드레스 맵핑 테이블보다 상대적으로 가끔 참조된 어드레스 맵핑 테이블을 의미한다.
콜드 어드레스 맵핑 테이블은 데이터 저장 장치(120)가 부팅된 이후에 사용될 확률이 낮은, 즉, 어드레스 맵핑에 가끔 참조될 어드레스 맵핑 테이블일 수 있다. 반면, 핫 어드레스 맵핑 테이블은 데이터 저장 장치(120)가 부팅된 이후에 사용될 확률이 높은, 즉, 어드레스 맵핑에 빈번히 참조될 어드레스 맵핑 테이블일 수 있다. 따라서, 핫 어드레스 맵핑 테이블은 데이터 저장 장치(120)의 동작 시작 시, 동작 메모리 장치(135)로 프리로딩된다.
도 3은 본 발명의 실시 예에 따른 핫 어드레스 맵핑 테이블을 관리하는 방법을 예시적으로 설명하기 위한 어드레스 맵핑 테이블이다. 그리고 도 4는 본 발명의 실시 예에 따른 핫 어드레스 맵핑 테이블의 프리로딩 방법을 예시적으로 설명하기 위한 도면이다.
어드레스 맵핑 테이블은 세그먼트(segment) 단위로 분할될 수 있다. 즉, 어드레스 맵핑 테이블은 복수의 어드레스 맵핑 테이블 조각들로 구성될 수 있다. 세그먼트 단위로 분할된 어드레스 맵핑 테이블 조각은 어드레스 맵핑 테이블 세그먼트(SG)라 정의된다. 어드레스 맵핑 테이블은 세그먼트 단위로 동작 메모리 장치(도 1의 135)에 로딩된다. 동작 메모리 장치(135)에 로딩되는 어드레스 맵핑 테이블 세그먼트의 수는 동작 메모리 장치의 저장 공간에 따라 가변될 수 있다.
각각의 어드레스 맵핑 테이블 세그먼트는 논리 어드레스에 대응되는 물리 어드레스 정보(L2P)를 포함한다. 예시적으로, 도 3에 도시된 바와 같이, 각각의 어드레스 맵핑 테이블 세그먼트는 논리 어드레스에 대응되는 물리 어드레스 정보(L2P)를 k개씩 포함할 수 있다.
도 2에서 설명된 바와 같이, 각각의 어드레스 맵핑 테이블 세그먼트(SG)는 어드레스 맵핑 테이블 구분 기준에 따라서 핫 또는 콜드 어드레스 맵핑 테이블로 구분될 수 있다. 어드레스 맵핑 테이블 세그먼트(SG)가 핫 어드레스 맵핑 테이블인지 또는 콜드 어드레스 맵핑 테이블인지를 나타내는 구분 정보는 각각의 어드레스 맵핑 테이블 세그먼트(SG)마다 인덱스, 플래그, 또는 태그 형태의 정보로써 부여되고 관리될 수 있다. 예시적으로, 도 3에서는, 핫 어드레스 맵핑 테이블로 구분된 어드레스 맵핑 테이블 세그먼트들(SG1, SG5, SGn)이 도시되어 있다.
본 발명의 실시 예에 따르면, 데이터 저장 장치(도 1의 120)의 동작 시작(또는 파워 온, 부팅) 시점에 핫 어드레스 맵핑 테이블로 구분된 어드레스 맵핑 테이블 세그먼트(SG)가 동작 메모리 장치(135)로 프리로딩된다. 예시적으로, 도 4에 도시된 바와 같이, 데이터 저장 장치(120)의 동작 시작 시점에 핫 어드레스 맵핑 테이블로 구분된 어드레스 맵핑 테이블 세그먼트들(SG1, SG5, SGn)이 동작 메모리 장치(135)로 로딩될 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 5를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함한다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함한다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
데이터 저장 장치(1200)는 데이터 저장 장치(1200)의 동작 시작 시점에 본 발명의 실시 예에 따른 어드레스 맵핑 테이블 프리로딩 동작을 수행할 것이다. 따라서, 데이터 저장 장치(1200)의 동작 속도가 향상될 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 불휘발성 메모리 장치(1220)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1210)는 불휘발성 메모리 장치(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성된다. 컨트롤러(1210)는 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1210)는 호스트 인터페이스(1211), 마이크로 컨트롤 유닛(1212), 메모리 인터페이스(1213), 램(1214) 및 에러 정정 코드 유닛(1215)과 같은 잘 알려진 구성 요소들을 포함할 수 있다.
마이크로 컨트롤 유닛(1212)은 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성된다. 램(1214)은 마이크로 컨트롤 유닛(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.
호스트 인터페이스(1211)는 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성된다. 예를 들면, 호스트 인터페이스(1211)는 USB(Universal Serial Bus) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial SCSI) 프로토콜, 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스(1213)는 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱하도록 구성된다. 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)와 데이터를 주고 받도록 구성된다.
에러 정정 코드 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 오류를 검출하도록 구성된다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성된다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어, 메모리 장치로 구성될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 멀티 미디어(multi media) 카드(MMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD), UFS(niversal flash storage) 등으로 구성될 수 있다.
다른 예로서, 컨트롤러(1210) 또는 불휘발성 메모리 장치(1220)는 다양한 형태들의 패키지(package)로 실장될 수 있다. 예를 들면, 컨트롤러(1200) 또는 데이터 저장 매체(1900)는 POP(package on package), ball grid arrays(BGAs), chip scale packages(CSPs), plastic leaded chip carrier(PLCC), plastic dual in-line package(PDIP), die in waffle pack, die in wafer form, chip on board(COB), ceramic dual in-line package(CERDIP), plastic metric quad flat package(MQFP), thin quad flat package(TQFP), small outline IC(SOIC), shrink small outline package(SSOP), thin small outline package(TSOP), thin quad flat package(TQFP), system in package(SIP), multi chip package(MCP), wafer-level fabricated package(WFP), wafer-level processed stack package(WSP) 등과 같은 방식으로 패키지되어 실장될 수 있다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함한다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함한다.
SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작한다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성된다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성된다. 또한, SSD 컨트롤러(2210)는 SSD(2200)의 동작 시작 시점에 본 발명의 실시 예에 따른 어드레스 맵핑 테이블 프리로딩 동작을 수행할 것이다. 따라서, SSD(2200)의 동작 속도가 향상될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성된다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성된다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송된다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로써 사용된다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결된다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 것이다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성된다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함한다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성된다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 것이다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 등의 커넥터로 구성될 수 있다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 7을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스(2211), 호스트 인터페이스(2212), ECC 유닛(2213), 마이크로 컨트롤 유닛(2214), 그리고 램(2215)을 포함한다.
메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성된다. 메모리 인터페이스(2211)는 마이크로 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(2211)는 마이크로 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달한다.
호스트 인터페이스(2212)는 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성된다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(2212)는 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성된다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성된다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성된다.
마이크로 컨트롤 유닛(2214)는 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성된다. 마이크로 컨트롤 유닛(2214)는 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어한다. 마이크로 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어한다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용된다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함한다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(120), 도 5에 도시된 데이터 저장 장치(1200) 또는 도 6에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장된다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
135 : 동작 메모리 장치
140 : 불휘발성 메모리 장치

Claims (20)

  1. 데이터 저장 장치의 동작 방법에 있어서:
    어드레스 맵핑 테이블 구분 기준에 따라서 핫(hot) 어드레스 맵핑 테이블을 관리하는 단계; 및
    상기 데이터 저장 장치의 동작 시작 시점에 상기 핫 어드레스 맵핑 테이블을 동작 메모리 장치에 프리로딩하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 데이터 저장 장치의 동작 종료 시점에 상기 동작 메모리 장치에 로딩되어 있는지의 여부가 상기 어드레스 맵핑 테이블 구분 기준으로 사용되는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 데이터 저장 장치의 동작 종료 시점에 상기 동작 메모리 장치에 로딩된 어드레스 맵핑 테이블이 상기 핫 어드레스 맵핑 테이블로 관리되는 데이터 저장 장치의 동작 방법.
  4. 제2항에 있어서,
    상기 동작 동료 시점은 상기 데이터 저장 장치가 파워 오프 상태 또는 절전 상태로 변경되는 시점을 의미하는 데이터 저장 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 데이터 저장 장치의 동작 중에 참조된 빈도가 상기 어드레스 맵핑 테이블 구분 기준으로 사용되는 데이터 저장 장치의 동작 방법.
  6. 제5항에 있어서,
    기준 빈도보다 높게 참조된 어드레스 맵핑 테이블이 핫 어드레스 맵핑 테이블로 관리되는 데이터 저장 장치의 동작 방법.
  7. 제5항에 있어서,
    참조 횟수가 가장 많은 어드레스 맵핑 테이블이 핫 어드레스 맵핑 테이블로 관리되는 데이터 저장 장치의 동작 방법.
  8. 제1항에 있어서,
    어드레스 맵핑 테이블을 복수 개로 분할하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 복수 개로 분할된 어드레스 맵핑 테이블들 중에서 적어도 하나가 상기 핫 어드레스 맵핑 테이블로 관리되는 데이터 저장 장치의 동작 방법.
  10. 제1항에 있어서,
    상기 동작 시작 시점은 상기 데이터 저장 장치가 파워 오프 상태에서 파워 온 상태로 변경되는 시점 또는 절전 상태에서 정상 상태로 변경되는 시점을 의미하는 데이터 저장 장치의 동작 방법.
  11. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치의 물리 어드레스와 호스트 장치로부터 제공된 논리 어드레스를 맵핑하기 위한 어드레스 맵핑 테이블을 저장하도록 구성된 동작 메모리 장치; 및
    상기 동작 메모리 장치에 로딩된 상기 어드레스 맵핑 테이블을 참조하여 상기 불휘발성 메모리 장치를 제어하고, 상기 호스트 장치의 요청에 응답하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 어드레스 맵핑 테이블 구분 기준에 따라서 핫(hot) 어드레스 맵핑 테이블을 관리하고, 상기 데이터 저장 장치의 동작 시작 시점에 상기 핫 어드레스 맵핑 테이블을 상기 동작 메모리 장치에 프리로딩하도록 구성된 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 컨트롤러는 상기 데이터 저장 장치의 동작 종료 시점에 상기 동작 메모리 장치에 로딩되어 있는지의 여부를 상기 어드레스 맵핑 테이블 구분 기준으로 사용하도록 구성된 데이터 저장 장치.
  13. 제12항에 있어서,
    상기 컨트롤러는 상기 데이터 저장 장치의 동작 종료 시점에 상기 동작 메모리 장치에 로딩된 어드레스 맵핑 테이블을 상기 핫 어드레스 맵핑 테이블로 관리하도록 구성된 데이터 저장 장치.
  14. 제12항에 있어서,
    상기 컨트롤러는 상기 데이터 저장 장치가 파워 온 상태에서 파워 오프 상태로 변경되는 시점 또는 정상 상태에서 절전 상태로 변경되는 시점을 상기 동작 종료 시점으로 인식하는 데이터 저장 장치.
  15. 제11항에 있어서,
    상기 컨트롤러는 상기 데이터 저장 장치의 동작 중에 참조된 빈도를 상기 어드레스 맵핑 테이블 구분 기준으로 사용하도록 구성된 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 컨트롤러는 기준 빈도보다 높게 참조된 어드레스 맵핑 테이블을 핫 어드레스 맵핑 테이블로 관리하도록 구성된 데이터 저장 장치.
  17. 제15항에 있어서,
    상기 컨트롤러는 참조 횟수가 가장 많은 어드레스 맵핑 테이블을 핫 어드레스 맵핑 테이블로 관리하도록 구성된 데이터 저장 장치.
  18. 제11항에 있어서,
    상기 컨트롤러는 상기 어드레스 맵핑 테이블을 복수 개로 분할하도록 구성된 데이터 저장 장치.
  19. 제18항에 있어서,
    상기 컨트롤러는 상기 분할된 어드레스 맵핑 테이블들 중에서 적어도 하나를 핫 어드레스 맵핑 테이블로 관리하도록 구성된 데이터 저장 장치.
  20. 제11항에 있어서,
    상기 컨트롤러는 상기 데이터 저장 장치가 파워 오프 상태에서 파워 온 상태로 변경되는 시점 또는 절전 상태에서 정상 상태로 변경되는 시점을 상기 동작 시작 시점으로 인식하는 데이터 저장 장치.
KR20130080211A 2013-07-09 2013-07-09 데이터 저장 장치 및 그것의 동작 방법 KR20150006614A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130080211A KR20150006614A (ko) 2013-07-09 2013-07-09 데이터 저장 장치 및 그것의 동작 방법
US14/038,281 US20150019794A1 (en) 2013-07-09 2013-09-26 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130080211A KR20150006614A (ko) 2013-07-09 2013-07-09 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150006614A true KR20150006614A (ko) 2015-01-19

Family

ID=52278084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130080211A KR20150006614A (ko) 2013-07-09 2013-07-09 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US20150019794A1 (ko)
KR (1) KR20150006614A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027806A (ko) * 2016-09-07 2018-03-15 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
US11194736B2 (en) 2019-01-15 2021-12-07 SK Hynix Inc. Memory controller having improved map data access performance and method of operating the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102157668B1 (ko) * 2014-04-03 2020-09-22 에스케이하이닉스 주식회사 호스트와 통신하는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템
CN106155579A (zh) * 2015-04-27 2016-11-23 广明光电股份有限公司 固态硬盘动态储存转换层数据的方法
CN107423232B (zh) * 2016-05-24 2020-10-16 北京忆芯科技有限公司 Ftl快速访问方法与装置
CN108377290B (zh) * 2016-06-16 2021-06-01 Oppo广东移动通信有限公司 一种音频流处理方法及移动终端和介质产品
US10175896B2 (en) 2016-06-29 2019-01-08 Western Digital Technologies, Inc. Incremental snapshot based technique on paged translation systems
US11216361B2 (en) 2016-06-29 2022-01-04 Western Digital Technologies, Inc. Translation lookup and garbage collection optimizations on storage system with paged translation table
US10229048B2 (en) 2016-06-29 2019-03-12 Western Digital Technologies, Inc. Unified paging scheme for dense and sparse translation tables on flash storage systems
US10235287B2 (en) 2016-06-29 2019-03-19 Western Digital Technologies, Inc. Efficient management of paged translation maps in memory and flash
US10353813B2 (en) 2016-06-29 2019-07-16 Western Digital Technologies, Inc. Checkpoint based technique for bootstrapping forward map under constrained memory for flash devices
CN106681654B (zh) * 2016-09-29 2019-08-27 合肥兆芯电子有限公司 映射表载入方法与存储器存储装置
US20180223542A1 (en) * 2017-02-06 2018-08-09 Terry Allen Tebb Outdoor wood decking board
KR102671141B1 (ko) * 2018-07-05 2024-05-30 에스케이하이닉스 주식회사 비휘발성 메모리의 주소를 관리하는 반도체 장치
CN110780810B (zh) 2018-07-31 2023-06-27 爱思开海力士有限公司 用于彼此接合多个存储器系统以存储数据的设备和方法
US11442628B2 (en) * 2018-07-31 2022-09-13 SK Hynix Inc. Apparatus and method for engaging a plurality of memory systems with each other
US11249919B2 (en) 2018-07-31 2022-02-15 SK Hynix Inc. Apparatus and method for managing meta data for engagement of plural memory system to store data
US10592427B2 (en) 2018-08-02 2020-03-17 Micron Technology, Inc. Logical to physical table fragments
KR20200077276A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11921627B2 (en) * 2021-04-27 2024-03-05 Micron Technology, Inc. Usage level identification for memory device addresses

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603011A (en) * 1992-12-11 1997-02-11 International Business Machines Corporation Selective shadowing and paging in computer memory systems
US6463509B1 (en) * 1999-01-26 2002-10-08 Motive Power, Inc. Preloading data in a cache memory according to user-specified preload criteria
US20080209114A1 (en) * 1999-08-04 2008-08-28 Super Talent Electronics, Inc. Reliability High Endurance Non-Volatile Memory Device with Zone-Based Non-Volatile Memory File System
KR100457812B1 (ko) * 2002-11-14 2004-11-18 삼성전자주식회사 플래시 메모리, 그에 따른 플래시 메모리 액세스 장치 및방법
KR100959133B1 (ko) * 2003-07-01 2010-05-26 삼성전자주식회사 핫 루틴 메모리를 갖는 마이크로프로세서 시스템 및구현방법
US7721040B2 (en) * 2007-01-18 2010-05-18 Sandisk Il Ltd. Method and system for facilitating fast wake-up of a flash memory system
KR101736384B1 (ko) * 2010-09-29 2017-05-16 삼성전자주식회사 비휘발성 메모리 시스템
CN102902628B (zh) * 2012-09-18 2016-06-01 记忆科技(深圳)有限公司 一种基于闪存实现的冷热数据自动分离方法、系统及闪存

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027806A (ko) * 2016-09-07 2018-03-15 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
US11194736B2 (en) 2019-01-15 2021-12-07 SK Hynix Inc. Memory controller having improved map data access performance and method of operating the same

Also Published As

Publication number Publication date
US20150019794A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
KR20150006614A (ko) 데이터 저장 장치 및 그것의 동작 방법
US8843697B2 (en) Operating method of data storage device
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
US8904095B2 (en) Data storage device and operating method thereof
KR102020466B1 (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
US9223696B2 (en) Data storage device for holding erasure of victim block having valid page copied to merge block and method of operating the same
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9436267B2 (en) Data storage device
US9372741B2 (en) Data storage device and operating method thereof
KR102395541B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US20150138900A1 (en) Data storage device and operating method thereof
KR20150055413A (ko) 데이터 저장 장치
US20150019796A1 (en) Data storage device and operating method thereof
US20150052290A1 (en) Data storage device and operating method thereof
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN106055488B (zh) 数据储存设备及其操作方法
KR102180972B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
KR20170142483A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20140090416A (ko) 데이터 저장 장치의 동작 방법
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20150044654A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180039340A (ko) 데이터 처리 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid