CN110780810B - 用于彼此接合多个存储器系统以存储数据的设备和方法 - Google Patents

用于彼此接合多个存储器系统以存储数据的设备和方法 Download PDF

Info

Publication number
CN110780810B
CN110780810B CN201910703247.2A CN201910703247A CN110780810B CN 110780810 B CN110780810 B CN 110780810B CN 201910703247 A CN201910703247 A CN 201910703247A CN 110780810 B CN110780810 B CN 110780810B
Authority
CN
China
Prior art keywords
memory
host
metadata
data
memory system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910703247.2A
Other languages
English (en)
Other versions
CN110780810A (zh
Inventor
吴翊诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180138089A external-priority patent/KR20200014164A/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110780810A publication Critical patent/CN110780810A/zh
Application granted granted Critical
Publication of CN110780810B publication Critical patent/CN110780810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种数据处理系统。该数据处理系统包括主机，被配置成响应于从外部装置输入的输入来处置数据。数据处理系统进一步包括与主机接合的多个存储器系统，其中多个存储器系统被配置成响应于主机生成的请求来存储或输出数据。多个存储器系统之中的第一存储器系统可以存储多个存储器系统的元数据。

Description

用于彼此接合多个存储器系统以存储数据的设备和方法
相关申请的交叉引用
本专利申请分别要求于2018年7月31日提交的申请号为10-2018-0089399和于2018年11月12日提交的申请号为10-2018-0138089的韩国专利申请的优先权，这些韩国专利申请的全部公开内容通过引用并入本文。
技术领域
本发明的各个实施例涉及一种存储器系统和包括存储器系统的数据处理系统，并且更特别地，涉及一种用于提高读取数据处理系统中的数据或将数据写入数据处理系统中的操作效率的设备和方法。
背景技术
近来，计算环境范例已经转变成能够随时随地访问计算机系统的普适计算。因此，诸如移动电话、数码相机、笔记本电脑等的便携式电子装置的使用正迅速增加。这种便携式电子装置通常使用或包括使用或嵌入至少一个存储器装置的存储器系统，即数据存储装置。数据存储装置可以用作便携式电子装置的主存储装置或辅助存储装置。
与硬盘不同，因为使用非易失性半导体存储器装置的数据存储装置不具有机械驱动部件(例如，机械臂)，所以其优点在于具有优异的稳定性和耐用性，并且具有高数据访问速度和低功耗。在具有这些优点的存储器系统的背景下，示例性数据存储装置包括USB(通用串行总线)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
支持普适计算的计算装置可以根据用户的需要而发展成响应于通过普适计算共享或访问的内容的增加量来存储更多数据。作为用于存储更多数据的方法，单个存储器系统中的存储容量增大可能受限，并且具有更大存储容量的单个存储器系统的操作效率可能变得较低。
发明内容
本公开的实施例可以提供用于通过多个存储器系统的连接建立或接合来配置包括多个存储器系统的数据处理系统的设备和方法。实施例可以提供用于联接多个存储器系统的链路建立方法、用于向每个存储器系统分配标识符或ID(标识)以用于计算装置和多个存储器系统之间的连接的方法。
本公开的实施例可以提供存储器系统、数据处理系统和操作进程或方法，其可以通过降低存储器系统的操作复杂性和性能降级来快速且可靠地将数据处理到存储器装置中，从而提高存储器装置的使用效率。
本公开的实施例还提供一种包括多个存储器系统的数据处理系统或可以在内部或外部添加或附接至少一个单独的存储器系统的数据处理系统。在实施例中，方法和设备可以针对每个存储器系统给定优先级，并且将用于多个存储器系统的元数据存储在具有最高优先级的存储器系统中，使得数据处理系统可以更高效地确定多个存储器系统中的哪个存储器系统将被分配或用于存储数据。
在包括多个存储器系统的数据处理系统或可以在内部或外部添加或附接至少一个单独的存储器系统的数据处理系统中，当多个存储器系统之中的至少一个存储器系统被分离(未联接或接合)或至少一个存储器系统的性能(例如，操作状态)下降到低于阈值时，本公开的实施例可以重置针对多个存储器系统中的每一个给定的优先级，并且将分配给具有先前最高优先级的存储器系统的权限传送至具有当前最高优先级的另一存储器系统，使得数据处理系统可以稳定地或有效地处置大量数据。
在实施例中，数据处理系统包括被配置成响应于从外部装置输入的输入来处置数据的主机。数据处理系统还包括与主机接合的多个存储器系统，其中多个存储器系统被配置成响应于主机生成的请求来存储或输出数据。本文中，多个存储器系统之中的第一存储器系统可以存储多个存储器系统的元数据。
通过示例而非限制的方式，将分配给多个存储器系统的优先级之中的最高优先级分配给第一存储器系统。第一存储器系统可以将不同的逻辑标识符分配给多个存储器系统中的每个其它存储器系统。当第一存储器系统的操作状态满足预设条件时，第一存储器系统的最高优先级被迁移到其它存储器系统中的一个存储器系统。
例如，第一存储器系统嵌入在主机中，并且其它存储器系统中的至少一个与主机可分离。即使其它存储器系统中的至少一个存储器系统与主机分离，也保持分配给其它存储器系统中的至少一个存储器系统的逻辑标识符和存储在第一存储器系统中的元数据。当多个存储器系统中的至少一个存储器系统不能与主机执行数据通信时，分配给至少一个存储器系统的逻辑标识符被撤回并重新分配给另一存储器系统。
元数据可以包括用于将逻辑地址转换成物理地址的第一映射信息。多个存储器系统中的每一个包括用于将物理地址转换成逻辑地址的第二映射信息。
多个存储器系统中的每一个可以根据自主判决执行垃圾收集。当主机对元数据执行重新配置时，第一存储器系统可以对元数据执行垃圾收集。
当电力供应到主机和第一存储器系统时，第一存储器系统将元数据传送至主机。当第一存储器系统更新或修改元数据时，第一存储器系统将用于传送并更新元数据的请求发送至主机。
在另一实施例中，一种存储器系统包括存储器装置，该存储器装置包括第一区域和第二区域，该第一区域被配置成存储元数据，该第二区域被配置成存储用户数据。存储器系统还包括控制器，该控制器被配置成将元数据和用户数据存储在存储器装置中或将存储器装置中的元数据和用户数据删除。在控制器与主机可操作地接合之后，主机向控制器通知使用主机中包括的存储器的一部分的权限。当存储器系统的给定优先级是预设值时，控制器确定至少一个其它存储器系统的逻辑标识符，将逻辑标识符传送至主机，并将至少一个其它存储器系统的元数据存储在存储器装置中。控制器请求主机将从主机传送到控制器或者至少一个其它存储器系统的元数据或用户数据中的至少一个存储在主机中包括的存储器的一部分中。
元数据可以包括用于将逻辑地址转换成物理地址的第一映射信息。当存储器系统的给定优先级不是预设值时，第一映射信息不存储在存储器装置中，而是传送至具有当前值的给定优先级的另一存储器系统中。
存储器装置存储用于将物理地址转换成逻辑地址的第二映射信息，而不管存储器系统的给定优先级如何。
控制器在没有从主机输入的命令的情况下使用第二映射信息来执行垃圾收集。
在另一实施例中，与主机和多个存储器系统接合的系统包括至少一个处理器和至少一个包括计算机程序代码的存储器。计算机程序代码通过至少一个存储器与至少一个处理器配置以使系统：将元数据传送至主机中包括的主机存储器的一部分；接收从主机输入的读取命令和第一逻辑地址；在至少一个存储器中搜索与和读取命令一起从主机输入的第一逻辑地址对应的第一物理地址；当未找到第一物理地址时，发送针对与第一逻辑地址相关联的一些元数据的请求；接收响应于请求而传送的一些元数据以将一些元数据存储在至少一个存储器中；基于一些元数据将第一逻辑地址转换成第一物理地址；并且使用第一物理地址来访问存储器装置并且输出存储器装置中的物理位置处存储的、由第一物理地址标识的数据。
计算机程序代码通过至少一个存储器与至少一个处理器被配置以进一步使系统：接收从主机输入的写入命令；当数据大于预设阈值时，请求主机将与写入命令对应的数据存储在主机存储器的一部分中；检查数据被复制到主机存储器的一部分，并且通知主机与写入命令对应的操作完成；并且在不从主机输入命令的情况下将复制在主机存储器的一部分中的数据迁移到存储器装置。
计算机程序代码通过至少一个存储器与至少一个处理器被配置以进一步使系统分配与多个其它存储器系统中的每一个对应的逻辑标识符。
计算机程序代码通过至少一个存储器与至少一个处理器被配置以进一步使系统在操作状态满足预设条件时将元数据复制到多个其它存储器系统中的一个。
存储器装置包括存储元数据的第一区域和存储用户数据的第二区域。元数据包括关于用户数据和存储在多个其它存储器系统中的数据的、用于将逻辑地址转换成物理地址的第一映射信息。
附图说明
本文的描述参照附图，其中相同的附图标记在所有附图中表示相同的部件，并且其中：
图1示出根据本公开的实施例的包括多个存储器系统的数据处理系统；
图2示出根据本公开的实施例的包括存储器系统的数据处理系统；
图3示出根据本公开的实施例的存储器系统；
图4和图5示出根据本公开的实施例的执行与多个命令对应的多个命令操作的存储器系统；
图6至图11示出提高或增大存储器系统和数据处理系统中的操作效率的示例；
图12示出数据处理系统中的多个存储器系统的配置；
图13示出提高或增大存储器系统和数据处理系统中的操作效率的示例；
图14示出根据本公开的实施例的数据处理系统中的多个存储器系统之中的存储器系统的操作；
图15描述用于更新多个存储器系统的元数据的方法；以及
图16示出在多个存储器系统之间传送权限的方法。
具体实施方式
以下参照附图详细地描述本公开的各个实施例。然而，本公开的元件和特征可以不同地配置或布置以形成其它实施例，其它实施例可以是所公开的实施例中的任意的变型。因此，本发明不限于本文阐述的实施例。相反，提供所描述的实施例使得本公开将本公开的范围充分地传达给本发明所属领域的技术人员。注意的是，对“实施例”、“另一实施例”等的参考不一定表示仅一个实施例，并且对任意这种短语的不同参考不一定针对相同的实施例。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中用于识别各个元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另外具有相同或相似名称的另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，一个示例中的第一元件也可在另一示例中被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地示出实施例的特征，比例可能已经被夸大。当元件被称为连接或联接到另一元件时，应该理解的是，前者可以直接连接或联接到后者，或者通过其间的中间元件电连接或联接到后者。另外，还将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间仅有的元件，或也可存在一个或多个中间元件。
本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。如本文使用的，单数形式旨在包括复数形式，反之亦然，除非上下文另有清楚地说明。除非另有说明或上下文清楚地指出单数形式，否则本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明存在所陈述的元件，并且不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任意和全部组合。
除非另有定义，否则鉴于本公开，本文使用的包括技术和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中定义的那些术语的术语应被理解为具有与其在本公开的上下文和相关领域中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非本文如此明确地定义。
在下面的描述中，为了提供对本发明的整体理解，阐述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的处理结构和/或进程。
还应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。
现在将参照附图详细描述本公开的实施例，其中相同的标号表示相同的元件。
在图1中，描述根据本公开的实施例的数据处理系统100。数据处理系统100可以包括多个存储器系统110A、110B、110C。响应于从主机102输入的请求，多个存储器系统110A、110B、110C可以存储数据或者输出其中存储的数据。
虽然图1示出数据处理系统100包括至少三个存储器系统，但是根据实施例的数据处理系统100可以包括彼此接合的一个以上的存储器系统。在实施例中，数据处理系统100中包括的至少一个存储器系统可以是可分离的。
多个存储器系统110A、110B、110C中的每一个可以包括控制器130、存储器144和多个存储器装置152、154、156、158。根据实施例，多个存储器系统110A、110B、110C中的每一个中包括的多个存储器装置152、154、156、158可以是一类即使关闭电源时也能够存储数据的非易失性存储器装置。虽然图1描述了多个存储器系统110A、110B、110C中的每一个包括四个存储器装置，但是根据实施例的存储器系统可以包括至少一个存储器装置。
虽然未示出，但是存储器装置152、154、156、158中的每一个可以包括至少一个块，并且每个块可以包括多个页面。稍后参照图2至图5描述存储器装置152、154、156、158中的内部配置和特定操作。
主机102可以包括用户可以使用的计算装置。例如，主机102可以包括台式机、诸如膝上型计算机的个人计算机、诸如蜂窝电话的移动装置或者可以在办公室、学校、实验室等中使用的服务器。随着用户待存储或处置的数据量增加，数据处理系统中与主机102相关联或接合的存储器系统110A、110B、110C的数量可能增加。
主机102和多个存储器系统110A、110B、110C可以高速地彼此传送和接收命令和数据。为此，多个存储器系统110A、110B、110C和主机102可以支持串行通信方法。例如，串行通信方法可以包括用于以下中的至少一个协议：移动工业处理器接口(MIPI)M-PHY(由MIPI联盟开发的高速数据通信物理层标准)、通用异步接收器传送器(UART)、串行外围接口总线(SPI)和内部集成电路(I2C)。
例如，当多个存储器系统110A、110B、110C可以支持或满足通用闪存(UFS)、嵌入式UFS(eUFS)的规范时，多个存储器系统110A、110B、110C和主机102可以使用移动工业处理器接口(MIPI)M-PHY的高速串行通信接口。此处，物理层的M-PHY是一种为移动应用的更高性能和低功率需求而开发的具有极高的带宽能力的嵌入式时钟串行接口技术。另外，多个存储器系统110A、110B、110C可以支持链路层处的UniPro标准技术。
与多个存储器系统110A、110B、110C接合的主机102可以分别识别多个存储器系统110A、110B、110C。为了识别，主机102可以将标识符或ID分配给多个存储器系统110A、110B、110C中的每一个。
与主机102接合的多个存储器系统110A、110B、110C可以分别具有给定的优先级。例如，优先级可以被划分为主优先级和次优先级。根据实施例，可以将优先级设置为可以单独分配给多个存储器系统110A、110B、110C的更多级别或级。
根据实施例，可以给定作为多个存储器系统110A、110B、110C中的一个的第一存储器系统(例如，110A)比其它存储器系统(例如，110B、110C)的优先级更高的优先级。在这种情况下，第一存储器系统110A可以存储用于所有多个存储器系统110A、110B、110C的元数据。
根据实施例，第一存储器系统110A中存储的用于所有多个存储器系统110A、110B、110C的元数据可以包括用于识别与逻辑地址对应的物理地址的第一映射信息。第一映射信息用于将由主机102使用的逻辑地址转换成指示多个存储器系统110A、110B、110C中的物理位置的物理地址。
根据实施例，多个存储器系统110A、110B、110C之中、被给定最高优先级的第一存储器系统可以嵌入在主机102中，但是多个存储器系统110A、110B、110C之中的其它存储器系统可以从主机102可移除。
另一方面，根据实施例，多个存储器系统110A、110B、110C之中、被给定最高优先级的第一存储器系统可以不嵌入在主机102中。然而，为了在向数据处理系统100供应电力时支持与多个存储器系统110A、110B、110C接合的主机102的操作，第一存储器系统应电连接到主机102。
在下文中，参照图1描述包括多个存储器系统110A、110B、110C以及与多个存储器系统110A、110B、110C接合的主机102的数据处理系统100中的示例性操作。首先，假设多个存储器系统110A、110B、110C之中的第一存储器系统110A已经被给定主优先级并且内置或嵌入在主机102中。
当主机102检测到多个存储器系统110A、110B、110C之中的其它存储器系统110B、110C时，主机102可以通知第一存储器系统110A关于其它存储器系统110B和110C的操作信息。
第一存储器系统110A可以在未分配的标识符之中确定其它存储器系统110B、110C中的每一个的逻辑标识符，并且通知主机102可以针对其它存储器系统110B、110C单独给定的可用逻辑标识符。基于此，主机102可以将逻辑标识符分配给其它存储器系统110B、110C。
在另一示例中，主机102可以在没有第一存储器系统110A的任何支持的情况下识别并分配可用标识符，并且通知第一存储器系统110A分配给其它存储器系统110B、110C的标识符。
此外，根据实施例，第一存储器系统110A或主机102可以确定优先级并且将优先级分配给其它存储器系统110B、110C。如果主机102确定其它存储器系统110B、110C的优先级，则这些优先级被传达到第一存储器系统110A，使得第一存储器系统110A可以存储关于其它存储器系统110B、110C的操作信息。
另一方面，其它存储器系统110B、110C可以存储分配给其自身的逻辑标识符。每当其它存储器系统110B、110C与主机102交互时，其它存储器系统110B、110C可以使用存储的逻辑标识符，传送并接收数据。
根据数据处理系统100包括多个主机102的实施例，多个存储器系统110A、110B、110C可以存储多个逻辑标识符。多个存储器系统110A、110B、110C中的每一个可以根据哪个主机102与其交互来使用多个分配的逻辑标识符之中的不同逻辑标识符。例如，当第二存储器系统110B与主机102交互时，可以使用分配给第二存储器系统110B的逻辑标识符中的一个的逻辑标识符“AB”。此外，当第二存储器系统110B与另一主机(未示出)交互时，第二存储器系统110B可以使用另一逻辑标识符“ED”。此处，多个存储器系统110A、110B、110C使用的用于与主机102通信的逻辑标识符是一种用于确定数据在数据处理系统中的位置的逻辑地址。根据实施例，可以不同地设置在主机102和多个存储器系统110A、110B、110C之间使用的逻辑标识符。
为了在物理上识别多个存储器系统110A、110B、110C，主机102可以识别多个存储器系统110A、110B、110C中的每一个所拥有的唯一信息。通用唯一标识符(UUID)是可以在主机102和多个存储器系统110A、110B、110C之间使用的示例。通用唯一标识符(UUID)可以包括多个16个八位字节(128位)。在标准格式中，通用唯一标识符(UUID)由通过连字符分隔的32个十六进制数字(5组8-4-4-4-12)总共36个字符(32个字符和4个连字符)表示。此处，通用唯一标识符(UUID)可以与主机102和多个存储器系统110A、110B、110C之间设置的逻辑标识符一起使用以用于主机102和多个存储器系统110A、110B和110C之间的数据通信。以根据预定通信协议确定的格式的标头可以包括通用唯一标识符(UUID)。
用于主机102和多个存储器系统110A、110B、110C之间的数据通信的标识信息可以存储在具有最高优先级的第一存储器系统110A的特定区域，例如主引导记录(MBR)中。当向主机102和多个存储器系统110A、110B、110C供应电力时，首先运行在第一存储器系统110A的特定区域中存储的数据或固件。因此，可以将诸如在主机102和多个存储器系统110A、110B、110C之间使用的识别信息的用于数据通信的基本信息存储在特定区域中。
主机102和多个存储器系统110A、110B、110C之间设置的逻辑标识符可以用于通过由主机102和多个存储器系统110A、110B、110C支持的通信协议传送和接收的数据。在主机102和多个存储器系统110A、110B、110C之间使用的通信协议可以支持至少一个主设备和至少一个从设备。当通信协议支持一个主设备时，主机102可以是主设备，而多个存储器系统110A、110B、110C可以是从设备。另一方面，当通信协议支持多个主设备时，主机102和具有由主机102分配的最高优先级的第一存储器系统110A可以是主设备，而其它存储器系统110B、110C可以是从设备。
在主机102新识别另一存储器系统110B、110C的情况下，主机102可以通知第一存储器系统110A新识别的存储器系统。第一存储器系统110A可以接收在新识别的存储器系统110B、110C中存储的元数据。
在第一存储器系统110A是主设备的情况下，第一存储器系统110A可以直接向从主机102通知的其它存储器系统110B、110C请求元数据。作为从设备工作的其它存储器系统110B、110C可以响应于从第一存储器系统110A传递的请求，将其元数据传送至第一存储器系统110A。
另一方面，当第一存储器系统110A作为从设备工作时，主机102可以接收其它存储器系统110B、110C的元数据并且将元数据传送至第一存储器系统110A。
第一存储器系统110A将分配给其它存储器系统110B、110C的逻辑标识符添加到从主机102或其它存储器系统110B、110C传递的元数据，使得关于与主机102接合的所有存储器系统110A、110B、110C的元数据可以被完全准备。
根据实施例，其它存储器系统110B和110C可以在将其元数据传送至第一存储器系统110A之后，保持或删除其已经存储的其元数据。当其它存储器系统110B、110C保持元数据时，其可以用作由第一存储器系统110A控制的元数据的备份。另一方面，当其它存储器系统110B、110C不存储或保持其元数据时，其它存储器系统110B、110C可以在与主机102分离之前接收由第一存储器系统110A或主机102控制的其元数据。在上述情况下，其它存储器系统110B、110C可以在从主机102分离之后保持用于其它计算系统中的最少元数据。
根据实施例，存储器系统110A、110B、110C中的每一个可以基于自主判决单独地执行垃圾收集。例如，存储器系统110B可以在没有从主机102或第一存储器系统110A输入的任何指令或命令的情况下对存储在存储器系统110B中的数据执行垃圾收集。
当未识别出联接到主机102的其它存储器系统110B、110C的元数据时，第一存储器系统110A新生成用于其它存储器系统110B、110C的元数据。例如，当其它存储器系统110B、110C处于没有数据的空状态时，或者在其它存储器系统110B、110C中存储的数据不可用或与主机102不兼容时，第一存储器系统110A可以生成针对其它存储器系统110B、110C的元数据。在一些情况下，第一存储器系统110A可以执行垃圾收集以确保用于新生成的元数据的存储空间。
另一方面，第一存储器系统110A可能不再能够作为指定有最高优先级的装置而执行操作。例如，第一存储器系统110A可能不再具有生成并存储新元数据的空间，或者第一存储器系统110A可能已磨损或耗尽。在这种情况下，作为具有最高优先级的装置的第一存储器系统110A可以将其状态或其权限迁移到其它存储器系统110B、110C中的一个。可以将最高优先级给定到其它存储器系统110B、110C中的一个。
当逻辑标识符以及与主机102接合的多个存储器系统110A、110B、110C的物理识别一起被准予(grant)时，主机102可以对存储器系统110A、110B、110C执行读取操作、写入操作或擦除操作。作为主设备，主机102可以向多个存储器系统110A、110B、110C传播命令、数据等。因为作为一对多(N，其中N是2或更大的自然数)方案，主机102可以与多个存储器系统110A、110B、110C接合，所以主机102可以不指定传送命令或数据的特定存储器系统。主机102可以更有效地向多个存储器系统110A、110B、110C传播命令或数据。多个存储器系统110A、110B、110C可以识别包括逻辑标识符或通用唯一标识符中的至少一个的数据包，并且仅选择性地接收与其对应的数据包。
主机102可以从第一存储器系统110A加载用于多个存储器系统110A、110B、110C的元数据，以选择多个存储器系统110A、110B、110C中的一个来进行数据传送。例如，可以指定主机102中包括的存储器的特定区域来加载并存储用于多个存储器系统110A、110B、110C的元数据。
根据实施例，利用主机102中包括的存储器的一部分的方法可以不同。稍后参照图6至图11描述利用主机102中包括的存储器的一部分的方法。
同时，当数据处理系统100中的主机102对多个存储器系统110A、110B、110C执行读取操作、写入操作或擦除操作时，第一存储器系统110A可以不如上所述作为具有最高优先级的装置而工作。在这种情况下，在执行由主机102请求的读取操作、写入操作或擦除操作之前，第一存储器系统110A可以识别与第一存储器系统110A联接的另一存储器系统110B或110C，并且将给定到最高优先级装置(例如，主装置)的权限移交至另一存储器系统110B或110C。该操作可以被称为(权限)迁移。例如，当作为主装置而工作的第一存储器系统110A由于作为主装置的第一存储器系统110A的预期损失而迁移其权限时，第一存储器系统110A可以将数据或信息传送至作为具有比主装置的优先级低的优先级的辅助装置的第二存储器系统110B中。然后，主机102可以从变为主装置的第二存储器系统110B加载元数据。
在图2中，描述根据本公开的实施例的数据处理系统100。参照图2，数据处理系统100可以包括与存储器系统110接合或互锁的主机102。图2中所示的存储器系统110可以对应于图1中所示的多个存储器系统110A、110B、110C中的至少一个。
例如，主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视(TV)和投影仪等的非便携式电子装置。
主机102还包括通常可以管理并控制在主机102中执行的功能和操作的至少一个操作系统(OS)。OS可以提供与存储器系统110接合的主机102和需要并使用存储器系统110的用户之间的互操作性。OS可以支持与用户请求对应的功能和操作。通过示例而非限制的方式，根据主机102的移动性，OS可以分为通用操作系统和移动操作系统。根据系统要求或用户环境，通用操作系统可以分为个人操作系统和企业操作系统。包括Windows和Chrome的个人操作系统可以支持针对一般用途的服务。但是包括Windows Server、Linux、Unix等的企业操作系统可以专门用于确保并支持高性能。此外，移动操作系统可以包括Android、iOS、Windows Mobile等。移动操作系统可以支持针对移动性的服务或功能(例如，省电功能)。主机102可以包括多个操作系统。主机102可以对应于用户的请求运行与存储器系统110互锁的多个操作系统。主机102可以将与用户的请求对应的多个命令传送到存储器系统110中，从而在存储器系统110内执行与命令的操作。稍后参照图4和图5描述在存储器系统110中处置多个命令。
存储器系统110可以响应于来自主机102的请求而操作或执行特定功能或操作，并且特别地，可以存储待由主机102访问的数据。存储器系统110可以用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可以利用可以与主机102电联接的各种存储装置中的任意一种来实施。合适的存储装置的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)、微型-MMC、安全数字(SD)卡、迷你-SD、微型-SD、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
用于存储器系统110的存储装置可以利用例如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和/或诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪速存储器的非易失性存储器装置来实施。
存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储待由主机102访问的数据。控制器130可以控制数据在存储器装置150中的存储。
控制器130和存储器装置150可被集成到单个半导体装置中，其中单个半导体装置可包括在如上所例示的各种存储器系统中的任意一种中。
通过示例而非限制的方式，控制器130和存储器装置150可以被集成到单个半导体装置中。控制器130和存储器装置150可以被如此集成到SSD中以提高操作速度。当存储器系统110用作SSD时，连接到存储器系统110的主机102的操作速度可以比利用硬盘实施时主机102的操作速度提高得更多。另外，控制器130和存储器装置150可以被集成到一个半导体装置中以形成诸如以下的存储卡：PC卡(PCMCIA)，紧凑型闪存(CF)卡，诸如智能媒体卡(SM、SMC)的存储卡，记忆棒，多媒体卡(MMC、RS-MMC、微型MMC)，SD卡(SD、迷你SD、微型SD和SDHC)，通用闪速存储器等。
例如，存储器系统110可以被配置成以下中的一部分：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传送和接收信息的装置、配置家庭网络的各种电子装置中的一种、配置计算机网络的各种电子装置中的一种、配置远程信息处理网络的各种电子装置中的一种、射频识别(RFID)装置或配置计算系统的各种组件中的一种。
存储器装置150可以是非易失性存储器装置，并且即使在不供应电力时也可保留存储在其中的数据。存储器装置150可以通过写入操作存储从主机102提供的数据，同时通过读取操作将存储在其中的数据提供至主机102。存储器装置150可以包括多个存储块152、154、156，多个存储块152、154、156中的每一个可以包括多个页面。多个页面中的每一个可以包括电联接到字线(WL)的多个存储器单元。存储器装置150还包括多个存储器管芯，多个存储器管芯中的每一个包括多个平面，多个平面中的每一个包括多个存储块152、154、156。另外，存储器装置150可以是非易失性存储器装置，例如闪速存储器，其中闪速存储器可以是三维堆叠结构。
控制器130可以控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的全部操作。例如，控制器130可以响应于来自主机102的请求来控制存储器装置150。控制器130可以向主机102提供从存储器装置150读取的数据。控制器130可将由主机102提供的数据存储到存储器装置150中。
控制器130可以包括全部通过内部总线可操作地联接的主机接口(I/F)132、处理器134、错误校正码(ECC)组件138、电源管理单元(PMU)140、存储器接口(I/F)142以及存储器144。
主机接口132可以处理从主机102提供的命令和数据，并且可通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。根据实施例，主机接口132是可以通过被称为主机接口层(HIL)的固件来实施的、用于与主机102交换数据的组件。
ECC组件138可以校正待在存储器装置150中处理(例如，从存储器装置150输出)的数据的错误位，ECC组件138可以包括ECC编码器和ECC解码器。此处，ECC编码器可以对待编程在存储器装置150中的数据执行错误校正编码以生成添加有奇偶校验位的编码数据并且将编码数据存储在存储器装置150中。当控制器130读取存储在存储器装置150中的数据时，ECC解码器可以检测并校正从存储器装置150读取的数据中包含的错误。换言之，在对从存储器装置150读取的数据执行错误校正解码之后，ECC组件138可以确定错误校正解码是否已经成功，并且输出指令信号(例如，校正成功信号或校正失败信号)。ECC组件138可以使用在ECC编码进程期间生成的奇偶校验位来校正读取数据的错误位。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC组件138可不校正错误位而是可以输出指示校正错误位失败的错误校正失败信号。
ECC组件138可以基于诸如以下的编码调制来执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、trubo码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等。ECC组件138可以包括用于基于上述码中的至少一种执行错误校正操作的所有电路、模块、系统或装置。
PMU 140可以管理在控制器130中提供的电力。
存储器接口142可以用作用于处置在控制器130和存储器装置150之间传送的命令和数据的接口，以允许控制器130响应于从主机102传递的请求来控制存储器装置150。在当存储器装置150是闪速存储器时并且特别地当存储器装置150是NAND闪速存储器时的情况下，在处理器134的控制下，存储器接口142可以生成用于存储器装置150的控制信号并且可以处理输入到存储器装置150中或从存储器装置150输出的数据。存储器接口142可以提供接口，以用于处置控制器130和存储器装置150之间的命令和数据，例如NAND闪存接口的操作，特别是控制器130和存储器装置150之间的操作。根据实施例，存储器接口142可以通过被称为闪存接口层(FIL)的固件来实施为用于与存储器装置150交换数据的组件。
存储器144可以支持由存储器系统110和控制器130执行的操作。存储器144可以存储为存储器系统110和控制器130中的操作而产生或传递的临时数据或事务数据。控制器130可以响应于来自主机102的请求来控制存储器装置150。控制器130可以将从存储器装置150读取的数据传递至主机102中。控制器130可以将通过主机102输入的数据存储在存储器装置150内。存储器144可以用于存储控制器130和存储器装置150执行诸如读取操作或编程操作/写入操作的操作的数据。
存储器144可以利用易失性存储器来实施。存储器144可以利用静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或两者来实施。虽然图2例示了存储器144设置在控制器130内，但是本发明不限于此。也就是说，存储器144可以位于控制器130内部或外部。例如，存储器144可以由具有在存储器144和控制器130之间传送数据和/或信号的存储器接口的外部易失性存储器来实施。
存储器144可以存储用于执行诸如由主机102请求的数据写入和数据读取的操作所需的数据和/或在存储器装置150和控制器130之间诸如如上所述的垃圾收集和损耗均衡的后台操作的数据传送的数据。根据实施例，为了支持存储器系统110中的操作，存储器144可以包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。
处理器134可以利用微处理器或中央处理单元(CPU)来实施。存储器系统110可以包括一个或多个处理器134。处理器134可以控制存储器系统110的全部操作。通过示例而非限制的方式，处理器134可以响应于从主机102输入的写入请求或读取请求而控制存储器装置150的编程操作或读取操作。根据实施例，处理器134可以使用或运行固件来控制存储器系统110的全部操作。此处，固件可以被称为闪存转换层(FTL)。FTL可以作为主机102和存储器装置150之间的接口执行操作。主机102可以通过FTL将对写入操作和读取操作的请求传送到存储器装置150。
FTL可以管理地址映射操作、垃圾收集操作、损耗均衡操作等。特别地，FTL可以加载、生成、更新或存储映射数据。因此，控制器130可以通过映射数据将从主机102输入的逻辑地址与存储器装置150的物理地址进行映射。由于地址映射操作，存储器装置150可以看起来像通用存储装置以执行读取操作或写入操作。而且，通过基于映射数据的地址映射操作，当控制器130试图更新存储在特定页面中的数据时，由于闪速存储器装置的特性，控制器130可以将更新的数据编程在另一空页面上，并且可以使特定页面的旧数据无效(例如，将与更新的数据的逻辑地址对应的物理地址从先前特定页面更新成另一新编程的页面)。此外，控制器130可以将新数据的映射数据存储到FTL中。
例如，当在存储器装置150中执行从主机102请求的操作时，控制器130使用以微处理器或中央处理单元(CPU)等实施的处理器134。与存储器装置150接合的处理器134可以处置与来自主机102的输入命令对应的内部指令或命令。控制器130可以执行作为与从主机102输入的命令对应的命令操作的前台操作，诸如与写入命令对应的编程操作、与读取命令对应的读取操作、与擦除/丢弃命令对应的擦除/丢弃操作以及利用设置命令与设置参数命令或设置特征命令对应的参数设置操作。
再例如，控制器130可以通过处理器134对存储器装置150执行后台操作。通过示例而非限制的方式，对存储器装置150的后台操作包括将存储器装置150中的存储块152、154、156之中的存储块中存储的数据复制并存储到另一存储块的操作，例如垃圾收集(GC)操作。后台操作可以包括将存储块152、154、156中的至少一个存储块中存储的数据移动或交换到存储块152、154、156中的至少另一存储块中的操作，例如损耗均衡(WL)操作。在后台操作期间，控制器130可以使用处理器134以用于将控制器130中存储的映射数据存储到存储器装置150中的存储块152、154、156中的至少一个，例如映射清除(flush)操作。检测或搜索存储块152、154、156之中的坏块的坏块管理操作是由处理器134执行的后台操作的另一示例。
在存储器系统110中，控制器130执行与从主机102输入的多个命令对应的多个命令操作。例如，当顺序地、随机地或可选地执行与多个编程命令对应的多个编程操作、与多个读取命令对应的多个读取操作和与多个擦除命令对应的多个擦除操作时，控制器130可以确定用于将控制器130连接到存储器装置150中包括的多个存储器管芯的多个通道或通路之中哪个(哪些)通道或通路适于或适用于执行每个操作。控制器130可以通过所确定的通道或通路发送或传送数据或指令以执行每个操作。在每个操作完成之后，存储器装置150中包括的多个存储器管芯可以分别通过相同的通道或通路传送操作结果。然后，控制器130可以将响应或确认信号传送至主机102。在实施例中，控制器130可以检查每个通道或每个通路的状态。响应于从主机102输入的命令，控制器130可以基于每个通道或每个通路的状态来选择至少一个通道或通路，使得可以经由所选择的通道或通路来传递指令和/或操作结果与数据。
通过示例而非限制的方式，控制器130可以识别关于与包括在存储器装置150中的多个存储器管芯相关联的多个通道(或通路)的状态。控制器130可以将每个通道或每个通路的状态确定为忙碌状态、就绪状态、激活状态、空闲状态、正常状态和/或异常状态中的一种。控制器确定通过哪个通道或通路传递指令(和/或数据)可以与物理块地址，例如将指令(和/或数据)传送至哪个(哪些)管芯中相关联。控制器130可以参考从存储器装置150传送的描述符。描述符可以包括描述关于存储器装置150的某些信息的块或页面参数，块或页面参数为具有预定格式或结构的数据。例如，描述符可以包括装置描述符、配置描述符、单元描述符等。控制器130可以参考或使用描述符来确定经由哪个(哪些)通道或通路交换指令或数据。
管理单元(未示出)可以包括在处理器134中。管理单元可以对存储器装置150执行坏块管理。管理单元可以发现存储器装置150中不满足进一步使用条件的坏存储块，并且对坏存储块执行坏块管理。当存储器装置150是闪速存储器例如NAND闪速存储器时，在写入操作期间例如编程操作期间，由于NAND逻辑功能的特性而可能发生编程失败。在坏块管理期间，可以将编程失败的存储块或坏存储块的数据编程到新存储块中。坏存储块可能严重劣化具有3D堆叠结构的存储器装置150的利用效率和存储器系统110的可靠性。因此，可靠的坏块管理可以提高或改善存储器系统110的性能。
参照图3，详细地描述根据本公开的另一实施例的存储器系统中的控制器。图3中所示的存储器系统可以对应于图1中所示的多个存储器系统110A、110B、110C中的至少一个。控制器130'与主机102和存储器装置150协作。如图所示，控制器130'包括闪存转换层(FTL)40以及先前结合图2识别的主机接口132、存储器接口142和存储器144。
虽然未在图3中示出，但是根据实施例，图2中描述的ECC组件138可以包括在闪存转换层(FTL)40中。在另一实施例中，ECC组件138可以被实施为包括在控制器130'中或与控制器130'相关联的单独的模块、电路、固件等。
主机接口132用于处置从主机102传送的命令、数据等。通过示例而非限制的方式，主机接口132可以包括命令队列56、缓冲器管理器52和事件队列54。命令队列56可以顺序地存储从主机102接收的命令、数据等，并且以其存储的顺序将命令、数据等输出至缓冲器管理器52。缓冲器管理器52可以对从命令队列56接收的命令、数据等进行分类、管理或调整。事件队列54可以顺序地传送用于处理从缓冲器管理器52接收的命令、数据等的事件。
相同特性的多个命令例如读取命令和写入命令，或数据可以从主机102被传送至存储器系统110，或者不同特性的命令和数据可以在由主机102混合或混杂之后被传送至存储器系统110。例如，用于读取数据的多个命令(读取命令)可以被传递至存储器系统110，或者用于读取数据的命令(读取命令)以及用于编程/写入数据的命令(写入命令)可以被交替地传送至存储器系统110。主机接口132可以将从主机102传送的命令、数据等顺序地存储至命令队列56。此后，主机接口132可以根据已经从主机102输入的命令、数据等的特性来估计或预测控制器130'将执行何种内部操作。主机接口132可以至少基于其特性而确定命令、数据等的处理顺序和优先级。根据从主机102传送的命令、数据等的特性，主机接口132中的缓冲器管理器52被配置成确定缓冲器管理器是否应将命令、数据等存储在存储器144中，或者缓冲器管理器是否应将命令、数据等传递至闪存转换层(FTL)40。事件队列54接收待由存储器系统110或控制器130'响应于从主机102传送的命令、数据等内部地运行并处理的、从缓冲器管理器52输入的事件，从而以接收的顺序将事件传递至闪存转换层(FTL)40。
根据实施例，图3中描述的主机接口132可以执行图1和图2中描述的控制器130的一些功能。主机接口132可以将主机102中的存储器设置为从设备，并且添加存储器作为控制器130'可控制或可使用的额外的存储空间。
根据实施例，闪存转换层(FTL)40可以包括主机请求管理器(HRM)46、映射数据管理器(MM)44、状态管理器42和块管理器48。主机请求管理器(HRM)46可以管理从事件队列54输入的事件。映射数据管理器(MM)44可以处置或控制映射数据。状态管理器42可以执行垃圾收集或损耗均衡。块管理器48可以对存储器装置150中的块运行命令或指令。
通过示例而非限制的方式，主机请求管理器(HRM)46可以使用映射数据管理器(MM)44和块管理器48来根据读取和编程命令以及从主机接口132传递的事件处置或处理请求。主机请求管理器(HRM)46可以将查询请求发送至映射数据管理器(MM)44以确定与和事件一起输入的逻辑地址对应的物理地址。主机请求管理器(HRM)46可以将读取请求和物理地址一起发送至存储器接口142，以处理读取请求(处置事件)。另一方面，主机请求管理器(HRM)46可以将编程请求(写入请求)发送至块管理器48，以将数据编程至存储器装置150中的特定空页面(没有数据)，然后可以将与编程请求对应的映射更新请求传送至映射数据管理器(MM)44，以更新逻辑-物理地址相互映射的信息中与编程数据相关的项。
此处，块管理器48可以将从主机请求管理器(HRM)46、映射数据管理器(MM)44和/或状态管理器42传递的编程请求转换成用于存储器装置150的闪存编程请求，以管理存储器装置150中的闪存块。为了最大化或提高存储器系统110(参见图2)的编程或写入性能，块管理器48可以收集编程请求并且将对多平面和单触发编程操作的闪存编程请求发送至存储器接口142。在实施例中，块管理器48可以将若干闪存编程请求发送到存储器接口142以提高或最大化多通道多向闪速控制器的并行处理。
另一方面，块管理器48可以被配置成根据有效页面的数量来管理存储器装置150中的块，在需要空闲块时选择并擦除不具有有效页面的块，并且在确定需要垃圾收集时选择包括最少数量有效页面的块。状态管理器42可以执行垃圾收集以将有效数据移动到空块并且擦除包含移动的有效数据的块，使得块管理器48可以确定存储器装置150具有足够的空闲块(没有数据的空块)。如果块管理器48将关于待擦除的块的信息提供至状态管理器42，则状态管理器42可以检查待擦除的块的所有闪存页面以确定每个页面是否有效。例如，为了确定每个页面的有效性，状态管理器42可以识别每个页面的带外(OOB)区域中记录的逻辑地址。为了确定每个页面是否有效，状态管理器42可以将页面的物理地址与从查询请求获得的映射到逻辑地址的物理地址进行比较。状态管理器42针对每个有效页面将编程请求发送至块管理器48。当编程操作完成时，映射表可以通过映射数据管理器44的更新来更新。
映射数据管理器44可以管理逻辑-物理映射表。映射数据管理器44可以处理由主机请求管理器(HRM)46或状态管理器42生成的诸如查询、更新等请求。映射数据管理器44可以将整个映射表存储在存储器装置150(例如，闪存/非易失性存储器)中，并且根据存储器144的存储容量高速缓存映射条目。当在处理查询请求或更新请求时发生映射高速缓存缺失时，映射数据管理器44可以将读取请求发送至存储器接口142以加载存储在存储器装置150中的相关映射表。当映射数据管理器44中的脏高速缓存块的数量超过特定阈值时，编程请求可以被发送至块管理器48，使得干净高速缓存块形成并且脏映射表可以存储在存储器装置150中。
另一方面，当执行垃圾收集时，状态管理器42将有效页面复制到空闲块中，并且主机请求管理器(HRM)46可以针对相同逻辑地址的页面编程最新版本的数据，并且现时地发出更新请求。当状态管理器42在有效页面的复制没有正常完成的状态下请求映射更新时，映射数据管理器44可不执行映射表更新。这是因为在状态管理器42请求映射更新并且稍后完成有效页面复制时，发出了具有旧物理信息的映射请求。映射数据管理器44只要在最新映射表仍然指向旧物理地址，就可执行映射更新操作以确保准确性。
根据实施例，状态管理器42、映射数据管理器44或块管理器48中的至少一个可以包括用于执行其自身操作的至少一个电路。如在本公开中所使用的，术语“电路”是指以下中的全部：(a)仅硬件电路实施方案(诸如仅在模拟和/或数字电路的实施方案)；(b)电路和软件(和/或固件)的组合，诸如(如适用)：(i)处理器的组合或(ii)(包括一起工作以使诸如移动电话或服务器的设备执行各种功能的数字信号处理器、软件和存储器的)处理器/软件的一部分；以及(c)需要软件或固件(即使软件或固件并非物理地存在)来进行操作的电路，诸如微处理器或微处理器的一部分。“电路”的这种定义适用于该术语在本申请中的所有应用，包括在任意权利要求中的应用。作为另一示例，如在本申请中所使用的，术语“电路”还涵盖仅处理器(或多个处理器)或处理器的部分及处理器(或多个处理器)附带的软件和/或固件的实施方案。例如，如果术语“电路”适用于特定的要求保护元件，则术语“电路”还涵盖用于存储装置的集成电路。
存储器装置150可以包括多个存储块。根据一个存储器单元中可以存储或表达的位的数量，多个存储块可以是诸如单层单元(SLC)存储块、多层单元(MLC)存储块等不同类型的存储块中的任意一种。此处，SLC存储块包括由存储器单元实施的多个页面，每个存储器单元存储一位数据。SLC存储块可以具有高数据I/O操作性能和高耐用性。MLC存储块包括由存储器单元实施的多个页面，每个存储器单元存储多位(例如，两位或更多位)数据。与SLC存储块相比，针对相同的空间，MLC存储块可以具有更大的存储容量。在存储容量方面，MLC存储块可以高度集成。在实施例中，存储器装置150可以利用诸如MLC'存储块、三层单元(TLC)存储块、四层单元(QLC)存储块及其组合的MLC存储块来实施。MLC'存储块可以包括由存储器单元实施的多个页面，每个存储器单元能够存储两位数据。三层单元(TLC)存储块可以包括由存储器单元实施的多个页面，每个存储器单元能够存储三位数据。四层单元(QLC)存储块可以包括由存储器单元实施的多个页面，每个存储器单元能够存储四位数据。在另一实施例中，存储器装置150可以利用包括由存储器单元实施的多个页面的块实施，每个存储器单元能够存储五位或更多位数据。
在本公开的实施例中，存储器装置150被实施为诸如闪速存储器的非易失性存储器，闪速存储器诸如NAND闪速存储器、NOR闪速存储器等。可选地，存储器装置150可以由以下中的至少一个来实施：相变随机存取存储器(PCRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)等。
图4和图5示意性地示出根据本公开的实施例的在存储器系统中执行与多个命令对应的多个命令操作。例如，从主机102接收多个写入命令，并且执行与写入命令对应的编程操作。例如，从主机102接收多个读取命令，并且执行与读取命令对应的读取操作。再例如，从主机102接收多个擦除命令，并且执行与擦除命令对应的擦除操作。又例如，从主机102一起接收多个写入命令和多个读取命令，并且分别执行与写入命令对应的编程操作和与读取命令对应的读取操作。
在一个实施例中，将与从主机102输入的多个写入命令对应的写入数据存储在控制器130的存储器144中的缓冲器/高速缓存中，将存储在缓冲器/高速缓存中的写入数据编程到并存储在存储器装置150中的多个存储块中，与多个存储块中存储的写入数据对应地更新映射数据，并且将更新的映射数据被存储在多个存储块中。换言之，执行与从主机102输入的多个写入命令对应的编程操作。在另一实施例中，从主机102输入针对存储在存储器装置150中的数据的多个读取命令，通过检查与读取命令对应的数据的映射数据从存储器装置150读取与读取命令对应的数据，将读取数据存储在控制器130的存储器144中的缓冲器/高速缓存中，并且将存储在缓冲器/高速缓存中的数据提供至主机102。换言之，执行与从主机102输入的多个读取命令对应的读取操作。另外，从主机102接收针对存储器装置150中包括的存储块的多个擦除命令，与擦除命令对应地检查存储块，擦除检查的存储块中存储的数据，与擦除的数据对应地更新映射数据，并且将更新的映射数据被存储在存储器装置150中的多个存储块中。也就是说，执行与从主机102接收的多个擦除命令对应的擦除操作。
此外，虽然以下将描述控制器130在存储器系统110中执行命令操作，但是应注意的是，如上所述，控制器130中的处理器134可以通过例如FTL(闪存转换层)在存储器系统110中执行命令操作。而且，控制器130将与从主机102输入的写入命令对应的用户数据和元数据编程并存储在存储器装置150中的多个存储块之中的选择存储块中，从选择存储块读取与从主机102接收的读取命令对应的用户数据和元数据并且将读取的数据提供至主机102，或从存储器装置150中的多个存储块之中的选择存储块擦除与从主机102输入的擦除命令对应的用户数据和元数据。
元数据可以包括对应于编程操作存储在存储块中的数据的第一映射数据和第二映射数据，该第一映射数据包括逻辑/物理(L2P：逻辑到物理)信息(逻辑信息)，该第二映射数据包括物理/逻辑(P2L：物理到逻辑)信息(物理信息)。而且，元数据可包括关于与从主机102接收的命令对应的命令数据的信息、关于与命令对应的命令操作的信息、关于将执行命令操作的存储器装置150的存储块的信息、以及关于与命令操作对应的映射数据的信息。换言之，元数据可以包括与从主机102接收的命令对应的全部信息和除用户数据外的数据。
也就是说，当控制器130从主机102接收多个写入命令时，执行与写入操作对应的编程操作，并且将与写入命令对应的用户数据写入并存储在存储器装置150的存储块之中、已经执行擦除操作的空存储块、开放存储块或空闲存储块中。而且，将包括L2P映射表或L2P映射列表的第一映射数据和包括P2L映射表或P2L映射列表的第二映射数据写入并存储在存储器装置150的存储块之中的空存储块、开放存储块或空闲存储块中，其中第一映射数据中记录有逻辑信息，该逻辑信息是存储块中存储的用户数据的逻辑地址和物理地址之间的映射信息，第二映射数据中记录有物理信息，该物理信息是存储有用户数据的存储块的物理地址和逻辑地址之间的映射信息。
此处，在从主机102输入写入命令的情况下，控制器130将与写入命令对应的用户数据写入并存储在存储块中。控制器130将包括存储的用户数据的第一映射数据和第二映射数据的元数据存储在其它存储块中。特别地，对应于存储的用户数据的数据段，控制器130生成并更新第一映射数据的L2P段以及第二映射数据的P2L段作为元数据的元段之中的映射数据的映射段。控制器130将映射段存储在存储器装置150的存储块中。存储在存储器装置150的存储块中的映射段被加载在控制器130中包括的存储器144中，然后被更新。
此外，在从主机102接收多个读取命令的情况下，控制器130从存储器装置150读取与读取命令对应的数据，并且将读取的数据存储在控制器130的存储器144中包括的缓冲器/高速缓存中。控制器130将存储在缓冲器/高速缓存中的数据提供至主机102，借此执行与多个读取命令对应的读取操作。
另外，在从主机102接收多个擦除命令的情况下，控制器130检查与擦除命令对应的存储器装置150的存储块，然后对存储块执行擦除操作。
当在执行后台操作的同时执行与从主机102接收的多个命令对应的命令操作时，控制器130将与后台操作对应的数据即元数据和用户数据加载并存储在控制器130的存储器144中包括的缓冲器/高速缓存中，然后将数据即元数据和用户数据存储在存储器装置150中。此处，通过示例而非限制的方式，后台操作可以包括作为复制操作的垃圾收集操作或读取回收操作、作为交换操作的损耗均衡操作、或映射清除操作。例如，对于后台操作，控制器130可以检查存储器装置150的存储块中的与后台操作对应的元数据和用户数据、将存储在某些存储块中的元数据和用户数据加载并存储在控制器130的存储器144中的缓冲器/高速缓存中，然后将元数据和用户数据存储在其它存储块中。
在根据本公开的实施例的存储器系统中，在执行作为前台操作的命令操作和作为后台操作的复制操作、交换操作和映射清除操作的情况下，控制器130调度与前台操作和后台操作对应的队列，并且将调度的队列分配给控制器130中包括的存储器144和主机102中包括的存储器。就这方面而言，控制器130为待在存储器装置150中执行的前台操作和后台操作的各个操作分配标识符(ID)，并且分别调度与分配有标识符的操作对应的队列。在根据本公开的实施例的存储器系统中，不仅为存储器装置150的各个操作分配标识符，而且为对存储器装置150的功能分配标识符，并且调度与分配有各自的标识符的功能对应的队列。
在根据本公开的实施例的存储器系统中，控制器130管理通过待对存储器装置150执行的各个功能和操作的标识符调度的队列。控制器130管理通过待对存储器装置150执行的前台操作和后台操作的标识符调度的队列。在根据本公开的实施例的存储器系统中，在与通过标识符调度的队列对应的存储器区域被分配给控制器130中包括的存储器144和主机102中包括的存储器之后，控制器130管理分配的存储器区域的地址。控制器130通过使用调度的队列，对存储器装置150不仅执行前台操作和后台操作，而且执行各个功能和操作。
参照图4，控制器130执行与从主机102接收的多个命令对应的命令操作，例如与从主机102输入的多个写入命令对应的编程操作。控制器130将与写入命令对应的用户数据编程并存储在存储器装置150的存储块中。而且，对应于针对存储块的编程操作，控制器130生成并更新用户数据的元数据，并且将元数据存储在存储器装置150的存储块中。
控制器130生成并更新第一映射数据和第二映射数据，该第一映射数据和第二映射数据包括指示用户数据被存储在存储器装置150的存储块中包括的页面中的信息。也就是说，控制器130生成并更新第一映射数据的作为逻辑段的L2P段和第二映射数据的作为物理段的P2L段，然后将逻辑段和物理段存储在存储器装置150的存储块中包括的页面中。
例如，控制器130将与从主机102接收的写入命令对应的用户数据高速缓存并缓冲在控制器130的存储器144中包括的第一缓冲器510中。特别地，在将用户数据的数据段512存储在用作数据缓冲器/高速缓存的第一缓冲器510中之后，控制器130将第一缓冲器510中的数据段512存储在存储器装置150的存储块中的页面中。当与从主机102接收的写入命令对应的用户数据的数据段512被编程到并存储在存储块中的页面中时，控制器130生成并更新第一映射数据和第二映射数据。控制器130将第一映射数据和第二映射数据存储在控制器130的存储器144中的第二缓冲器520中。特别地，控制器130将用户数据的第一映射数据的L2P段522和第二映射数据的P2L段524存储在作为映射缓冲器/高速缓存的第二缓冲器520中。如上所述，第一映射数据的L2P段522和第二映射数据的P2L段524可以存储在控制器130中的存储器144的第二缓冲器520中。第一映射数据的L2P段522的映射列表和第二映射数据的P2L段524的另一映射列表可以存储在第二缓冲器520中。控制器130将存储在第二缓冲器520中的第一映射数据的L2P段522和第二映射数据的P2L段524存储在存储器装置150的存储块中包括的页面中。
此外，控制器130执行与从主机102接收的多个命令对应的命令操作，例如与从主机102接收的多个读取命令对应的读取操作。特别地，控制器130将作为与读取命令对应的用户数据的映射段的第一映射数据的L2P段522和第二映射数据的P2L段524加载在第二缓冲器520中，并且检查L2P段522和P2L段524。然后，控制器130读取存储器装置150的存储块之中的相应存储块的页面中存储的用户数据，将读取的用户数据的数据段512存储在第一缓冲器150中，然后将数据段512提供至主机102。
此外，控制器130执行与从主机102输入的多个命令对应的命令操作，例如与从主机102输入的多个擦除命令对应的擦除操作。特别地，控制器130识别存储器装置150的存储块之中的、与擦除命令对应的存储块以对识别的存储块执行擦除操作。
在存储器装置150中的存储块之中执行复制数据或交换数据的操作，例如作为后台操作的垃圾收集操作、读取回收操作或损耗均衡操作的情况下，控制器130将相应用户数据的数据段512存储在第一缓冲器510中，将与用户数据对应的映射数据的映射段522、524加载在第二缓冲器520中，然后执行垃圾收集操作、读取回收操作或损耗均衡操作。在对存储器装置150的存储块执行作为后台操作的例如映射数据的元数据的映射更新操作和映射清除操作的情况下，控制器130将相应映射段522、524加载在第二缓冲器520中，然后执行映射更新操作和映射清除操作。
如上所述，在对存储器装置150执行包括前台操作和后台操作的功能和操作的情况下，控制器130为待对存储器装置150执行的功能和操作分配标识符。控制器130分别调度分别与分配有标识符的功能和操作对应的队列。控制器130将与各个队列对应的存储器区域分配给控制器130中的存储器144和主机102中的存储器。控制器130分别管理分配给各个功能和操作的标识符、针对各个标识符调度的队列以及与队列对应的分配给控制器130的存储器144和主机102的存储器的存储器区域。控制器130通过分配给控制器130的存储器144和主机102的存储器的存储器区域对存储器装置150执行功能和操作。
参照图5，存储器装置150包括多个存储器管芯，例如存储器管芯0、存储器管芯1、存储器管芯2以及存储器管芯3，每个存储器管芯包括多个平面，例如，平面0、平面1、平面2以及平面3。存储器装置150中的存储器管芯中的各个平面包括多个存储块，例如，N个块Block0、Block1、......、BlockN-1，每个块包括多个页面，例如2M个页面。此外，存储器装置150包括与各个存储器管芯对应的多个缓冲器，例如，与存储器管芯0对应的缓冲器0、与存储器管芯1对应的缓冲器1、与存储器管芯2对应的缓冲器2以及与存储器管芯3对应的缓冲器3。
在执行与从主机102接收的多个命令对应的命令操作的情况下，将与命令操作对应的数据存储在存储器装置150中包括的缓冲器中。例如，在执行编程操作的情况下，将与编程操作对应的数据存储在缓冲器中，然后将该数据存储在存储器管芯的存储块中包括的页面中。在执行读取操作的情况下，从存储器管芯的存储块中的页面读取与读取操作对应的数据，将该数据存储在缓冲器中，然后通过控制器130将该数据提供至主机102。
在本公开的实施例中，存储器装置150中的缓冲器设置在各个存储器管芯的外部。在另一实施例中，缓冲器可以设置在各个存储器管芯的内部。此外，缓冲器可以对应于各个存储器管芯中的各个平面或各个存储块。此外，在本公开的实施例中，存储器装置150中的缓冲器是存储器装置150中的多个页面缓冲器。在另一实施例中，缓冲器可以是存储器装置150中包括的多个高速缓存或多个寄存器。
而且，存储器装置150中包括的多个存储块可以被分组为多个超级存储块，并且可以以多个超级存储块来执行命令操作。每个超级存储块可以包括多个存储块的组，例如，第一存储块组中的存储块可以形成第一超级存储块并且第二存储块组中的存储块可以形成第二超级存储块。就这方面而言，在第一存储块组包括在第一存储器管芯的第一平面中的情况下，第二存储块组可以包括在第一存储器管芯的第一平面中、包括在第一存储器管芯的第二平面中，或者包括在第二存储器管芯的平面中。
在本公开的实施例中，数据处理系统可以包括多个存储器系统。多个存储器系统110中的每一个可以包括控制器130和存储器装置150。在数据处理系统中，多个存储器系统110中的一个可以是主设备，其它存储器系统中的每一个可以是从设备。例如，可以基于多个存储器系统110之间的争用(例如，仲裁和冲突避免或者资源竞争)来确定主设备。当在数据处理系统中从主机102传递多个命令时，主设备可以至少基于通道或总线的状态来确定每个命令的目标。例如，可以对应于从多个存储器系统传递的信息(例如，操作状态)将多个存储器系统之中的第一存储器系统确定为主设备。如果第一存储器系统被确定为主设备，则剩余存储器系统被视为从设备。主设备的控制器可以检查联接至多个存储器系统的多个通道(或通路、总线)的状态，以选择哪个存储器系统处置从主机102传递的命令或数据。在实施例中，可以动态地确定多个存储器系统之中的主设备。在另一实施例中，多个存储器系统之中的主设备可以周期性地改变或根据事件而改变。也就是说，当前主设备稍后可能变成从设备，并且从设备中的一个可能变成主设备。
在下文中，更详细地描述用于在上述包括存储器装置150和控制器130的存储器系统110中传送数据的方法和设备。随着存储在存储器系统110中的数据量变大，存储器系统110可能需要一次读取或存储大量数据。然而，用于读取存储在存储器装置150中的数据的读取时间或用于将数据写入存储器装置150中的编程/写入时间通常可以比控制器130处理数据的处置时间或控制器130和存储器装置150之间的数据传送时间长。例如，读取时间可能是处置时间的两倍。因为读取时间或编程时间明显比处置时间或数据传送时间长，所以用于在存储器系统110中传递数据的过程或进程可能影响存储器系统110的性能，例如操作速度，和/或影响存储器系统110的结构，诸如缓冲器大小。
图6至图11示出提高存储器系统的操作效率的示例。具体地，图6至图8示出主机中包括的存储器的一部分可以用作用于存储存储器系统中使用的元数据的高速缓存装置的情况。图9至图11示出主机中包括的存储器的一部分可以用作临时存储元数据或用户数据中的任意一种的缓冲器的情况，该元数据或用户数据应该最终被存储在存储器系统中。
参照图6，主机102可以包括处理器104、主机存储器106和主机控制器接口108。存储器系统110'可以包括控制器130”和存储器装置150。此处，图6中描述的控制器130”和存储器装置150可以对应于图1至图5中描述的控制器130、130'和存储器装置150。
在下文中，主要描述图6中所示的控制器130”和存储器装置150与图1至图5中所示的控制器130、130'和存储器装置150之间在技术上可以区分的差异。特别地，控制器130”中的逻辑块160可以对应于图3中描述的闪存转换层(FTL)40。然而，根据实施例，控制器130”中的逻辑块160可以作为附加角色而工作，并且执行未在图3所示的闪存转换层(FTL)40中描述的附加功能。
主机102可以包括处理器104以及主机存储器106，其中该处理器104比存储器系统110'具有性能更高的性能，该主机存储器106能够比与主机102协作的存储器系统110'存储更大量的数据。主机102中的处理器104和主机存储器106可能在空间和升级方面具有优势。例如，处理器104和主机存储器106可以比存储器系统110'中的处理器134和存储器144具有更少的空间限制。处理器104和主机存储器106可以是可替换的以升级其性能，这可区别于存储器系统110'中的处理器134和存储器144。在实施例中，存储器系统110'可以利用主机102拥有的资源，以提高存储器系统110'的操作效率。
随着存储器系统110'中可以存储的数据量增加，与存储器系统110'中存储的数据对应的元数据的量也增加。当控制器130”的存储器144中用于加载的元数据的存储容量受限制或局限时，加载的元数据量增加可能对控制器130”的操作产生操作负担。例如，由于控制器130”的存储器144中为元数据分配的空间或区域受限制，因此可以加载一部分元数据而不是全部元数据。如果加载的元数据不包括主机102想要访问的物理位置的特定元数据，则如果已经更新了加载的元数据中的一些元数据时，控制器130”必须将加载的元数据存储回存储器装置150中，并且加载主机102想要访问的物理位置的特定元数据。应该执行这些操作以使控制器130”执行主机102请求的读取操作或写入操作，并且可能劣化存储器系统110的性能。
主机102中包括的主机存储器106的存储容量可以比控制器130”中包括的存储器144的存储容量大几十倍或几百倍(大数量级)。存储器系统110'可以将控制器130”使用的元数据166传送至主机102中的主机存储器106，使得存储器系统110'可以访问主机102中的主机存储器106的至少一些部分。主机存储器106的至少一些部分可以用作用于读取存储器系统110'中的数据或将数据写入在存储器系统110'中所需的地址转换的高速缓存存储器。在这种情况下，主机102基于在主机存储器106中存储的元数据166将逻辑地址转换成物理地址，而不是将逻辑地址与请求、命令或指令一起传送至存储器系统110'。然后，主机102可以将转换的物理地址与请求、命令或指令一起传送至存储器系统110'。接收转换的物理地址与请求、命令或指令的存储器系统110'可以跳过将逻辑地址转换成物理地址的内部进程并且基于传送的物理地址访问存储器装置150。在这种情况下，控制器130'从存储器装置150加载元数据以进行地址转换的开销(例如，操作负担)可以消失，并且可以提高存储器系统110'的操作效率。
另一方面，即使存储器系统110'将元数据166传送至主机102，存储器系统110'也可以基于元数据166控制映射信息，例如元数据生成、擦除、更新等的。存储器系统110'中的控制器130”可以根据存储器装置150的操作状态执行诸如垃圾收集和损耗均衡的后台操作，并且可以确定从主机102传送的数据存储在存储器装置150中的物理地址，即哪个物理位置。因为在存储器装置150中存储的数据的物理地址可能改变并且主机102不知道改变的物理地址，所以存储器系统110'可以主动地控制元数据166。
虽然存储器系统110'控制用于地址转换的元数据，但是可以确定的是，存储器系统110'需要修改或更新先前传送至主机102的元数据166。存储器系统110'可以将信号或元数据发送至主机102，以请求更新主机102中存储的元数据166。主机102可以响应于从存储器系统110'传递的请求来更新主机存储器106中存储的元数据166。这允许主机102中的主机存储器106中存储的元数据166保持为最新版本，使得即使主机控制器接口108使用主机存储器106中存储的元数据166，在将逻辑地址转换成物理地址并且将转换的物理地址与逻辑地址一起传送至存储器系统110'的操作中也没有问题。
同时，在主机存储器106中存储的元数据166可以包括用于将逻辑地址转换成物理地址的映射信息。参照图4，将逻辑地址与物理地址相关联的元数据可以包括两个可区别的项：用于将逻辑地址转换成物理地址的第一映射信息项；以及用于将物理地址转换成逻辑地址的第二映射信息项。其中，在主机存储器106中存储的元数据166可以包括第一映射信息。第二映射信息可以主要用于存储器系统110'的内部操作，但是可以不用于主机102请求将与特定逻辑地址对应的数据存储在存储器系统110'中或者从存储器系统110'读取该数据的操作。根据实施例，存储器系统110'可以不将第二映射信息项传送至主机102。
同时，存储器系统110'中的控制器130'可以控制(例如，产生、删除、更新等)第一映射信息项或第二映射信息项，并且将第一映射信息项或第二映射信息项存储至存储器装置150。因为主机102中的主机存储器106是一种易失性存储器，所以当发生诸如中断主机102和存储器系统110的电力供应的事件时，在主机存储器106中存储的元数据166可以消失。因此，存储器系统110'中的控制器130”不仅可以保持在主机102的主机存储器106中存储的元数据166的最新状态，而且可以将第一映射信息项或第二映射信息项的最新状态存储在存储器装置150中。
参照图6和图7，描述当元数据166存储在主机102的主机存储器106中时，主机102请求读取在存储器系统110'中存储的数据的操作。
将电力供应至主机102和存储器系统110'，然后主机102和存储器系统110'可以彼此接合。当主机102和存储器系统110'协作时，在存储器装置150中存储的元数据(L2P MAPDATA)可以被传送至主机存储器106。
当主机102中的处理器104发出读取命令(READ CMD)时，读取命令被传送至主机控制器接口108。在接收到读取命令之后，主机控制器接口108在主机存储器106中存储的元数据(L2P MAP DATA)中搜索与读取命令的逻辑地址对应的物理地址。基于在主机存储器106中存储的元数据(L2P MAP DATA)，主机控制器接口108可以识别与逻辑地址对应的物理地址。主机控制器接口108执行与读取命令相关联的逻辑地址的地址转换。
主机控制器接口108将具有逻辑地址的读取命令(Read CMD)以及物理地址传送至存储器系统110'的控制器130”中。控制器130”可以基于与读取命令一起输入的物理地址来访问存储器装置150。可以响应于读取命令(Read CMD)，将在存储器装置150中的与物理地址对应的位置所存储的数据传送至主机存储器106。
读取在包括非易失性存储器的存储器装置150中存储的数据的操作可能比读取在作为易失性存储器的主机存储器106等中存储的数据的操作花费更多的时间。在用于处置读取命令(Read CMD)的上述操作中，控制器130”可以跳过或省略与从主机102输入的逻辑地址对应的地址转换(例如，搜索并识别与逻辑地址相关联的物理地址)。具体地，在地址转换中，当控制器130”无法在存储器144中找到用于地址转换的元数据时，控制器130”可以不必从存储器装置150加载元数据或更换在存储器144中存储的元数据。这使存储器系统110'更快地执行主机102请求的读取操作。
将参照图6至图8描述如何更新先前存储在主机存储器106中的元数据(L2P MAPDATA)。
与主机102电联接的存储器系统110'可以执行主机102请求的读取操作、写入操作和删除操作。在存储器系统110'执行主机102请求的读取操作、写入操作或者删除操作之后，存储器系统110'可以在存储器装置150中存储的数据的物理位置改变时更新元数据。此外，在执行主机102未请求的后台操作(例如，垃圾收集或损耗均衡)的过程中，存储器系统110可以响应于存储器装置150存储的数据的物理位置的改变来更新元数据。存储器系统110'中的控制器130”可以通过上述操作检测是否更新元数据。也就是说，控制器130”可以检查是否存在通过生成、更新或删除元数据而产生的脏(dirty)映射。
当元数据变脏时，控制器130”向主机控制器接口108通知需要更新在主机存储器106中先前存储的元数据。主机控制器接口108可以向控制器130”请求需要更新的元数据(图8所示的REQUEST MAP INFO.)。控制器130”可以响应于从主机控制器接口108输入的请求发送需要更新的元数据(图8所示的SEND MAP INFO.)。然后，主机控制器接口108将传送的元数据传递到主机存储器106中，并且更新在主机存储器106中的先前存储的元数据(图8所示的L2P MAP UPDATE)。
参照图9，与主机102协作的存储器系统110”中的控制器130”'和存储器装置150可以分别对应于图6中描述的存储器系统110'中的控制器130”和存储器装置150。然而，根据实施例，图9所示的存储器系统110”中的控制器130”'的内部配置、操作或角色可以在技术上或结构上区别于图6中描述的控制器130”。
主机102还可以包括处理器104、主机存储器106和主机控制器接口108。图9中所示的主机102可以与图6中描述的主机102具有相似的配置。主机102中包括的主机存储器106可以包括主机存储器缓冲器。另外，在配置、操作或角色上，主机控制器接口108可以包括主机桥。根据实施例，主机控制器接口108可以包括用于控制主机存储器106的存储器控制器或存储器接口。
在图6中，存储器系统110'可以使用主机102中包括的主机存储器106作为用于临时存储元数据166的高速缓存存储器，而图9中描述的存储器系统110'可以使用主机102中包括的主机存储器106作为用于存储用户数据168的缓冲器。在图9中，描述了主机102中包括的主机存储器106存储用户数据168的情况。然而，控制器130”'也可以将元数据以及用户数据168存储在主机存储器106中。
参照图9，主机102中包括的主机存储器106可以被划分为操作区域和统一区域。此处，主机存储器106的操作区域可以是主机102用于存储在通过处理器104执行操作的过程中的数据或信号的空间。另一方面，主机存储器106的统一区域可以是用于支持存储器系统110”的操作而不是主机102的操作的空间。主机102中包括的主机存储器106可以根据操作时间而用于另一目的并且可以动态地确定操作区域和统一区域的大小。由于这些特征，主机102中包括的主机存储器106可以被称为临时存储器或临时存储装置。
统一区域可以由为存储器系统110分配主机存储器106的一部分的主机102来提供。不管存储器系统110”如何，主机102可以不将统一区域用于在主机102中内部地执行的操作。在存储器系统110”中，存储器装置150可以包括比主机102中作为易失性存储器的主机存储器106花费更多时间来读取、写入或擦除数据的非易失性存储器。当响应于从主机102输入的请求读取、写入或擦除数据花费或需要的时间变长时，存储器系统110中连续地执行从主机102输入的多个读取命令和写入命令可能发生延迟。因此，为了提高或增大存储器系统110”的操作效率，主机102中的统一区域可以用作存储器系统110”的临时存储装置。
通过示例而非限制的方式，当主机102的任务是将大量数据写入存储器系统110”时，存储器系统110'可能花费很长时间来将大量数据编程到存储器装置150。当主机102试图将另一数据写入存储器系统110”或从存储器系统110”读取其它数据时，因为先前操作，即存储器系统110'花费很长时间来将大量数据编程到存储器装置150中，所以可能延迟存储器系统110'中的与其它数据相关的写入操作或读取操作。在这种情况下，存储器系统110”可以请求主机102将大量数据复制到主机存储器106的统一区域而不将大量数据编程到存储器装置150中。因为在主机102中将数据从操作区域复制到统一区域所需的时间远短于存储器系统110”将数据编程到存储器装置150所需的时间，所以存储器系统110”可以避免延迟与其它数据相关的写入操作或读取操作。此后，当存储器系统110”未接收从主机102输入的读取、写入或删除数据的命令时，存储器系统110”可以将临时存储在主机存储器106的统一区域中的数据传送到存储器装置150中。通过这种方式，用户可能不会意识到由于包括非易失性存储器装置的存储器系统110”而可能使操作变慢的问题，并且可以相信主机102和存储器系统110”高速地处置或处理用户的请求。
存储器系统110”中的控制器130”'可以使用主机102中的主机存储器106的分配部分(例如，统一区域)。主机102可以不参与存储器系统110”执行的操作。主机102可以将诸如读取、写入、删除等的指令与逻辑地址一起传送至存储器系统110”中。存储器系统110”中的控制器130”'可以将逻辑地址转换成物理地址。当控制器130”'中的存储器144的存储容量太小而无法加载用于将逻辑地址转换成物理地址的元数据时，控制器130”'可以将元数据存储在主机102中的主机存储器106的统一区域中。在实施例中，使用在主机存储器106的统一区域中存储的元数据，控制器130”'可以执行地址转换(例如，识别与从主机102传送的逻辑地址对应的物理地址)。
例如，主机存储器106的操作速度和主机102与控制器130”'之间的通信速度可以快于控制器130”'访问存储器装置150并且读取存储器装置150中存储的数据的速度。因此，控制器130”'可以根据需要快速地从主机存储器106加载元数据，而不是根据需要从存储器装置150加载存储的元数据。
参照图9和图10，描述当元数据(图10中所示的L2P MAP DATA)存储在主机102中的主机存储器106中时主机102请求的读取操作。
在将电力供应至主机102和存储器系统110”中之后，主机102和存储器系统110'可以彼此接合。当主机102和存储器系统110”协作时，在存储器装置150中存储的元数据(L2PMAP DATA)可以被传送至主机存储器106中。主机存储器106的存储容量可以大于存储器系统110”中的控制器130”'使用的存储器144的存储容量。因此，即使将在存储器装置150中存储的一些或所有元数据(L2P MAP DATA)完全或大部分传送至主机存储器106中，也可以不对主机102和存储器系统110”的操作造成负担。此时，可以将传送至主机存储器106的元数据(L2P MAP DATA)存储在图9中描述的统一区域中。
当主机102中的处理器104发出读取命令(Read CMD)时，读取命令可以被传送至主机控制器接口108。主机控制器接口108可以接收读取命令，然后将读取命令与逻辑地址一起传送至存储器系统110”的控制器130”'。
当存储器144不包括与从主机102输入的逻辑地址相关的元数据时，存储器系统110”中的控制器130”'可以向主机控制器接口108请求与逻辑地址对应的元数据(L2PRequest)。主机控制器接口108可以响应于控制器130”'的请求将在主机存储器106中存储的元数据(L2P MAP DATA)的相应部分传送至存储器系统110”中。
随着存储器装置150的存储容量增加，逻辑地址的范围可以变宽。例如，逻辑地址的值(例如，LBN1至LBN2*109)可以对应于存储器装置150的存储容量。主机存储器106可以存储与大部分或所有逻辑地址对应的元数据，而存储器系统110”中包括的存储器144可能没有足够的空间来存储元数据。当控制器130”'可以确定从主机102与读取命令一起输入的逻辑地址可以属于特定范围(例如，LBN120至LBN600)时，控制器130”'可以请求主机控制器接口108发送与特定范围(例如，LBN120至LBN600)或更大范围(例如，LBN100至LBN800)对应的一个或多个元数据。主机控制器接口108可以将控制器130”'请求的元数据传送至存储器系统110”中，并且传送的元数据(L2P MAP DATA)可以存储在存储器系统110”的存储器144中。
控制器130”'可以基于在存储器144中存储的元数据(L2P MAPDATA)将从主机102传送的逻辑地址转换成物理地址。控制器130”'可以使用物理地址来访问存储器装置150并且主机102请求的数据可以从存储器装置150传送至主机存储器106。此时，可以将响应于读取命令(READ CMD)从存储器装置150传送的数据存储在主机存储器106的操作区域中。
如上所述，主机存储器106用作用于存储元数据(L2P MAP DATA)的缓冲器，使得控制器可以不立即从存储器装置150读取或存储元数据(L2P MAP DATA)。因此，可以提高或增大存储器系统110”的操作效率。
参照图9和图11，描述存储器系统110”响应于主机102的写入命令使用主机102中的主机存储器106作为数据缓冲器的示例。在图11中，主机102中的主机存储器106可以被划分为操作区域106A和统一区域106B。
当主机102中的处理器104发出写入命令(WRITE CMD)时，写命令被传递至主机控制器接口108。此处，写入命令可以伴随有数据(用户数据)。与写入命令一起传送的数据的量可以具有与一个页面对应的大小或更小，与多个页面对应的大小、与多个块对应的大小或更大。此处，可以假设伴随写入命令的数据具有非常大的量或大小。
主机控制器接口108向存储器系统110”中的控制器130”'通知写入命令(WriteCMD)。此时，控制器130”'可以请求主机控制器接口108将与写入命令对应的数据复制(CopyData)到统一区域106B。也就是说，控制器130”'可以使用统一区域106B作为写入缓冲器，而不是接收与写入命令一起的数据并将数据存储在存储器装置150中。
根据从控制器130”'输入的请求，主机控制器接口108可以将在操作区域106A中存储的与写入命令(Write CMD)对应的数据复制到统一区域106B。此后，主机控制器接口108可以响应于从控制器130”'传递的请求，向控制器130”通知复制操作已完成(Copy Ack)。在识别出主机控制器接口108已经将与写入命令(Write CMD)对应的数据从操作区域106A复制到统一区域106B之后，控制器130”'可以向主机控制器接口108通知与写入命令(WriteCMD)对应的写入操作完成(Write Response)。
当通过上述进程完成涉及大量的数据(例如，大量数据)的写入命令(Write CMD)的操作时，存储器系统110”可以准备执行与从主机102输入的下一命令对应的另一操作。
另一方面，当没有从主机102输入的命令时，存储器系统110”可以将统一区域106B中临时存储的与写入命令(Write CMD)对应的数据传送并存储到存储器装置150中。
如上所述，图6至图8和图9至图11中描述的多个实施例可以提高或增大存储器系统110'、110”的操作效率。存储器系统110'，110”使用在主机102中包括的主机存储器106的一部分作为高速缓存或缓冲器，并且将元数据或用户数据存储在主机存储器106的一部分中。能够克服控制器130使用的存储器144中的存储空间的限制或受限的问题。
图12示出针对与单个主机102(参见图1至图3和图6至图11)接合的多个存储器系统100A、100B、......、100N的配置。多个存储器系统100A、100B、......、100N可以应用于数据处理系统100(参见图1)。
参照图12，多个存储器系统100A、100B、......、100N可以包括比其它存储器系统100B、......、100N具有更高优先级的第一存储器系统100A。可以根据数据处理系统100的配置来确定多个存储器系统100A、100B、......、100N的数量。
多个存储器系统100A、100B、......、100N中的每一个可以包括支持主机102单独请求的操作的配置或组件。例如，即使第二存储器系统100B在与当前连接的主机102断开之后与另一主机电联接，第二存储器系统100B也可以执行另一主机请求的操作。多个存储器系统100A、100B、......、100N中的每一个可以单独地包括能够存储用于与其它装置连接或接合的信息的特定区域(例如，主启动记录(MBR)40_1)。
在实施例中，当多个存储器系统100A、100B、......、100N与主机102协作时，比其它存储器系统100B、......、100N具有更高优先级的第一存储器系统100A可以包括元数据块40_2，该元数据块40_2被分配用于存储关于与主机102联接的多个存储器系统100A、100B、......、100N的元数据。主机102使用在具有最高优先级的第一存储器系统100A中存储的元数据来确定选择多个存储器系统100A、100B、......、100N中的哪个存储器系统来存储、删除或读取数据。
在实施例中，与存储元数据的第一存储器系统100A不同，其它存储器系统100B、......、100N可以包括存储用户数据而不是元数据的用户数据块40_3。因为用于其它存储器系统100B、......、100N的元数据存储在第一存储器系统100A中，所以其它存储器系统100B、......、100N可以分配更多空间来存储用户数据。
同时，第一存储器系统100A可以包括存储元数据的元数据块40_2以及用户数据块40_3。随着用于多个存储器系统100A、100B、......、100N的元数据的大小增加，布置在第一存储器系统100A中的元数据块40_2的数量可增加，但是第一存储器系统100A中的用户数据块40_3的数量可能减少。
具有最高优先级的第一存储器系统100A可以将地址分配给多个存储器系统100A、100B、......、100N，使分配的地址无效或者重新分配无效的地址。例如，当存储器系统与主机102联接并被主机102识别出时，第一存储器系统100A可以将逻辑标识符分配给识别的存储器系统。第一存储器系统100A可以确定识别出的存储器系统的逻辑标识符，并且可以保留第一存储器系统100A的元数据块40_2中的相应空间以存储用于识别出的存储器系统的元数据。而且，第一存储器系统100A可以向主机102通知用于识别出的存储器系统的逻辑标识符。
另一方面，当具有最高优先级的第一存储器系统100A出现问题或预测有问题时，将分配给第一存储器系统100A的最高优先级和给定角色迁移到其它存储器系统100B、......、100N中的与先前给定的其它存储器系统100B、......、100N不同的存储器系统。根据实施例，当第一存储器系统100A是可分离的并且将要与主机断开时，第一存储器系统100A能够将特权、角色和数据迁移到其它存储器系统100B、......、100N中可以用作其它存储器系统100B、......、100N之间的最高优先级装置而工作的一个存储器系统。
根据实施例，当第一存储器系统100A用作最高优先级装置时，比第一存储器系统100A具有更低优先级的其它存储器系统100B、......、100N中的至少一个可以与主机断开。与主机102接合的其它存储器系统100B、......、100N中的至少一个可以与另一主机通信。因此，在断开与主机102的接合之前，可以将与相应存储器系统相关的元数据从第一存储器系统100A传递到相应存储器系统。在该进程中，主机102可以向第一存储器系统100A通知关于将要断开的其它存储器系统100B、......、100N中的至少一个的信息。第一存储器系统100A可以响应于从主机接收的信息将相应元数据传递到其它存储器系统100B、......、100N中的至少一个。
根据实施例，当第一存储器系统100A可以连接到主机102时，可以使与主机102接合的其它存储器系统100B、......、100N中的至少一个电断开。即使其它存储器系统100B、......、100N中的至少一个分离，第一存储器系统100A也可以不删除与其它存储器系统100B、......、100N中的至少一个相关联的元数据。这是因为已经中断一段时间的其它存储器系统100B、......、100N中的至少一个可能与相同的主机102重新接合。
当满足或符合预定条件时，第一存储器系统100A可以重新配置元数据。例如，当其它存储器系统100B、......、100N中的至少一个超过预定时段或设定时间不再可用或重新连接时，第一存储器系统100A可以确定保持分配给其它存储器系统100B、......、100N中的至少一个的逻辑标识符并且保留为关于其它存储器系统100B、......、100N中的至少一个的元数据分配的空间可能导致资源浪费。因此，当第一存储器系统100A检查是否满足或符合预定条件时，第一存储器系统100A可以执行关于存储在其中的用于多个存储器系统100A、100B、......、100N的元数据的重新配置(例如，垃圾收集)。根据实施例，可以每隔预定时段(例如，一天、一周或一个月)执行关于用于多个存储器系统100A、100B、......、100N的元数据的重新配置。
图13示出提高多个存储器系统中的每一个中的操作效率的示例。
具体地，图13示出当多个存储器系统110A、110B、110C与单个主机可操作地接合时，主机存储器106用作高速缓存以增大多个存储器系统110A、110B、110C与单个主机之间的操作效率的示例性情况。
参照图13，可以将在多个存储器系统110A、110B、110C之中、具有最高优先级的第一存储器系统110A中存储的元数据(L2P MAP DATA)传送至主机存储器106。
当读取命令(READ CMD)被输入到主机控制器接口108时，主机控制器接口108使用在主机存储器106中存储的元数据(L2P MAPDATA)将与读取命令对应的逻辑地址转换成物理地址。
基于物理地址，主机控制器接口108可以指定或识别多个存储器系统110A、110B、110C中的试图响应于读取命令访问的特定物理位置。也就是说，主机控制器接口108可以将读取命令与物理地址一起传送到多个存储器系统110A、110B、110C中的一个。
接收从主机控制器接口108传递的物理地址和读取命令的多个存储器系统110A、110B、110C中的一个可以将存储在特定物理位置的数据传送至主机存储器106。
通过上述操作，多个存储器系统110A、110B、110C之中具有最高优先级的第一存储器系统110A不必执行地址转换，从而在第一存储器系统110A内可以不执行用于地址转换的内部操作。因为第一存储器系统110A可以不执行地址转换和内部操作，所以可以解决多个存储器系统110A、110B、110C与主机之间的整体操作可能被延迟的问题。
另一方面，虽然未示出，但是当可以在多个存储器系统110A、110B、110C中的每一个中单独执行后台操作(例如，垃圾收集或损耗均衡)时，应该修改元数据。多个存储器系统110A、110B、110C中的每一个可以向第一存储器系统110A通知哪个元数据应该被更新为最新版本。在更新元数据之后，第一存储器系统110A可以向主机控制器接口108通知更新的元数据，使得应更新在主机存储器106中先前存储的旧元数据。
在未示出的另一实施例中，主机存储器106的一部分可以用作多个存储器系统110A、110B、110C的缓冲器。在主机控制器接口108不将逻辑地址转换成物理地址的情况下，具有最高优先级的第一存储器系统110A可以将逻辑地址转换成物理地址。当第一存储器系统110A未找到与逻辑地址相关联的元数据时，第一存储器系统110A可以向主机控制器接口108请求与逻辑地址相关联的元数据，以便将逻辑地址转换成物理地址。第一存储器系统110A可以将物理地址传递至主机控制器接口108，然后主机控制器接口108将命令与物理地址一起传送至多个存储器系统110A、110B、110C中的、与物理地址对应的一个存储器系统。
此外，第一存储器系统110A可以使用主机存储器106的一部分来存储稍后将写入多个存储器系统110A、110B、110C中的数据。
图14示出根据本公开的实施例的数据处理系统中的多个存储器系统之中的存储器系统的操作。在图14中，多个存储器系统110A、110B、110C中的至少一个存储器系统暂时不与主机接合。
参照图14，主机控制器接口108可以确定是否能够将数据传送至多个存储器系统110A、110B、110C/从多个存储器系统110A、110B、110C接收数据(例如，通过通道可实现主机与多个存储器系统110A、110B、110C之间的数据通信)。例如，主机控制器接口108可以将请求信号(Alive)传送至多个存储器系统110A、110B和110C中的每一个以确认是否建立了连接。
在图14中，主机控制器接口108描述了将请求信号(Alive)单独传送到多个存储器系统110A、110B、110C中的每一个的示例。根据实施例，主机控制器接口108可以向多个存储器系统110A、110B、110C传播至少一个请求信号(Alive)。
接收从主机控制器接口108输入的请求信号(Alive)的多个存储器系统110A、110B、110C可以传送针对请求信号(Alive)的响应信号(Response)。在图14中，假设第二存储器系统110B尚未传送针对从主机控制器接口108传送的请求信号(Alive)的响应信号(Response)(No response)。然后，主机控制器接口108可以识别或确定第二存储器系统110B可能是不可访问的。
当确定第二存储器系统110B暂时无响应时，主机控制器接口108可能不向第一存储器系统110A通知第二存储器系统110B的这种状态。在另一示例中，主机控制器接口108可以一直向第一存储器系统110A通知第二存储器系统110B无响应。
不管主机控制器接口108是否向第一存储器系统110A通知第二存储器系统110B暂时无响应，第一存储器系统110A可能不更新元数据(L2P MAP DATA)(NO UPDATE)。即使在第一存储器系统110A从主机控制器接口108接收第二存储器系统110B的状态之后，第一存储器系统110A也可以在没有任何附加更新的情况下将元数据(L2P MAP DATA)传送至主机存储器106。因此，第一存储器系统110A传送的元数据(L2P MAP DATA)可以包括暂时无响应的第二存储器系统110B的多条元数据。
特定存储器系统暂时无响应的原因可以变化。因此，每当确定第二存储器系统110B暂时无响应，主机控制器接口108应该更新元数据时，可以不必要且频繁地更新元数据。因此，即使主机控制器接口108确定第二存储器系统110B暂时无响应，也可以假设第二存储器系统110B可以很快恢复并且与主机重新接合。
图15示出更新多个存储器系统的元数据的方法。具体地，图15示出与主机可操作地接合的多个存储器系统110A、110B、110C中的至少一个不能够与主机交互的情况。
参照图15，主机控制器接口108可以将停用检查信号(Disable)传送至多个存储器系统110A、110B、110C，以便识别是否停用多个存储器系统110A、110B、110C中的每一个。停用检查信号(Disable)与图14中描述的请求信号(Alive)可以在技术上是不同的并且可以区分开。周期性地或根据事件从主机系统传送请求信号(Alive)。但是，停用检查信号(Disable)是一种当特定存储器系统可满足预设条件时，为给多个存储器系统110A、110B、110C之中的特定存储器系统指定的对象信号。例如，对于在预定时段内没有针对从主机控制器接口108传送的请求信号(Alive)的响应或者没有响应于预定数量的请求信号(Alive)的响应的存储器系统，主机控制器接口108可以传递停用信号(Disable)。在另一示例中，当向主机控制器接口108通知多个存储器系统110A、110B、110C之中的特定存储器系统无法正常地执行操作时，主机控制器接口108可以将停用检查信号传送至特定存储器系统以监视特定存储器系统是否可能不工作。
在图15中，假设第二存储器系统110B被停用，例如不能与主机控制器接口108执行数据通信。此处，状态“停用”可以指示第二存储器系统110B无法与主机可操作地接合。当主机控制器接口108通过停用检查信号识别出第二存储器系统110B被停用时，主机控制器接口108请求第一存储器系统110A重新配置元数据(Request for Reconfig.)。第一存储器系统110A可以响应于主机控制器接口108的请求，使分配给第二存储器系统110B的逻辑标识符和元数据无效。然后，第一存储器系统110A可以更新元数据并且将更新的元数据传递至主机存储器106。
另外，第一存储器系统110A可以使分配给第二存储器系统110B的所有数据或信息(例如，逻辑标识符)无效，然后将无效数据分配给另一存储器系统(例如，新识别的存储器系统)。
虽然未示出，但是根据实施例，当主机控制器接口108通过停用检查信号(Disable)识别出第二存储器系统110B被停用时，主机控制器接口108可以对元数据执行重新重新配置。例如，主机控制器接口108可以使分配给第二存储器系统110B的所有元数据无效。主机控制器接口108可以向第一存储器系统110A通知重新配置元数据之后的结果。第一存储器系统110A可以基于从主机控制器接口108传送的元数据的重新配置结果来更新元数据。稍后，第一存储器系统110A可以将更新的元数据转发到主机存储器106。
图16示出在多个存储器系统之间迁移权限或角色的方法。
参照图16，可操作地与多个存储器系统110A、110B、110C接合的主机可以通过主机控制器接口108执行多个操作。假设多个存储器系统110A、110B、110C之中的第一存储器系统110A比其它存储器系统110B、110C具有更高的优先级。
第一存储器系统110A可以监控其操作状态。可以通过自我诊断操作(ExpectedWear Out)确定第一存储器系统110A处于可能难以正常或安全地执行操作的状态(例如，诸如磨损或耗尽的操作状态)。在这种情况下，第一存储器系统110A可以将其特权和角色迁移至其它存储器系统110B、110C中的一个。例如，可以将第一存储器系统110A中存储的元数据移动至其它存储器系统110B、110C中的一个。一旦完成从第一存储器系统110A至其它存储器系统110B、110C中的一个的传送时，包括传送的元数据的存储器系统可以将元数据传送至作为主装置的主机存储器106。
同时，虽然未示出，但是当在第一存储器系统110A中发生紧急情况时，第一存储器系统110A可能无法将其权限和角色迁移到其它存储器系统110B、110C中的一个。参照图13，当在第一存储器系统110A中存储的元数据不能被复制或移动到另一存储器系统时，可以利用在主机存储器106中存储的元数据以用于迁移。
此外，根据实施例，当不同的存储器系统110B、110C具有关于在第一存储器系统110A中存储的元数据的备份信息时，其它存储器系统110B、110C中的每一个可以在第一存储器系统110A突然不工作时单独恢复元数据。在这种情况下，可用存储器系统110B、110C中的每一个可以基于恢复的元数据尝试或重启用于与主机控制器接口108交互的操作。例如，主机控制器接口108可以确定为可用存储器系统110B、110C中的哪个存储器系统给定最高优先级。
在包括与至少一个主机可操作地接合的多个存储器系统的数据处理系统中，可以将不同的优先级单独地给定多个存储器系统，并且具有最高优先级的存储器系统可以控制或管理用于多个存储器系统的元数据以提高或增大多个存储器系统与主机之间的交互效率。
本公开的实施例还涉及一种用于在具有最高优先级的存储器系统可能具有比阈值低的性能或预期磨损时控制或管理多个存储器系统的方法。即使移除了多个存储器系统之中具有不良操作状态的存储器系统，但将其角色、优先级或权限迁移到另一存储器系统可以提供连续执行交互而不停止交互的优点。
本公开的实施例可以提供包括多个存储器系统的数据处理系统，该数据处理系统根据多个存储器系统中的每个存储器系统的操作状态动态地分配或移动用于互锁多个存储器系统的信息。
虽然已经针对具体实施例示出并描述了本教导，但是根据本公开，对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (19)

1.一种数据处理系统，包括：
主机，响应于从外部装置输入的输入来处置数据；以及
多个存储器系统，与所述主机接合，其中所述多个存储器系统响应于所述主机生成的请求来存储或输出数据，
其中所述多个存储器系统之中的第一存储器系统存储所述多个存储器系统的元数据，
其中当电力供应到所述主机和所述第一存储器系统时，所述第一存储器系统将所述元数据传送至所述主机，并且当所述第一存储器系统更新或修改所述元数据时，所述第一存储器系统将传送并更新所述元数据的请求发送至所述主机。
2.根据权利要求1所述的数据处理系统，其中将分配给所述多个存储器系统的优先级之中的最高优先级分配给所述第一存储器系统，并且
其中所述第一存储器系统将不同的逻辑标识符分配给所述多个存储器系统中的每个其它存储器系统。
3.根据权利要求2所述的数据处理系统，其中当所述第一存储器系统的操作状态满足预设条件时，所述第一存储器系统的最高优先级被迁移到其它存储器系统中的一个存储器系统。
4.根据权利要求2所述的数据处理系统，其中所述第一存储器系统嵌入在所述主机中，并且所述其它存储器系统中的至少一个存储器系统与所述主机可分离。
5.根据权利要求4所述的数据处理系统，其中即使所述其它存储器系统中的至少一个存储器系统与所述主机分离，也保持分配给所述其它存储器系统中的至少一个存储器系统的逻辑标识符和存储在所述第一存储器系统中的元数据。
6.根据权利要求1所述的数据处理系统，其中当多个存储器系统中的至少一个存储器系统不能与所述主机执行数据通信时，分配给所述至少一个存储器系统的逻辑标识符被撤回并重新分配给另一存储器系统。
7.根据权利要求3所述的数据处理系统，其中所述元数据包括用于将逻辑地址转换成物理地址的第一映射信息。
8.根据权利要求1所述的数据处理系统，其中所述多个存储器系统中的每个存储器系统包括用于将物理地址转换成逻辑地址的第二映射信息。
9.根据权利要求1所述的数据处理系统，其中所述多个存储器系统中的每个存储器系统根据自主判决执行垃圾收集；并且
其中当所述主机对所述元数据执行重新配置时，所述第一存储器系统对所述元数据执行垃圾收集。
10.一种存储器系统，包括：
存储器装置，包括第一区域和第二区域，所述第一区域存储元数据，所述第二区域存储用户数据；以及
控制器，将所述元数据和所述用户数据存储在所述存储器装置中或将所述存储器装置中的元数据和用户数据删除，
其中在所述控制器与主机可操作地接合之后，所述主机向所述控制器通知使用所述主机中包括的存储器的一部分的权限，
其中当所述存储器系统的给定优先级是预设值时，所述控制器确定至少一个其它存储器系统的逻辑标识符，将所述逻辑标识符传送至所述主机，并且将所述至少一个其它存储器系统的元数据存储在所述存储器装置中，并且
其中当电力供应到所述主机和所述存储器系统时，所述控制器请求所述主机将从所述主机传送到控制器或者所述至少一个其它存储器系统的所述元数据或用户数据中的至少一个存储在所述主机中包括的所述存储器的一部分中，并且当所述存储器系统更新或修改所述元数据时，所述存储器系统将传送并更新所述元数据的请求发送至所述主机。
11.根据权利要求10所述的存储器系统，其中所述元数据包括将逻辑地址转换成物理地址的第一映射信息；并且
其中当所述存储器系统的给定优先级不是预设值时，所述第一映射信息不存储在所述存储器装置中，而是传送至具有当前值的优先级的另一存储器系统中。
12.根据权利要求11所述的存储器系统，其中所述存储器装置存储将物理地址转换成逻辑地址的第二映射信息，而不管所述存储器系统的给定优先级如何。
13.根据权利要求12所述的存储器系统，其中所述控制器在没有从所述主机输入的命令的情况下使用所述第二映射信息来执行垃圾收集。
14.一种与主机和多个存储器系统接合的系统，所述系统包括至少一个处理器和包括计算机程序代码的至少一个存储器，其中所述计算机程序代码通过所述至少一个存储器与所述至少一个处理器以使所述系统：
将元数据传送至所述主机中包括的主机存储器的一部分；
接收从所述主机输入的读取命令和第一逻辑地址；
在所述至少一个存储器中搜索与和所述读取命令一起从所述主机输入的所述第一逻辑地址对应的第一物理地址；
当未找到所述第一物理地址时，发送与所述第一逻辑地址相关联的一些元数据的请求；
接收响应于所述请求而传送的所述一些元数据以将所述一些元数据存储在所述至少一个存储器中；
基于所述一些元数据将所述第一逻辑地址转换成所述第一物理地址；并且
使用所述第一物理地址来访问存储器装置并且输出所述存储器装置中的物理位置处存储的、由第一物理地址标识的数据，
其中，当所述元数据被更新或修改时，传送并更新所述元数据的请求被发送至所述主机。
15.根据权利要求14所述的系统，其中所述计算机程序代码通过所述至少一个存储器与所述至少一个处理器以进一步使所述系统：
接收从所述主机输入的写入命令；
当数据大于预设阈值时，请求所述主机将与所述写入命令对应的所述数据存储在所述主机存储器的一部分中；
检查所述数据被复制到所述主机存储器的一部分，并且向所述主机通知与所述写入命令对应的操作完成；并且
在不从所述主机输入命令的情况下将复制在所述主机存储器的一部分中的数据迁移到所述存储器装置。
16.根据权利要求14所述的系统，其中所述计算机程序代码通过所述至少一个存储器与所述至少一个处理器以进一步使所述系统：
分配与多个其它存储器系统中的每个存储器系统对应的逻辑标识符。
17.根据权利要求14所述的系统，其中所述计算机程序代码通过所述至少一个存储器与所述至少一个处理器以进一步使所述系统：
当操作状态满足预设条件时，将所述元数据复制到多个其它存储器系统中的一个存储器系统。
18.根据权利要求17所述的系统，其中所述存储器装置包括存储所述元数据的第一区域和存储用户数据的第二区域。
19.根据权利要求18所述的系统，其中所述元数据包括关于所述用户数据和在所述多个其它存储器系统中存储的数据的、将逻辑地址转换成物理地址的第一映射信息。
CN201910703247.2A 2018-07-31 2019-07-31 用于彼此接合多个存储器系统以存储数据的设备和方法 Active CN110780810B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180089399 2018-07-31
KR10-2018-0089399 2018-07-31
KR1020180138089A KR20200014164A (ko) 2018-07-31 2018-11-12 데이터를 저장하기 위해 복수의 메모리 시스템을 연동시키는 방법 및 장치
KR10-2018-0138089 2018-11-12

Publications (2)

Publication Number Publication Date
CN110780810A CN110780810A (zh) 2020-02-11
CN110780810B true CN110780810B (zh) 2023-06-27

Family

ID=69227448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910703247.2A Active CN110780810B (zh) 2018-07-31 2019-07-31 用于彼此接合多个存储器系统以存储数据的设备和方法

Country Status (2)

Country Link
US (1) US11157207B2 (zh)
CN (1) CN110780810B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11762559B2 (en) * 2020-05-15 2023-09-19 International Business Machines Corporation Write sort management in a multiple storage controller data storage system
CN113741793B (zh) * 2020-05-29 2024-04-09 华为技术有限公司 一种上报存储资源的方法、装置及系统
US11989439B2 (en) * 2021-08-27 2024-05-21 Micron Technology, Inc. Determining available resources for storing data
US20230418482A1 (en) * 2022-06-27 2023-12-28 Western Digital Technologies, Inc. Storage device pool management based on storage device logical to physical (l2p) table information

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959281B1 (en) * 2012-11-09 2015-02-17 Western Digital Technologies, Inc. Data management for a storage device

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897661A (en) * 1997-02-25 1999-04-27 International Business Machines Corporation Logical volume manager and method having enhanced update capability with dynamic allocation of storage and minimal storage of metadata information
US6157991A (en) 1998-04-01 2000-12-05 Emc Corporation Method and apparatus for asynchronously updating a mirror of a source device
US6832303B2 (en) 2002-01-03 2004-12-14 Hewlett-Packard Development Company, L.P. Method and system for managing an allocation of a portion of a memory
EP1630657A1 (en) * 2004-08-30 2006-03-01 STMicroelectronics S.r.l. Embedded storage device with integrated data-management functions and storage system incorporating it
US9104315B2 (en) 2005-02-04 2015-08-11 Sandisk Technologies Inc. Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
US8621138B2 (en) 2007-12-27 2013-12-31 Sandisk Enterprise Ip Llc Flash storage controller execute loop
US8380943B2 (en) 2008-01-07 2013-02-19 Rambus Inc. Variable-width memory module and buffer
JP2010097563A (ja) 2008-10-20 2010-04-30 Nec Corp ネットワークストレージシステム、ディスクアレイ装置、ホスト装置、アクセス制御方法、データアクセス方法
US8392614B2 (en) 2009-07-27 2013-03-05 Sandisk Il Ltd. Device identifier selection
KR101301840B1 (ko) * 2010-12-08 2013-08-29 삼성전자주식회사 비휘발성 메모리 장치의 데이터 처리 방법
US20120159040A1 (en) 2010-12-15 2012-06-21 Dhaval Parikh Auxiliary Interface for Non-Volatile Memory System
US20120303878A1 (en) 2011-05-26 2012-11-29 International Business Machines Corporation Method and Controller for Identifying a Unit in a Solid State Memory Device for Writing Data to
US9146856B2 (en) * 2012-04-10 2015-09-29 Micron Technology, Inc. Remapping and compacting in a memory device
US8634267B2 (en) 2012-05-14 2014-01-21 Sandisk Technologies Inc. Flash memory chip power management for data reliability and methods thereof
US9086957B2 (en) 2012-08-02 2015-07-21 International Business Machines Corporation Requesting a memory space by a memory controller
US9373182B2 (en) 2012-08-17 2016-06-21 Intel Corporation Memory sharing via a unified memory architecture
US20140108705A1 (en) 2012-10-12 2014-04-17 Sandisk Technologies Inc. Use of High Endurance Non-Volatile Memory for Read Acceleration
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR101638064B1 (ko) 2013-02-11 2016-07-08 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 캐시 제거 통지를 디렉토리로 수집
US9842024B1 (en) 2013-03-15 2017-12-12 Bitmicro Networks, Inc. Flash electronic disk with RAID controller
US9417903B2 (en) 2013-06-21 2016-08-16 International Business Machines Corporation Storage management for a cluster of integrated computing systems comprising integrated resource infrastructure using storage resource agents and synchronized inter-system storage priority map
KR20150006614A (ko) 2013-07-09 2015-01-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20150030036A (ko) 2013-09-11 2015-03-19 삼성전자주식회사 분산 처리 방법, 마스터 서버 및 분산 클러스터
KR102252419B1 (ko) 2014-01-09 2021-05-14 한국전자통신연구원 플래시 메모리 장치를 위한 주소변환 시스템 및 그 방법
JP6118285B2 (ja) 2014-03-20 2017-04-19 株式会社東芝 キャッシュメモリシステムおよびプロセッサシステム
US20150312337A1 (en) 2014-04-25 2015-10-29 Netapp Inc. Mirroring log data
US9450879B2 (en) 2014-05-09 2016-09-20 Nexgen Storage, Inc. Adaptive bandwidth throttling
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
KR20150140496A (ko) 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
US8935465B1 (en) 2014-06-16 2015-01-13 Sandisk Technologies Inc. System and method of communicating command data in a master-slave environment
US9904621B2 (en) 2014-07-15 2018-02-27 Sandisk Technologies Llc Methods and systems for flash buffer sizing
US9690675B2 (en) 2014-07-17 2017-06-27 Cohesity, Inc. Dynamically changing members of a consensus group in a distributed self-healing coordination service
US20170337212A1 (en) * 2015-01-13 2017-11-23 Hitachi Data Systems Engineering UK Limited Computer program product, method, apparatus and data storage system for managing defragmentation in file systems
KR102277521B1 (ko) 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
US10642507B2 (en) 2015-01-30 2020-05-05 Nutanix, Inc. Pulsed leader consensus management
US10223311B2 (en) 2015-03-30 2019-03-05 Samsung Electronics Co., Ltd. Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system
KR102406457B1 (ko) 2015-03-30 2022-06-10 삼성전자주식회사 메모리 장치간 명령 및 정보를 공유할 수 있는 반도체 메모리 장치, 상기 반도체 메모리 장치를 포함하는 메모리 시스템 및 상기 메모리 시스템의 동작 방법
CN104881249B (zh) 2015-05-13 2018-07-31 深圳芯邦科技股份有限公司 一种eMMC的读写方法及装置
US10353599B2 (en) * 2015-08-04 2019-07-16 Toshiba Memory Corporation Storage system that has a plurality of managers among which a master manager is switchable
US9940040B2 (en) 2015-08-26 2018-04-10 Toshiba Memory Corporation Systems, solid-state mass storage devices, and methods for host-assisted garbage collection
US20170177225A1 (en) 2015-12-21 2017-06-22 Nimble Storage, Inc. Mid-level controllers for performing flash management on solid state drives
US10055343B2 (en) 2015-12-29 2018-08-21 Memory Technologies Llc Memory storage windows in a memory system
US9910606B2 (en) 2016-03-23 2018-03-06 Seagate Technology Llc End of life extension of solid state memory
US10838620B2 (en) 2016-05-26 2020-11-17 Nutanix, Inc. Efficient scaling of distributed storage systems
KR102651425B1 (ko) 2016-06-30 2024-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102593552B1 (ko) * 2016-09-07 2023-10-25 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
US10503635B2 (en) 2016-09-22 2019-12-10 Dell Products, Lp System and method for adaptive optimization for performance in solid state drives based on segment access frequency
US10853233B2 (en) * 2016-10-18 2020-12-01 Toshiba Memory Corporation Reconstruction of address mapping in a host of a storage system
US10503412B2 (en) 2017-05-24 2019-12-10 Western Digital Technologies, Inc. Priority-based internal data movement
KR102340287B1 (ko) 2017-09-20 2021-12-20 삼성전자주식회사 멀티캐스트 통신 프로토콜에 따라 호스트와 통신하는 저장 장치 및 호스트의 통신 방법
TWI714830B (zh) 2018-02-13 2021-01-01 緯穎科技服務股份有限公司 目錄資料的管理方法與記憶體裝置
KR20220130526A (ko) * 2021-03-18 2022-09-27 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959281B1 (en) * 2012-11-09 2015-02-17 Western Digital Technologies, Inc. Data management for a storage device

Also Published As

Publication number Publication date
US20200042250A1 (en) 2020-02-06
CN110780810A (zh) 2020-02-11
US11157207B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
CN110825319B (zh) 基于块状态确定可用性的存储器系统及操作方法
CN110780809B (zh) 针对多个存储器系统的接合管理元数据的设备和方法
US11294825B2 (en) Memory system for utilizing a memory included in an external device
CN110780810B (zh) 用于彼此接合多个存储器系统以存储数据的设备和方法
CN110806837B (zh) 数据处理系统及其操作方法
US20200042225A1 (en) Apparatus and method for controlling metadata for engagement of plural memory systems
CN112445723A (zh) 用于在存储器系统中的传输映射信息的装置和方法
CN111258496B (zh) 动态分配数据路径的装置和方法
CN113900586A (zh) 存储器系统及其操作方法
CN112148208B (zh) 在休眠模式下传送存储器系统的内部数据的设备和方法
CN112148632A (zh) 用于改善存储器系统的输入/输出吞吐量的设备和方法
US20200310677A1 (en) Apparatus and method for controlling write operation of memory system
US20210026733A1 (en) Memory system, data processing system and operation method of the same
US20200250104A1 (en) Apparatus and method for transmitting map information in a memory system
CN110781098B (zh) 用于彼此接合多个存储器系统的设备和方法
US11550502B2 (en) Apparatus and method for controlling multi-stream program operations performed in a memory block included in a memory system
KR20220090020A (ko) 비휘발성 메모리 시스템이 생성한 메타데이터를 전송하는 장치 및 방법
CN111949205A (zh) 共享存储器系统、数据处理系统或网络服务器的数据属性的设备和方法
CN113050881A (zh) 提高存储器系统输入/输出吞吐量的设备和方法
CN111857565A (zh) 存储器系统、数据处理系统及其操作方法
KR20200014164A (ko) 데이터를 저장하기 위해 복수의 메모리 시스템을 연동시키는 방법 및 장치
CN112015670A (zh) 传送存储器系统中的映射信息的设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant