CN104798060A - 存储器模块中数据的运行时备份 - Google Patents

存储器模块中数据的运行时备份 Download PDF

Info

Publication number
CN104798060A
CN104798060A CN201380061044.9A CN201380061044A CN104798060A CN 104798060 A CN104798060 A CN 104798060A CN 201380061044 A CN201380061044 A CN 201380061044A CN 104798060 A CN104798060 A CN 104798060A
Authority
CN
China
Prior art keywords
memory
memory module
data
module
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380061044.9A
Other languages
English (en)
Inventor
文森特·恩吉耶
比尼·恩吉耶
威廉·C·哈洛韦尔
拉加万·V·韦努戈帕攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN104798060A publication Critical patent/CN104798060A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • G06F3/0619Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0685Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1032Reliability improvement, data loss prevention, degraded operation etc
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/202Non-volatile memory

Abstract

在系统的运行时期间,使存储器控制器放弃对存储器模块的控制,该存储器模块包括易失性存储器和非易失性存储器。在触发之后,激活到存储器模块的指示,该指示引起存储器模块中的备份操作,该备份操作由存储器模块中的内部控制器控制,且该备份操作涉及存储器模块中从易失性存储器到非易失性存储器的数据转移。

Description

存储器模块中数据的运行时备份
背景技术
系统可包括各种类型的存储设备,包括持久性二级存储器(例如,基于磁盘的存储器或固态存储器)以及中间存储器。中间存储器可利用比持久性二级存储器中使用的更高速的存储设备来实施。可在中间存储器中使用的存储设备的示例包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存,等等。
中间存储器可用于缓存持久性二级存储器中的数据的一部分。被缓存的数据中的一些可在系统运行期间被更新,这可以导致中间存储器中被更新的数据比持久性二级存储器中相应的数据更加新。中间存储器中被更新的数据可能在系统故障的情况下遭受丢失。
附图说明
结合下图描述一些实施例:
图1是根据一些实施方式的包括运行时备份逻辑的示例布置的框图;
图2是根据一些实施方式的运行时备份过程的流程图;
图3是根据更多实施方式的包括运行时备份逻辑的另一示例布置的框图;以及
图4是根据更多实施方式的运行时备份过程的流程图。
具体实施方式
存储器模块可用作系统中的中间存储器,在该系统中,中间存储器是比系统中的持久性二级存储器更高速的存储器。持久性二级存储器可利用一个或多个基于磁盘的存储设备、一个或多个固态存储设备、或其它类型的存储设备来实施。
存储器模块可包括易失性存储器和非易失性存储器。易失性存储器包括在从易失性存储器中去除电力的情况下丢失其数据内容的存储器。另一方面,即便从非易失性存储器去除电力,非易失性存储器仍保留其数据。易失性存储器的示例可包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM),等等。非易失性存储器的示例可包括闪存、电可擦除可编程只读存储器(EEPROM),等等。
存储器模块可用于缓存持久性二级存储器中的数据的部分。缓存在存储器模块中的数据可(例如通过处理器或输入/输出(I/O)设备)被更新。更新时,存储器模块中的数据可能比持久性二级存储器中相应的数据更加新。为了维持数据一致性,被更新的缓存数据可从存储器模块写回到持久性二级存储器。但是,由于对持久性二级存储器的数据存取操作是相对较慢的操作,因此将数据写回到持久性二级存储器如果执行得太频繁,则会下降整体系统性能。
为了使存储器模块的易失性存储器中包含的数据稳定,可执行备份操作以在存储器模块中将数据从易失性存储器转移(移动或复制)到非易失性存储器。在存储器模块内部执行数据备份操作不涉及到相对慢的持久性二级存储器的数据移动。稳定存储器模块中的数据可以指以防止在故障条件(例如,电力丧失、系统崩溃等等)的情况下丢失数据的方式将数据存储在存储器模块中。
在一些情况下,存储器模块中从易失性存储器到非易失性存储器的备份操作可响应于系统电力丧失的指示而触发。电力丧失会引发系统从运行时状态向低功率状态(例如,睡眠状态或冬眠状态)过渡。在低功率状态下,可从系统的至少一些组件去除电力。系统的运行时状态可以指可执行代码(包括应用程序、操作系统、或其它代码)能够执行的状态。例如,运行时状态可为高级配置与电源接口(ACPI)标准提供的S0状态。在其它示例中,可采用其它类型的运行时状态。作为从运行时状态向低功率状态过渡的部分,可触发数据备份以将数据从易失性存储器转移到存储器模块的非易失性存储器。
根据一些实施方式,为了提高的灵活性以及增强的系统性能,可在系统的运行时期间执行存储器模块中从易失性存储器到非易失性存储器的数据备份,而不是仅作为从运行时状态到低功率状态的过渡的部分。存储器模块中数据的运行时备份指在系统保持在运行时状态时执行易失性存储器和非易失性存储器之间的数据转移(数据复制或数据移动);换句话说,系统不过渡到低功率状态,例如睡眠状态或冬眠状态。注意,在一些实施方式中,除了执行存储器模块中数据的运行时备份之外,还可响应于系统从运行时状态到低功率状态的过渡,而触发从易失性存储器到非易失性存储器的存储器模块中的数据备份。
尽管本公开涉及将数据从易失性存储器转移到非易失性存储器,但注意,还可在从非易失性存储器到易失性存储器的其它方向上发生转移。此外,当非易失性存储器装满时,可将数据从非易失性存储器移出以写回到二级存储器。
存储器模块中数据的运行时备份可为在系统空闲的时间窗期间的机会性备份。注意,在一些实施方式中,存储器模块中数据的运行时备份不在系统正主动地对存储器模块中的数据进行存取时执行,以避免可能在运行时备份操作和系统的数据存取之间发生的任何潜在冲突。无论何时系统检测空闲时间窗,存储器模块中数据的运行时备份可机会性地被触发。可替代地,存储器模块中数据的运行时备份可响应于自存储器模块中最后一次数据备份开始已经过去了特定时间间隔的检测,或响应于另一事件而被触发。
图1是示例系统的框图,该系统包括存储器模块102、管理存储器模块102中存储的数据的存取(读存取或写存取)的存储器控制器104、以及能够控制存储器模块102中的数据备份操作的控制逻辑106。根据一些实施方式,控制逻辑106可引起在系统的运行时期间(其中系统在执行数据备份操作之前和之后保持在运行时)、在存储器模块102中内部地执行数据备份操作。可在空闲时间间隔期间机会性地执行运行时数据备份操作,或者可替代地,可响应于特定事件触发运行时数据备份操作。此外,在一些示例中,控制逻辑106还可在系统从运行时状态向低功率状态(或更一般地从高功率状态向低功率状态)过渡时,响应于系统的功率状态过渡,而触发在存储器模块102中内部地执行数据备份操作。
控制逻辑106可利用系统的一个或多个集成电路芯片来实施。例如,控制逻辑106可包括作为系统的芯片集的部分的多个集成电路芯片。集成电路芯片可包括系统复杂可编程逻辑器件(CPLD)以及南桥。系统的南桥可联接至多个I/O设备,且南桥可管理系统的I/O功能。系统CPLD可被编程为执行特定的任务,例如触发存储器模块102中的保存操作以执行内部备份操作。在其它示例中,代替使用CPLD,可以采用另一种类型的集成电路芯片,例如可编程门阵列、专用集成电路(ASIC)设备、微处理器、微控制器,等等。
在其它示例中,控制逻辑106可利用单个的集成电路芯片来实施。可替代地,控制逻辑106可合并到存储器控制器104中,或在系统的另一个组件,例如处理器、输入/输出(I/O)设备等等中。控制逻辑106执行的任务可通过由控制逻辑106的处理电路可执行的机器可读指令(固件或软件)来控制。
存储器模块102包括易失性存储器108和非易失性存储器110。此外,存储器模块102包括内部控制器112,内部控制器112可执行各种任务,包括在易失性存储器108和非易失性存储器110之间转移数据的数据转移。数据的转移可包括将数据从易失性存储器108复制或移动到非易失性存储器110,或将数据从非易失性存储器110复制或移动到易失性存储器108。
存储器模块102还包括用于接收来自控制逻辑106的保存指示116的输入接口114。保存指示116被提供至存储器模块102,以触发从易失性存储器108到非易失性存储器110的内部备份操作。在一些实施方式中,保存指示116可为提供至存储器模块102的特定输入引脚的信号。在一些示例中,存储器模块102可为双列直插式存储器模块(DIMM),且特定输入引脚可为联合电子设备工程委员会(JEDEC)提议的SAVE#引脚。在其它示例中,存储器模块102的其它输入引脚可用于接收保存指示116。保存指示116可为到存储器模块102的、存储器总线118空闲使得可以执行从易失性存储器108到非易失性存储器110的内部数据保存操作的指示。
在更多示例中,代替向存储器模块102的特定输入引脚提供保存指示116,保存指示可采用被发送至存储器模块102的命令或消息的形式。该命令或消息可通过存储器模块102的输入引脚的组合来接收。
存储器总线118将存储器模块102连接至存储器控制器104。存储器总线118包括数据信号、命令信号、以及地址信号。在系统的正常操作期间,存储器控制器104接收来自数据请求器(未示出)的数据请求,数据请求器可为处理器或I/O设备。响应于该数据请求,存储器控制器104生成相应的存储器命令(读命令或写命令),以通过存储器总线118传递。对于读命令,还可通过存储器总线118提供与读操作相关联的地址,且通过存储器总线118的数据信号返回从存储器模块102获取的响应数据。对于写命令,存储器控制器104还通过存储器总线118的数据信号提供写数据,以写到存储器模块102中。
控制总线120还被提供在控制逻辑106和存储器控制器104之间。控制逻辑106可通过控制总线120向存储器控制器104发布一个或多个命令。例如,控制逻辑106可向存储器控制器104发布命令,以触发存储控制器104放弃通过存储器总线118对存储器模块102的控制。有效地,这可通过使存储器总线118变成空闲的(通过阻止存储器控制器104在存储器总线118上发布任何存储器存取命令)来完成。
通过使存储器控制器104放弃通过存储器总线118对存储器模块102的控制,存储器总线118变成空闲的。在存储器模块102中执行内部数据备份操作以将数据从易失性存储器108转移到非易失性存储器110之前,可执行使存储器总线118变成空闲的。确保在存储器模块102的内部备份操作期间存储器总线118上没有存储器操作,避免了存储器总线118上的存储器操作与存储器模块102上的内部备份操作的干扰。注意,存储器模块102中的内部备份操作不涉及通过存储器总线118的任何数据转移。
如在图1中进一步描绘的,控制逻辑106可接收运行时保存命令122,运行时保存命令122可响应于机器可读指令、硬件逻辑、或用户输入来发布。运行时保存命令122用于内部地触发存储器模块102内部的运行时备份操作。虽然图1中未示出,但注意,控制逻辑106还可接收单独的命令,以响应于功率状态过渡(例如,从运行时状态过渡到低功率状态)执行存储器模块102中的内部备份操作。
图2是根据一些实施方式的运行时保存过程的流程图。运行时保存过程可例如由图1的控制逻辑106来执行。
运行时保存过程(在202处)接收运行时命令(例如,图1中的运行时保存命令122),以触发存储器模块102中的运行时数据备份操作。运行时命令在系统是空闲的(换句话说,系统中的模块未主动地对存储器模块102中的数据进行存取)时间窗期间被发布。识别这些空闲的时间窗允许系统发布运行时命令,以启动在存储器模块102处执行内部备份。在利用DRAM实施易失性存储器108的示例中,空闲时间窗也称作异步DRAM刷新(ADR)窗。
响应于运行时命令,且在系统的运行时期间,控制逻辑106(在204处)触发存储器控制器104以放弃对存储器模块102的控制,这引起存储器控制器104不再在存储器总线118上发布存储器操作。结果,存储器总线118变成空闲的。
在204处执行的触发之后,控制逻辑106(在206处)激活到存储器模块102的指示(例如,图1中的保存指示116)。该指示引起由存储器模块102的内部控制器112所控制的存储器模块中的内部数据备份操作的执行。
在放弃通过存储器总线118对存储器模块102的控制之前,存储器控制器104可向存储器模块102发布自刷新命令,以引起任何DRAM(为易失性存储器108的部分)执行自刷新。存储器控制器104的自刷新命令的发布可响应于来自控制逻辑106的放弃对存储器总线118的控制的命令。DRAM中的自刷新指DRAM处内部控制的刷新。由于DRAM将数据存储在存储电容器中,因此存储电容器的存储电荷必须在给定的时间间隔内被刷新,以避免存储电荷的丢失(以及由此的数据丢失)。DRAM的刷新可由存储器控制器104控制。可替代地,自刷新可在DRAM处执行而不受控于存储器控制器104,以允许DRAM执行对DRAM的对应部分的自动刷新操作,从而将存储电容器中存储的存储电荷保持在对应的DRAM部分中。
一旦存储器控制器104向存储器模块102发布自刷新命令,存储器控制器104可变成在存储器总线118上是空闲的。此时,被实施作为易失性存储器108的部分的任何DRAM可执行自刷新,以保持DRAM中存储的数据。
在易失性存储器108不是利用DRAM实施的实施方式中,那么存储器控制器104不会向存储器模块102发布自刷新命令。
图3是根据更多实施方式的示例系统的框图。图3的系统也包括与结合图1描述的对应组件类似的存储器模块102、存储器控制器104以及控制逻辑106。
图3的系统进一步包括管理处理器304,管理处理器304能够向控制逻辑106发布运行时保存命令122。管理处理器304能够响应于来自控制模块302的事件或外部事件306发布运行时保存命令122。控制模块302可被实施为在系统的一个或多个处理器308上可执行的机器可读指令。控制模块302可为操作系统的部分、系统固件的部分(例如,基本输入/输出系统代码)、或应用的部分。外部事件306可为被提供至管理处理器304的输入引脚的信号。外部事件306可例如响应于用户输入被激活。可为用户呈现用户接口,用户通过该用户接口能够请求运行时保存操作。
控制模块302可监视系统,以确定系统可在此期间变成空闲的时间窗,使得系统不会在这些空闲时间窗期间对存储器模块102的数据进行存取(读或写)。在存储器模块102的易失性存储器108利用DRAM实施的示例中,这些空闲时间窗可指ADR窗(如上所指出的)。注意,正空闲的系统与过渡到低功率状态的系统不相同。在系统保持在其运行时状态下时,系统可为空闲的。
在控制模块302确定系统将变成空闲时,控制模块302可确定系统将空闲多久。如果空闲的长度足够长,控制模块302可向管理处理器304发送请求,以使管理处理器304向控制逻辑106发布运行时保存命令122,从而触发存储器模块102中机会性的内部数据备份操作。
可替代地,控制模块302可响应于特定事件来强制存储器模块102中数据的运行时备份的执行。例如,控制模块302可检测从在存储器模块102中执行数据备份开始已过了预定的时间间隔。一旦检测过了此预定的事件间隔,控制模块302可强制系统中的空闲时间间隔,以允许存储器模块102中运行时备份的执行。控制模块302还可响应于其它事件触发运行时的执行。
以此方式,控制模块302能够不间断地(例如,周期性地或以非周期性的间隔重复地)指定异步时间窗,在异步时间窗期间,可执行存储器模块102中的内部数据备份操作。每个异步时间窗允许易失性存储器108的至少一部分内容从易失性存储器108转移到存储器模块102的非易失性存储器110。因此,内部数据备份操作可被分成各异步时间窗内的多个更小的事务,在各异步时间窗中,存储器模块102执行数据的各部分从易失性存储器108到非易失性存储器110的内部数据备份操作。
图3的系统还包括持久性二级存储器310,持久性二级存储器310可利用比存储器模块102中的存储器更慢的存储设备来实施。
通过采用根据一些实施方式的技术或机制,可在电力丧失场景外的场景中执行存储器模块102的内部数据备份操作。数据备份操作可被执行为数据库检查点的部分。数据库检查点指以特定间隔创建数据库的一部分的持久性版本。可以周期性的间隔执行数据库检查点。因此,控制模块302强制存储器模块102中运行时备份的能力是能够用作数据库检查点的部分的特征。由于数据库检查点可在存储器模块102中内部地执行,因此可避免对持久性二级存储器执行的频繁检查点所引起的系统性能退化。
在其它应用中,存储器模块102可用于存储其它类型的数据,例如系统硬件配置数据、操作系统(OS)配置数据、用户数据、应用数据,等等。执行存储器模块中这些类型数据中的任何数据的运行时备份的能力可能是有用的。
图4是可由例如图3中描绘的系统执行的过程的流程图。控制模块302可(在402处)监视多个特定事件中任何一个事件的发生。第一个这样的事件可为从在存储器模块102中执行最后一次备份开始过去特定量的时间。响应于第一事件,即便系统繁忙,控制模块302也可(在404处)触发存储器模块102中的运行时备份。控制模块302可强制存储器总线118变成空闲的,以允许存储器模块102中的备份被执行。
可由控制模块302监视的第二事件是指示系统空闲的事件。一旦检测到这种系统空闲,控制模块302就可机会性地触发(在404处)存储器模块102处的运行时备份。
(在404处)触发运行时备份包括向管理处理器304发送请求,以使管理处理器向控制逻辑106发送(在406处)运行时命令(例如,运行时保存命令122)。这使系统执行任务408和410,任务408和410与图2中的相应任务204和206相同。
上面描述的各种模块(包括图3的控制模块302或者可由图1或图3的控制逻辑106执行的指令)的机器可读指令被加载以在处理电路上执行。
数据和指令可存储在各存储设备中,各存储设备可被实施为一个或多个计算机可读或机器可读的存储介质。该存储介质包括不同形式的存储器,包括:半导体存储器设备,例如动态或静态随机存取存储器(DRAM或SRAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、以及闪存;磁盘,例如硬盘、软盘以及可移动磁盘;包括磁带的其它磁性介质;光介质,例如光盘(CD)或数字视频盘(DVD);或其它类型的存储设备。注意,上面讨论的指令可被提供在一个计算机可读或机器可读的存储介质上,或者可替代地,可被提供在分布于可能具有多个节点的大系统中的多个计算机可读或机器可读的存储介质上。这种计算机可读或机器可读的存储介质可被考虑为物品(或制品)的部分。物品或制品可指任何制造的单个组件或多个组件。存储介质可位于运行机器可读指令的机器中或位于远程站点,机器可读指令可通过网络从该远程站点下载以供执行。
在前面的描述中,列出了诸多细节以提供对本文公开的主题的理解。但是,可在不具有这些细节中的一些或全部的情况下来实践实施方式。其它实施方式可包括对上面讨论的细节的修改和改变。目的在于,所附权利要求覆盖这样的修改和改变。

Claims (15)

1.一种方法,包括:
在系统的运行时期间,触发存储器控制器以放弃对存储器模块的控制,所述存储器模块包括易失性存储器和非易失性存储器;并且
在所述触发之后,激活到所述存储器模块的指示,所述指示引起所述存储器模块中的备份操作,所述备份操作由所述存储器模块中的内部控制器控制,且所述备份操作涉及在所述系统的运行时期间所述存储器模块中从所述易失性存储器到所述非易失性存储器的数据转移。
2.根据权利要求1所述的方法,其中所述触发包括:向所述存储器控制器发送命令,以引起所述存储器控制器避免在所述存储器控制器与所述存储器模块之间的存储器总线上发布数据存取命令。
3.根据权利要求1所述的方法,其中所述触发包括:向所述存储器控制器发送命令,以引起到所述非易失性存储器模块的自刷新命令的激活。
4.根据权利要求3所述的方法,进一步包括:
响应于来自所述存储器控制器的所述自刷新命令,在所述易失性存储器的动态随机存取存储器(DRAM)中执行自刷新。
5.根据权利要求1所述的方法,其中所述触发和所述激活由控制逻辑响应于运行时命令来执行。
6.根据权利要求5所述的方法,进一步包括:由所述控制逻辑接收在所述系统的空闲时间窗期间发布的所述运行时命令。
7.根据权利要求6所述的方法,进一步包括:由所述控制逻辑在相应的空闲时间窗中接收多个运行时命令,以引起所述触发和所述激活的重复执行,其中所述触发和所述激活的所述重复执行引起所述易失性存储器的不同部分到所述非易失性存储器的相应备份操作。
8.根据权利要求7所述的方法,进一步包括:控制模块检测所述系统的空闲,并基于所述检测发布所述多个运行时命令。
9.根据权利要求1所述的方法,其中激活所述指示包括:激活到所述存储器模块的至少一个输入引脚的信号。
10.一种系统,包括:
存储器模块,具有易失性存储器和非易失性存储器;以及
控制逻辑,用于:
接收运行时命令以在所述系统的运行时期间执行数据备份,
响应于所述运行时命令,向存储器控制器发布命令以引起所述存储器控制器与所述存储器模块之间的存储器总线上的空闲间隔,并且,
激活到所述非易失性存储器模块的指示,
其中所述存储器模块具有内部控制器,以响应于所述指示执行从所述易失性存储器到所述非易失性存储器的数据的内部备份。
11.根据权利要求10所述的系统,其中所述内部备份不涉及所述存储器总线上的任何数据转移。
12.根据权利要求10所述的系统,其中所述指示是到所述存储器模块的输入引脚的信号。
13.根据权利要求10所述的系统,进一步包括:控制模块,用于检测所述系统的空闲时间窗,并且响应于检测所述空闲时间窗引起所述运行时命令的发布。
14.根据权利要求10所述的系统,进一步包括:控制模块,用于检测特定事件,并且响应于检测所述特定事件引起所述运行时命令的发布,其中所述特定事件包括从所述存储器模块中数据的最后一次内部备份开始过去预定的持续时间。
15.一种物品,包括存储指令的至少一个机器可读的存储介质,所述指令一旦执行引起处理电路:
在系统的运行时期间,触发存储器控制器以放弃对存储器模块的控制,所述存储器模块包括易失性存储器和非易失性存储器;以及
在所述触发之后,激活到所述存储器模块的指示,所述指示引起所述存储器模块中的备份操作,所述备份操作由所述存储器模块中的内部控制器控制,且所述备份操作涉及在所述系统的运行时期间所述存储器模块中从所述易失性存储器到所述非易失性存储器的数据转移。
CN201380061044.9A 2013-01-30 2013-01-30 存储器模块中数据的运行时备份 Pending CN104798060A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/023743 WO2014120140A1 (en) 2013-01-30 2013-01-30 Runtime backup of data in a memory module

Publications (1)

Publication Number Publication Date
CN104798060A true CN104798060A (zh) 2015-07-22

Family

ID=51262708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061044.9A Pending CN104798060A (zh) 2013-01-30 2013-01-30 存储器模块中数据的运行时备份

Country Status (4)

Country Link
US (1) US9727462B2 (zh)
KR (1) KR20150111936A (zh)
CN (1) CN104798060A (zh)
WO (1) WO2014120140A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106815092A (zh) * 2015-11-27 2017-06-09 宇瞻科技股份有限公司 具挥发性的数据还原装置、数据储存装置及其控制方法
CN111801735A (zh) * 2018-02-08 2020-10-20 美光科技公司 存储备份存储器封装保存触发器
CN111819549A (zh) * 2018-02-08 2020-10-23 美光科技公司 从易失性到非易失性存储器的备份操作
CN111837107A (zh) * 2018-02-08 2020-10-27 美光科技公司 从易失性到非易失性存储器的备份操作
CN111886584A (zh) * 2018-02-08 2020-11-03 美光科技公司 从易失性到非易失性存储器的备份操作

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2507961A (en) 2012-11-14 2014-05-21 Ibm Back-up and restoration of data between volatile and flash memory
GB2517435A (en) 2013-08-19 2015-02-25 Ibm Fast data back-up and restore between volatile and flash memory
US10657003B2 (en) 2015-04-10 2020-05-19 Hewlett Packard Enterprise Development Lp Partial backup during runtime for memory modules with volatile memory and non-volatile memory
WO2016204789A1 (en) * 2015-06-19 2016-12-22 Hewlett Packard Enterprise Development Lp Handling errors during run time backups
US9632715B2 (en) 2015-08-10 2017-04-25 International Business Machines Corporation Back-up and restoration of data between volatile and flash memory
US9965017B2 (en) * 2016-04-12 2018-05-08 International Business Machines Corporation System and method for conserving energy in non-volatile dual inline memory modules
DE102017106713A1 (de) 2016-04-20 2017-10-26 Samsung Electronics Co., Ltd. Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
US10394310B2 (en) * 2016-06-06 2019-08-27 Dell Products, Lp System and method for sleeping states using non-volatile memory components
US11099831B2 (en) * 2018-02-08 2021-08-24 Micron Technology, Inc. Firmware update in a storage backed memory system
US10990463B2 (en) 2018-03-27 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor memory module and memory system including the same
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264128A (zh) * 1999-01-12 2000-08-23 三星电子株式会社 能选择执行存储体的自刷新操作的动态随机存取存储器
CN101263461A (zh) * 2005-09-08 2008-09-10 皇家飞利浦电子股份有限公司 自动备份系统
CN101788938A (zh) * 2010-03-26 2010-07-28 北京邮电大学 基于用户存储行为的数据备份方法
CN102016808A (zh) * 2008-05-01 2011-04-13 惠普发展公司,有限责任合伙企业 将检查点数据存储于非易失性存储器中
CN102436419A (zh) * 2010-09-29 2012-05-02 三星电子株式会社 非易失性存储器系统及管理其电源的方法
CN102567139A (zh) * 2010-12-20 2012-07-11 Lsi公司 存储器备份期间的数据操作

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237070B2 (en) 2005-04-19 2007-06-26 International Business Machines Corporation Cache memory, processing unit, data processing system and method for assuming a selected invalid coherency state based upon a request source
US20080126690A1 (en) * 2006-02-09 2008-05-29 Rajan Suresh N Memory module with memory stack
US8874831B2 (en) * 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US20090089514A1 (en) 2007-09-28 2009-04-02 Durgesh Srivastava Implementing Asynchronous Request for Forcing Dynamic Memory into Self Refresh
US8892831B2 (en) * 2008-01-16 2014-11-18 Apple Inc. Memory subsystem hibernation
US8325554B2 (en) 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
CN102272734B (zh) 2009-01-05 2014-09-10 马维尔国际贸易有限公司 使用非易失性存储器设备用于休眠或挂起的方法和系统
US8169839B2 (en) * 2009-02-11 2012-05-01 Stec, Inc. Flash backed DRAM module including logic for isolating the DRAM
US8397100B2 (en) 2010-03-15 2013-03-12 International Business Machines Corporation Managing memory refreshes
US8566561B2 (en) 2010-05-14 2013-10-22 Rockwell Automation Technologies, Inc. Method to separate and persist static and dynamic portions of a control application
US8468317B2 (en) 2011-06-07 2013-06-18 Agiga Tech Inc. Apparatus and method for improved data restore in a memory system
KR20130051564A (ko) * 2011-11-10 2013-05-21 삼성전자주식회사 메모리 모듈, 이를 포함하는 보드 어셈블리, 이를 포함하는 메모리 시스템, 및 상기 메모리 시스템의 동작 방법
US20150127890A1 (en) * 2012-06-28 2015-05-07 Hewlett-Packard Development Company, L.P. Memory module with a dual-port buffer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264128A (zh) * 1999-01-12 2000-08-23 三星电子株式会社 能选择执行存储体的自刷新操作的动态随机存取存储器
CN101263461A (zh) * 2005-09-08 2008-09-10 皇家飞利浦电子股份有限公司 自动备份系统
CN102016808A (zh) * 2008-05-01 2011-04-13 惠普发展公司,有限责任合伙企业 将检查点数据存储于非易失性存储器中
CN101788938A (zh) * 2010-03-26 2010-07-28 北京邮电大学 基于用户存储行为的数据备份方法
CN102436419A (zh) * 2010-09-29 2012-05-02 三星电子株式会社 非易失性存储器系统及管理其电源的方法
CN102567139A (zh) * 2010-12-20 2012-07-11 Lsi公司 存储器备份期间的数据操作

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106815092A (zh) * 2015-11-27 2017-06-09 宇瞻科技股份有限公司 具挥发性的数据还原装置、数据储存装置及其控制方法
CN111801735A (zh) * 2018-02-08 2020-10-20 美光科技公司 存储备份存储器封装保存触发器
CN111819549A (zh) * 2018-02-08 2020-10-23 美光科技公司 从易失性到非易失性存储器的备份操作
CN111837107A (zh) * 2018-02-08 2020-10-27 美光科技公司 从易失性到非易失性存储器的备份操作
CN111886584A (zh) * 2018-02-08 2020-11-03 美光科技公司 从易失性到非易失性存储器的备份操作
US11074131B2 (en) 2018-02-08 2021-07-27 Micron Technology, Inc. Storage backed memory package save trigger
CN111801735B (zh) * 2018-02-08 2021-11-05 美光科技公司 存储备份存储器封装保存触发器
US11579979B2 (en) 2018-02-08 2023-02-14 Micron Technology, Inc. Storage backed memory package save trigger

Also Published As

Publication number Publication date
US20150261672A1 (en) 2015-09-17
KR20150111936A (ko) 2015-10-06
WO2014120140A1 (en) 2014-08-07
US9727462B2 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
CN104798060A (zh) 存储器模块中数据的运行时备份
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
US9645829B2 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
US20160378592A1 (en) Cache memory and processor system
US20180150233A1 (en) Storage system
US20140337589A1 (en) Preventing a hybrid memory module from being mapped
US10636455B2 (en) Enhanced NVDIMM architecture
CN104488031A (zh) 响应于数据访问执行存储装置的刷新
US20140325134A1 (en) Prearranging data to commit to non-volatile memory
WO2016045303A1 (zh) 数据保存方法、装置及终端
US10318205B2 (en) Managing data using a number of non-volatile memory arrays
US10146483B2 (en) Memory system
US20140095910A1 (en) Method and Apparatus For Efficient Store/Restore of State Information During A Power State Transition
CN109144778A (zh) 一种存储服务器系统及其备份方法、系统及可读存储介质
WO2016164033A1 (en) Partial backup during runtime for memory modules with volatile memory and non-volatile memory
CN109597773A (zh) 一种ssd及其数据掉电保护方法、系统、装置
CN109918228B (zh) 一种数据掉电保持方法及系统
US20190026026A1 (en) Physical memory region backup of a volatile memory to a non-volatile memory
CN110675902B (zh) 存储系统和存储系统的操作方法
WO2016126264A1 (en) Refreshing an identified partial array
US10496303B2 (en) Method for reducing power consumption memory, and computer device
KR101939361B1 (ko) 비휘발성 메모리를 이용한 로깅 방법
US20160239211A1 (en) Programming memory controllers to allow performance of active memory operations
CN105824760B (zh) 存储装置和其电力控制方法
US20180293189A1 (en) Memory manager for autonomous memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160912

Address after: American Texas

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Applicant before: Hewlett-Packard Development Company, Limited Liability Partnership

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150722

WD01 Invention patent application deemed withdrawn after publication