CN110675902B - 存储系统和存储系统的操作方法 - Google Patents

存储系统和存储系统的操作方法 Download PDF

Info

Publication number
CN110675902B
CN110675902B CN201910098064.2A CN201910098064A CN110675902B CN 110675902 B CN110675902 B CN 110675902B CN 201910098064 A CN201910098064 A CN 201910098064A CN 110675902 B CN110675902 B CN 110675902B
Authority
CN
China
Prior art keywords
mode
memory
host
internal command
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910098064.2A
Other languages
English (en)
Other versions
CN110675902A (zh
Inventor
林敏洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110675902A publication Critical patent/CN110675902A/zh
Application granted granted Critical
Publication of CN110675902B publication Critical patent/CN110675902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

本公开涉及一种存储系统及其操作方法。所述存储系统可以包括：共享存储器件，其用于储存数据；共享管理器，其用于储存操作策略信息，以及在响应于从主机接收到自动模式开始命令而开始的自动模式期间通过使用该操作策略信息来自主地产生第一内部命令；以及存储器控制器，其用于响应于该第一内部命令来产生用于控制所述共享存储器件的第二内部命令。

Description

存储系统和存储系统的操作方法
相关申请的交叉引用
本申请要求2018年7月3日提交的第10-2018-0077311号韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本教导的各种实施例涉及一种存储系统和存储系统的操作方法，更具体地，涉及一种包括控制共享存储器件的存储器控制器的存储系统。
背景技术
随机存取存储器(RAM)广泛用于电子设备中。
特别地，作为一种RAM的动态随机存取存储器(DRAM)因其高储存密度、高速操作和低成本而被使用。
DRAM单元可以包括储存与数据相对应的电荷的单元电容器。该单元电容器可以通过场效应晶体管(FET)而耦接到位线。所述FET的栅极可以耦接到字线WL。
在读取该DRAM单元之前，可以将所述位线的固有电容(inherent capacitance)预充电到预定电平。为了恢复储存在该单元电容器中的数据，可以通过向所述字线WL施加正电压来将所述FET激活。该操作可能导致该单元电容器与所述固有电容之间的电荷共享。这种电荷共享可以根据储存在该单元电容器中的电荷而改变已预充电的位线的电压。
在DRAM单元中，储存在单元电容器中的电荷量会随时间减少。例如，当储存在DRAM单元中的电荷量减少到位线的电压变化不能被检测到的点时，储存在DRAM单元中的数据可能丢失。因此，需要频繁地刷新DRAM单元。
最近，随着人工智能(AI)技术的发展，已经需要大数据处理技术。由于该数据被频繁地更新，因此其仅被使用一次而不是多次。因此，尽管为了高的数据处理性能而需要高的存储器带宽(memory bandwidth)，但是由于许多的数据移动可能出现存储器带宽瓶颈。结果，数据处理性能可能降低。
发明内容
各种实施例涉及一种存储系统及其操作方法，所述存储系统监测由主机管理的刷新策略并且基于监测到的信息自主地管理刷新操作。
根据实施例，一种存储系统可以包括：共享存储器件，被配置为储存数据；共享管理器，被配置为储存操作策略信息，并被配置为在响应于从主机接收到自动模式开始命令而开始的自动模式期间，通过使用所述操作策略信息来自主地产生第一内部命令；以及存储器控制器，被配置为响应于所述第一内部命令来产生用于控制所述共享存储器件的第二内部命令。
根据实施例，一种存储系统可以包括共享存储器件，被配置为储存数据；共享管理器，被配置为储存关于刷新操作的操作策略信息，在手动模式下根据主机的请求来产生第一内部命令，以及在自动模式下通过使用所述操作策略信息来自主地产生第一内部命令；以及存储器控制器，被配置为响应于所述第一内部命令而产生用于执行所述共享存储器件的所述刷新操作的第二内部命令。
根据实施例，一种操作存储系统的方法可以包括：监测和储存关于根据主机的请求而执行的刷新操作的操作策略信息；响应于从主机接收的针对自动模式的请求而允许存储系统具有所有权，使得存储系统自主地执行所述刷新操作；以及当存储系统具有所有权时，通过使用用于所述刷新操作的操作策略信息，对共享存储器件中包括的存储体执行所述刷新操作。
附图说明
图1示出了说明根据本公开的实施例的存储系统的图。
图2示出了说明图1的存储体的图。
图3示出了说明图1的共享管理器的图。
图4示出了说明图1中所示的存储器控制器的图。
图5示出了说明储存在管理寄存器中的信息的实施例的图。
图6示出了说明根据本公开的实施例的手动模式的流程图。
图7示出了说明根据本公开的实施例的自动模式的流程图。
图8示出了说明根据本公开的另一实施例的自动模式的流程图。
图9示出了说明根据本公开的另一实施例的存储系统的图。
图10示出了说明图9的邮件块的图。
图11示出了说明根据另一实施例的存储系统的图。
图12示出了说明根据本公开的另一实施例的存储系统的图。
具体实施方式
以下参考附图描述示例实施例。所描述的实施例代表不同的形式，但不应被解释为限制本教导。相反，所描述的实施例代表有限数量的可能实施例。
应当理解，当一个元件被称为“耦接”或“连接”到另一个元件时，它可以直接耦接或连接到另一个元件，或者它可以间接耦接或连接到另一个元件，其间存在中间元件。在说明书中，当元件被称为“包括”或“包含”组件时，除非另外明确指出，否则不排除该元件包括其他组件。
图1示出了说明根据实施例的存储系统1000的图。
参考图1，存储系统1000可以包括共享存储器件(SMD)1100，管理共享存储器件1100的共享管理器1200，以及控制编程、读取或擦除操作的存储器控制器1300。
共享存储器件1100可以包括在其中储存数据的多个存储体BANK1至BANKn，其中n是正整数。存储体BANK1至BANKn可以包括其中储存数据的动态随机存取存储器(DRAM)单元。当电源被阻断时，DRAM单元可能丢失所储存的数据，并且，尽管有电源，储存在DRAM单元中的数据也可能逐渐丢失。因此，可以连续地执行刷新操作，以保持储存在DRAM单元中的数据。
当从主机2000接收到主机命令时，共享管理器1200可以与存储器控制器1300通信以控制共享存储器件1100。换言之，共享管理器1200可以与主机2000、存储器控制器1300和共享存储器件1100通信。根据一个实施例，共享管理器1200可以管理共享存储器件1100的地址。此外，存储系统1000可以管理所有权(ownership)以便自主地管理共享存储器件1100，监测由共享存储器件1100根据主机2000的请求而执行的操作，并管理监测的结果。术语“所有权”可以指用于执行预定操作的命令。所有权可以以信号或代码的形式实现。参考图3描述共享管理器1200。
存储器控制器1300可以响应于从共享管理器1200接收的命令，产生用于控制共享存储器件1100的命令并将其传送到共享管理器1200。
图2示出了说明图1的存储体的图。
因为第一至第n存储体BANK1至BANKn具有彼此类似的配置，所以下面描述第n存储体BANKn。
参考图2，第n存储体BANKn可以包括储存数据的存储单元阵列10和控制对存储单元阵列10的编程、读取、擦除或刷新操作的外围电路20至70。
存储单元阵列10可以包括多个DRAM单元。
外围电路20至70可以包括控制逻辑20、电压发生器30、地址解码器(ADD DEC)40、行解码器(行DEC)50、列解码器(列DEC)60和输入/输出电路70。
控制逻辑20可以响应于从输入/输出电路70接收的命令CMD而输出操作码OP_C。例如，控制逻辑20可以输出操作码OP_C以产生用于编程、读取、擦除或刷新操作的电压。控制逻辑可以用硬件、软件或其组合来实现。例如，控制逻辑可以被实现为根据算法来操作的控制逻辑电路。
电压发生器30可以响应于操作码OP_C来产生并输出用于编程、读取、擦除或刷新操作的操作电压Vop。
地址解码器40可以将接收的地址ADD分成为行地址RADD和列地址CADD，并且输出所述行地址RADD和列地址CADD。
行解码器50可以响应于行地址RADD而将操作电压Vop传送到存储单元阵列10。
列解码器60响应于列地址CADD可以将数据DATA传送到存储单元阵列10，或者可以将从存储单元阵列10读取的数据DATA传送到输入/输出电路70。
输入/输出电路70可以从共享管理器1200接收命令CMD、地址ADD和数据DATA，将接收的命令CMD传送到控制逻辑20，并且将接收的地址ADD传送到地址解码器40。另外，输入/输出电路70可以从列解码器60接收读取数据DATA，并将数据DATA输出到共享管理器1200。
图3示出了说明图1中所示的共享管理器1200的图。
参考图3，当从主机2000接收到主机命令H_CMD时，共享管理器1200可以产生与主机命令H_CMD相对应的第一内部命令I_CMD1，并将其传送到存储器控制器1300。此外，当从存储器控制器1300接收到第二内部命令I_CMD2时，共享管理器1200可以将第二内部命令I_CMD2传送到共享存储器件1100。在手动模式下，共享管理器1200可以响应于主机2000的控制而与存储器控制器1300和共享存储器件1100通信。然而，在自动模式下，共享管理器1200可以在没有主机2000的干预的情况下与存储器控制器1300和共享存储器件1100通信。例如，当从主机2000接收到自动模式开始命令时，自动模式可以开始，以及当从主机2000接收到自动模式结束命令时，自动模式可以结束。在自动模式下，共享管理器1200可以具有用于执行内部操作的所有权，并且在共享管理器1200具有所有权时，存储系统1000可以根据在手动模式下更新的操作策略来自主地执行内部操作。用于执行上述功能的共享管理器1200可以如下所示地配置。
共享管理器1200可以包括地址(ADD)管理器1210、所有权管理器1220和管理寄存器1230。
地址管理器1210可以管理共享存储器件1100中包括的存储体的地址。例如，地址管理器1210可以将包括在从主机2000接收的主机命令H_CMD中的地址与共享存储器件1100中包括的存储体的地址相互映射。
所有权管理器1220可以具有所有权，使得存储系统1000可以在没有主机2000的干预的情况下执行操作。例如，在手动模式下，所有权管理器1220可以不具有所有权。当所有权管理器1220不具有所有权时，主机2000可以具有所有权。当主机2000具有所有权时，存储系统1000可以根据主机2000的请求来操作。在自动模式下，而不是在手动模式下，所有权管理器1220，而不是主机2000，可以具有所有权。因为所有权管理器1220在自动模式下具有所有权，所以所有权管理器1220可以在没有主机2000的干预的情况下与存储器控制器1300和共享存储器件1100通信以执行预定操作。例如，当从主机2000接收的主机命令H_CMD是自动模式开始命令时，所有权管理器1220可以具有所有权以自主地控制存储系统1000的预定操作。当从主机2000接收的主机命令H_CMD是自动模式结束命令时，自动模式可以结束，并且所有权管理器1220可以将所有权归还给主机2000。
管理寄存器1230可以监测根据主机2000的请求而执行的操作，并且可以更新和储存关于每个操作的策略信息。术语“监测”可以表示对关于被执行由主机请求的操作的页的信息、被执行所请求的操作的存储体的温度信息等进行检测，并储存检测到的信息。另外，术语“监测”还可以表示对根据主机的请求而执行的操作的策略以及关于所执行的操作的策略的信息进行判断。管理寄存器1230可以储存多个表，并且将关于根据主机2000的请求而执行的操作的信息储存在相应的表中。每次根据主机2000的请求来执行操作时，储存在管理寄存器1230中的信息可以被更新。
另外，当所有权管理器1220具有所有权时，即，当存储系统1000自身执行操作时，可以使用储存在管理寄存器1230中的信息。例如，共享管理器1200可以基于储存在管理寄存器1230中的信息来产生第一内部命令I_CMD1并将其传送到存储器控制器1300。存储器控制器1300可以响应于接收到的第一内部命令I_CMD1来产生第二内部命令I_CMD2并将其传送到共享管理器1200。共享管理器1200可以将第二内部命令I_CMD2传送到共享存储器件1100。共享存储器件1100可以响应于第二内部命令I_CMD2来执行操作。由存储系统1000自身执行的操作可以是共享存储器件1100的刷新操作。
为了保持DRAM单元的数据，可以周期性地执行刷新操作。然而，当主机2000每次控制刷新操作时，在主机2000与存储系统1000之间可能出现数据瓶颈。例如，为了在大量数据要被处理时控制刷新操作，在主机2000与存储系统1000之间的要处理的数据量可能增大。因此，在一个实施例中，共享管理器1200，而不是主机2000，可以具有所有权并基于储存在管理寄存器1230中的信息来控制刷新操作。
图4示出了说明图1中所示的存储器控制器1300的详图。
参考图4，存储器控制器1300可以检测自动模式或手动模式，并且可以响应于从共享管理器1200接收的第一内部命令I_CMD1来产生用于执行各种操作的第二内部命令I_CMD2。例如，存储器控制器1300可以基于第一内部命令I_CMD1中所包括的信息来检测第一内部命令I_CMD1是自动模式的命令还是手动模式的命令。存储器控制器1300可以包括模式检测器1310和处理器1320。
例如，模式检测器1310可以基于第一内部命令I_CMD1中所包括的信息来检测第一内部命令I_CMD1是自动模式的命令还是手动模式的命令。模式检测器1310可以根据检测到的模式来输出模式信号M_SIG。例如，模式检测器1310可以在手动模式下输出低电平的模式信号M_SIG，以及在自动模式下输出高电平的模式信号M_SIG。依据存储系统1000的设置(setup)，对于不同的实施例模式信号M_SIG的电平可以反转。
处理器1320可以响应于模式信号M_SIG和第一内部命令I_CMD1，产生用于执行内部操作的第二内部命令I_CMD2。所产生的第二内部命令I_CMD2可以被传送到共享管理器1200。
图5示出了说明根据实施例的储存在管理寄存器1230中的信息的图。
参考图5，管理寄存器1230可以储存和更新关于根据主机2000的请求而执行的操作的信息。管理寄存器1230可以包括至少一个储存操作信息的表。例如，管理寄存器1230可以包括用于储存各种操作信息的类型表TT、周期表PRT、存储体表BT、页表PT和温度表TPT。图5中所示的表对应于为了便于解释而介绍的实施例，并且管理寄存器1230可以包括储存其他操作信息的各种附加的或替换的表。
类型表TT可以储存共享存储器件1100的操作类型策略信息。例如，关于刷新操作是根据每一存储体策略(Per-BANK)、还是根据全部存储体策略(All-BANK)来执行的信息。例如，在每一存储体策略下比在全部存储体策略下可以必然更频繁地执行刷新操作，以及执行刷新操作的周期可以被储存在周期表PRT中。
周期表PRT可以储存关于周期PR1至PRa(该周期PR1至PRa是由主机2000传送针对相同操作的主机命令H_CMD的周期)的信息，其中a是正整数。例如，传送用于刷新操作的主机命令H_CMD的周期可以被储存。例如，当在第一周期PR1期间接收到主机命令H_CMD时，第一周期PR1的值可以被储存在周期表PRT中，以及当在比第一周期PR1长的第二周期PR2期间接收到主机命令H_CMD时，第二周期PR2的值可以被储存在周期表PRT中。在另一示例中，周期表PRT可以储存根据每一存储体策略而自动设置的周期值和根据全部存储体策略而自动设置的周期值。
存储体表BT可以储存共享存储器件1100中包括的存储体的地址BANK1至BANKb，其中b是正整数。例如，当根据每一存储体策略来执行刷新操作时，被执行刷新操作的存储体的地址可以被储存在存储体表BT中。例如，当根据每一存储体策略在每个第一周期PR1刷新第一存储体BANK1时，BANK1可以被储存在存储体表中，PR1可以被储存在周期表PRT中，并且每一存储体信息可以被储存在类型表TT中。当根据全部存储体策略执行刷新操作时，“空”值可以被储存在存储体表BT中。另外，包括开放的页的存储体的地址可以被储存在存储体表BT中。
页表PT可以储存关于激活的页Page1至Pagec的信息，其中c是正整数。例如，当存储系统1000使用开放页策略时，应该找到哪个页被激活。例如，开放页策略可以表示即使在对激活的页执行编程或读取操作之后，相应的页面也可以保持激活，使得当进行对相同页的访问时可以跳过激活操作。但是，根据开放页策略，由于是在页被激活时进行对另一页的访问，因此仅使用关于激活的页的信息就可以将所选择的存储体中的页激活或去激活。在开放页策略下所选择的页可以保持开放，而根据关闭页策略，每次进行对页的访问时都应激活该页。因此，存储系统1000可以根据页策略(开放或关闭)来使用储存在页表PT中的信息。例如，当从存储体表BT中选择开放的存储体时，可以在储存在页表PT中的页地址之中自动分配包括在该开放的存储体中的开放页的地址。
温度表TPT可以储存存储体的温度信息TEMP1至TEMPd，其中d是正整数。温度表TPT中所储存的温度信息可以是存储体的温度信息。例如，执行刷新操作的周期可以根据储存在温度表TPT中的温度信息而变化。
对于一些实施例，管理寄存器1230可以除上述表信息之外还储存其他信息，或代替上述表信息而储存其他信息。管理寄存器1230跟踪的信息越多，例如，在自动模式下存储系统1000可以被管理得更具体。
图6示出了说明根据本公开的实施例的手动模式的流程图。
参考图6，在手动模式中，存储系统1000可以储存或更新关于根据主机2000的请求而控制的操作的信息，并执行所请求的操作。例如，主机2000可以产生针对预定操作的请求，并将其传送到存储系统1000(S61)。
当从主机2000接收到请求时，存储系统1000可以储存关于与主机2000的请求相对应的操作的信息和关于条件的信息(所选择的操作在该条件下执行)，并且可以对信息中的任何改变进行更新(S62)。存储系统1000可以执行与主机的请求相对应的操作。
图7示出了说明根据本公开的实施例的自动模式的流程图。
参考图7，在自动模式下，存储系统1000可以基于所储存的信息，在没有主机2000的干预的情况下来自动执行预定操作。例如，主机2000可以产生针对预定操作的自动模式的开始命令，并将该开始命令传送到存储系统1000(S71)。
存储系统1000可以响应于针对自动模式的信号而将所有权改变到自身(S72)。
存储系统1000可以使用所有权以自动模式操作(S73)。例如，存储系统1000可以产生针对要执行的操作的命令(S74)，并通过使用储存在表中的信息(表INFO)来执行命令(S75)。这里使用的表可以是储存在图5的管理寄存器1230中的表。当从主机2000接收到针对自动模式的结束命令时，自动模式可以结束，并且存储系统1000可以将所有权归还给主机2000(S76)。另外，在将所有权归还给主机2000之前，存储系统1000可以将操作策略信息恢复到自动模式开始时的原始状态。当主机2000的操作策略和存储系统1000的操作策略彼此不一致时，存储系统1000可以不操作。因此，通过使操作策略信息返回到与自动模式之前相同的状态，主机2000能够在手动模式下控制存储系统1000。
存储系统1000可以在自动模式下执行各种操作。然而，根据实施例，参考图8来描述刷新操作。
图8示出了说明根据本公开的另一实施例的自动模式的流程图。
参考图8来描述自动模式下的刷新操作。主机可以向存储系统请求刷新RF操作(S81)。例如，主机2000可以将自动模式开始命令传送到存储系统1000。
存储系统1000可以响应于自动模式开始命令而将刷新操作的所有权转换到存储系统1000(S82)。存储系统1000可以周期性地自主执行刷新操作(S83)。
更详细地描述操作‘S83’。存储系统1000可以产生刷新命令REF CMD(S84)。存储系统1000可以基于如图5所示的储存在存储系统1000的管理寄存器1230中的信息来执行刷新操作。例如，存储系统1000可以基于图5的储存在管理寄存器1230的表中的信息来执行刷新操作。例如，参考如图5所示的储存在管理寄存器1230的类型表TT中的信息，每一存储体信息或全部存储体信息可以被储存在类型表TT中。换言之，共享管理器1200可以基于储存在类型表TT中的信息来判断每一存储体策略信息是否被储存(S85)。
当存储系统1000被设置为使得刷新操作根据每一存储体策略来执行时(在S85为“是”)，则所选择的存储体的刷新操作可以被执行(S86)。如图4所示，所选择的存储体的刷新操作可以通过存储器控制器的处理器1320来控制。在“S85”，当存储系统1000被设置为使得刷新操作根据全部存储体策略来执行时(在S85为“否”)，则可以对全部存储体执行刷新操作(S88)。
当所选择的存储体的刷新操作(S86或S88)终止时，可以执行判断自动模式是否结束的操作(S87)。例如，存储系统1000可以判断是否从主机2000接收到自动模式结束命令，并且当没有接收到自动模式结束命令时(在S87为“否”)，可以维持自动模式并且可以从“S84”开始重新执行操作。当判断从主机2000接收到自动模式结束命令时(在S87为“是”)，存储系统1000可以结束自动模式，并将所有权归还给主机2000。
在图8中，作为一个实施例描述了使用如图5所示的包括在管理寄存器1230中的类型表TT的情况。然而，存储系统1000的刷新操作可以在自动模式下基于储存在管理寄存器1230中包括的各种表中的信息来执行。在自动模式下，除了刷新操作之外的其他操作也可以由存储系统1000来执行。
例如，在自动模式下，存储系统1000可以持续接收来自主机2000的请求以及执行刷新操作。换言之，存储系统1000可以根据储存在管理寄存器1230中的刷新周期来执行刷新操作，并且可以在没有执行刷新操作时执行主机2000请求的操作。因此，因为当在自动模式下由存储系统1000执行刷新操作时，主机2000可以针对除刷新操作之外的其他操作而与存储系统1000通信，所以主机2000与存储系统1000之间的数据瓶颈现象可以减少。另外，数据瓶颈现象的减少可以使存储系统1000消耗的功率减少。
图9示出了说明根据本公开的另一实施例的存储系统1000的图。
参考图9，存储系统1000可以包括处理就近存储器(processing-near-memory,PNM)。包括PNM的存储系统1000可以具有与图1的存储系统1000类似的配置。邮件块(mailbox)可以被包括在共享管理器1200中。如图9所示的存储系统1000可以通过使用储存在邮件块中的信息来控制在自动模式下执行的操作。
图10示出了说明图9的邮件块的图。
参考图10，邮件块可以包括管理寄存器1230，并且管理寄存器1230可以储存如图5所示的各种信息。邮件块可以是储存在电子设备中经常使用的数据或暂时储存数据的缓冲器。在该实施例中，上述邮件块可以用作管理寄存器1230。
图11示出了说明根据本公开的另一实施例的存储系统的图。
参考图11，图9所示的邮件块可以被包括在共享管理器1200中。然而，邮件块也可以被包括在共享存储器件SMD 1100中。可以使用包括在共享存储器件SMD 1100中的邮件块来管理自动模式。此外，为了储存更大量的各种信息，邮件块可以被包括在共享管理器1200和共享存储器件SMD 1100之中的每一个中，并且储存在每个邮件块中的信息都可以在自动模式下被使用。
图12示出了说明根据本公开的另一实施例的存储系统1000的图。
参考图12，存储系统1000可以包括处理一体存储器(processing-in-memory，PIM)。PIM可以自主地执行一些命令。包括PIM的存储系统1000可以包括共享存储器件SMD1100、共享管理器1200、存储器控制器1300和存储器接口1400。共享存储器件SMD 1100可以包括储存数据的多个存储体。共享管理器1200可以判断存储系统1000的模式(手动模式或自动模式)，储存和更新关于刷新策略的信息，并产生命令。存储器控制器1300可以响应于从共享管理器1200接收的命令来产生用于执行刷新操作的命令。存储器接口1400可以在主机2000与共享管理器1200之间传递命令、地址和数据。
包括PIM的存储系统1000还可以在自动模式下执行上述刷新操作。为了防止刷新策略之间的冲突，存储系统1000可以基于储存在共享管理器1200中的关于刷新策略的信息来在自动模式下执行刷新操作。
根据本公开，存储系统可以自主地管理共享存储器件，从而可以减少存储器带宽瓶颈。因此，可以减少使用共享存储器件的存储系统的功耗，并且可以提高存储系统的性能。
对于本领域技术人员显而易见的是，在不脱离本教导的精神或范围的情况下，可以对上述实施例进行各种修改。因此，本教导旨在覆盖所有这些修改，只要它们落入所附权利要求及其等同物的范围之内。

Claims (22)

1.一种存储系统，包括：
共享存储器件，其被配置为储存数据；
共享管理器，其被配置为储存操作策略信息，并且被配置为在自动模式期间通过使用所述操作策略信息来自主地产生第一内部命令，所述自动模式响应于从主机接收到自动模式开始命令而开始；以及
存储器控制器，其被配置为响应于所述第一内部命令而产生用于控制所述共享存储器件的第二内部命令。
2.如权利要求1所述的存储系统，其中，所述共享存储器件包括多个存储体。
3.如权利要求2所述的存储系统，其中，所述存储体包括动态随机存取存储器单元。
4.如权利要求1所述的存储系统，其中，所述共享管理器包括所有权管理器，所述所有权管理器在不处于所述自动模式时在手动模式下将所有权给予所述主机，以及在所述自动模式下允许所述共享管理器具有所述所有权。
5.如权利要求1所述的存储系统，其中，所述共享管理器包括管理寄存器，所述管理寄存器被配置为储存所述操作策略信息。
6.如权利要求5所述的存储系统，其中，所述管理寄存器储存用于管理所述操作策略信息的表，所述表包括：
类型表，其用于储存关于操作策略是每一存储体策略还是全部存储体策略的信息；
周期表，其用于储存关于接收由所述主机传送的针对相同操作的请求的周期的信息；
页表，其用于储存所述存储体中包括的页之中的激活页的信息；以及
温度表，其用于储存在对所述存储体执行预定操作时的温度信息。
7.如权利要求1所述的存储系统，其中，在所述自动模式下，所述共享管理器在产生所述第一内部命令时将关于所述自动模式的信号包括在所述第一内部命令中。
8.如权利要求1所述的存储系统，其中，所述存储器控制器包括：
模式检测器，其被配置为通过检测所述第一内部命令中包括的关于所述自动模式的信号来检测当前模式是手动模式还是自动模式，并且被配置为根据判断结果来输出模式信号；以及
处理器，其被配置为响应于所述模式信号和所述第一内部命令而产生用于控制所述共享存储器件的所述第二内部命令。
9.如权利要求1所述的存储系统，其中，所述共享管理器从所述存储器控制器接收所述第二内部命令，并且将所述第二内部命令传送到所述共享存储器件。
10.如权利要求1所述的存储系统，其中，自动模式在所述共享管理器从所述主机接收到自动模式结束命令时结束。
11.一种存储系统，包括：
共享存储器件，其被配置为储存数据；
共享管理器，其被配置为：储存关于刷新操作的操作策略信息，在手动模式下根据主机的请求来产生第一内部命令，以及在自动模式下通过使用所述操作策略信息来自主地产生第一内部命令；以及
存储器控制器，其被配置为响应于所述第一内部命令而产生用于执行所述共享存储器件的所述刷新操作的第二内部命令。
12.如权利要求11所述的存储系统，其中，所述共享存储器件包括多个存储体。
13.如权利要求12所述的存储系统，其中，所述存储体包括动态随机存取存储器单元。
14.如权利要求11所述的存储系统，其中，所述共享管理器包括：
地址管理器，其被配置为储存从所述主机接收的主机命令中包括的地址与所述共享存储器件中包括的存储体的地址之间的映射信息；
所有权管理器，其被配置为在所述手动模式下将所有权给予所述主机，并且被配置为在所述自动模式下允许所述共享管理器具有所有权；以及
管理寄存器，其被配置为：监测根据所述主机的请求而执行的操作，储存和更新监测到的信息，以及储存关于所述刷新操作的操作策略信息。
15.如权利要求14所述的存储系统，其中，所述管理寄存器储存：
类型表，其用于储存关于所述刷新操作的策略是每一存储体策略还是全部存储体策略的信息；
周期表，其用于储存关于根据所述主机的请求而执行所述刷新操作的周期的信息；
存储体表，其用于储存关于在所述刷新操作的策略是所述每一存储体策略时被执行所述刷新操作的存储体的地址信息；
页表，其用于储存关于所述存储体中包括的页之中的激活页的信息；以及
温度表，其用于储存在对所述存储体执行预定操作时的温度信息。
16.如权利要求15所述的存储系统，其中，当所述刷新操作的策略是所述全部存储体策略时，将“空”值储存在所述存储体表中。
17.如权利要求11所述的存储系统，其中，所述共享管理器产生所述第一内部命令，使得所述存储器控制器产生所述第二内部命令，以及
其中，所述存储器控制器响应于所述第一内部命令而产生所述第二内部命令以控制所述共享存储器件。
18.如权利要求17所述的存储系统，其中，在所述自动模式下，所述共享管理器在产生所述第一内部命令时将关于所述自动模式的信号包括在所述第一内部命令中。
19.如权利要求18所述的存储系统，其中，所述存储器控制器包括：
模式检测器，其被配置为通过检测所述第一内部命令中包括的关于所述自动模式的所述信号来检测当前模式是所述手动模式还是所述自动模式，并且被配置为输出模式信号；以及
处理器，其被配置为响应于所述模式信号和所述第一内部命令而产生用于控制所述共享存储器件的所述第二内部命令。
20.如权利要求11所述的存储系统，其中，当从所述主机接收到自动模式结束命令时，所述共享管理器结束所述自动模式。
21.一种操作存储系统的方法，所述方法包括：
监测并且储存关于根据主机的请求而执行的刷新操作的操作策略信息；
响应于从所述主机接收的针对自动模式的请求而允许所述存储系统具有所有权，使得所述存储系统自主地执行所述刷新操作；以及
当所述存储系统具有所有权时，通过使用关于所述刷新操作的操作策略信息，对共享存储器件中包括的存储体执行所述刷新操作。
22.如权利要求21所述的方法，其中，在所述存储系统中设置的自动模式持续时间内维持所述刷新操作，或者维持所述刷新操作直到从所述主机接收到结束请求为止。
CN201910098064.2A 2018-07-03 2019-01-31 存储系统和存储系统的操作方法 Active CN110675902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0077311 2018-07-03
KR1020180077311A KR102578002B1 (ko) 2018-07-03 2018-07-03 메모리 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN110675902A CN110675902A (zh) 2020-01-10
CN110675902B true CN110675902B (zh) 2023-03-14

Family

ID=69065685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910098064.2A Active CN110675902B (zh) 2018-07-03 2019-01-31 存储系统和存储系统的操作方法

Country Status (3)

Country Link
US (2) US10698609B2 (zh)
KR (1) KR102578002B1 (zh)
CN (1) CN110675902B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11922050B2 (en) * 2020-12-18 2024-03-05 Micron Technology, Inc. Host refresh control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57167189A (en) * 1981-03-31 1982-10-14 Ibm Multiplex processing system with shared cash memory
JP2006107245A (ja) * 2004-10-07 2006-04-20 Canon Inc メモリコントローラ
CN1913038A (zh) * 2005-07-25 2007-02-14 三星电子株式会社 控制多端口随机存取存储器刷新操作的方法和存储器系统
CN104737144A (zh) * 2012-10-25 2015-06-24 德州仪器公司 存储器存取的动态优先级管理
CN106816169A (zh) * 2015-11-30 2017-06-09 爱思开海力士有限公司 存储器件、刷新方法以及包括其的系统
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040015079A1 (en) * 1999-06-22 2004-01-22 Teratech Corporation Ultrasound probe with integrated electronics
KR100546678B1 (ko) 2003-01-07 2006-01-26 엘지전자 주식회사 데이터 처리 시스템의 리프레시 동작 제어장치 및 그 방법
US8245000B2 (en) * 2005-05-20 2012-08-14 Stec, Inc. System and method for managing security of a memory device
US7660183B2 (en) * 2005-08-01 2010-02-09 Rambus Inc. Low power memory device
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
US7366029B2 (en) * 2006-04-24 2008-04-29 Sandisk Corporation High-performance flash memory data transfer
US8166238B2 (en) 2007-10-23 2012-04-24 Samsung Electronics Co., Ltd. Method, device, and system for preventing refresh starvation in shared memory bank
WO2012074724A1 (en) * 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US9170948B2 (en) * 2012-12-23 2015-10-27 Advanced Micro Devices, Inc. Cache coherency using die-stacked memory device with logic die
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9524771B2 (en) * 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
US9293188B2 (en) * 2014-02-03 2016-03-22 Advanced Micro Devices, Inc. Memory and memory controller for high reliability operation and method
US9542118B1 (en) * 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
KR20160116533A (ko) * 2015-03-30 2016-10-10 삼성전자주식회사 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
US10031677B1 (en) * 2015-10-14 2018-07-24 Rambus Inc. High-throughput low-latency hybrid memory module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57167189A (en) * 1981-03-31 1982-10-14 Ibm Multiplex processing system with shared cash memory
JP2006107245A (ja) * 2004-10-07 2006-04-20 Canon Inc メモリコントローラ
CN1913038A (zh) * 2005-07-25 2007-02-14 三星电子株式会社 控制多端口随机存取存储器刷新操作的方法和存储器系统
CN104737144A (zh) * 2012-10-25 2015-06-24 德州仪器公司 存储器存取的动态优先级管理
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
CN106816169A (zh) * 2015-11-30 2017-06-09 爱思开海力士有限公司 存储器件、刷新方法以及包括其的系统

Also Published As

Publication number Publication date
CN110675902A (zh) 2020-01-10
KR102578002B1 (ko) 2023-09-14
KR20200004194A (ko) 2020-01-13
US10698609B2 (en) 2020-06-30
US20200285397A1 (en) 2020-09-10
US20200012436A1 (en) 2020-01-09
US11327657B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
US9336852B2 (en) Memory and memory system including the same
CN110109612B (zh) 存储器模块及其操作方法
US20160041596A1 (en) Power efficient method and system for executing host data processing tasks during data retention operations in a storage device
US7447096B2 (en) Method for refreshing a non-volatile memory
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
CN105808455B (zh) 访问内存的方法、存储级内存及计算机系统
US20130114354A1 (en) Nonvolatile memory device and related method of operation
JP2012518242A (ja) ダイナミックランダムアクセスメモリ（ｄｒａｍ）リフレッシュ
US9343137B2 (en) Semiconductor devices and semiconductor systems including the same
US20200293221A1 (en) Storage device and computing device including storage device
US10991412B2 (en) Storage device and method for operating storage device
US9886992B2 (en) Memory device and system including the same
US20190012264A1 (en) Memory system and operation method thereof
KR20220148259A (ko) 온 메모리 패턴 매칭을 위한 장치들 및 방법들
KR102615012B1 (ko) 메모리 장치 및 그것의 동작 방법
JP2009536423A (ja) 不揮発性メモリをリフレッシュする方法
CN110675902B (zh) 存储系统和存储系统的操作方法
US20200334119A1 (en) Data processing system and operating method thereof
CN111462793B (zh) 数据存储系统及其预充电策略设置方法
US20180260127A1 (en) Management device, information processing apparatus, and management method
CN112365910A (zh) 一种存储器及神经形态芯片
US11735272B2 (en) Noise reduction during parallel plane access in a multi-plane memory device
US20240021234A1 (en) Memory device performing refresh operation
US20230221871A1 (en) Memory device and operating method thereof
KR20230108676A (ko) 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant