CN110908430B - 控制器、数据处理方法、计算机设备及存储介质 - Google Patents
控制器、数据处理方法、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN110908430B CN110908430B CN201911005741.8A CN201911005741A CN110908430B CN 110908430 B CN110908430 B CN 110908430B CN 201911005741 A CN201911005741 A CN 201911005741A CN 110908430 B CN110908430 B CN 110908430B
- Authority
- CN
- China
- Prior art keywords
- data
- unit
- controller
- external
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本申请涉及一种控制器、数据处理方法、计算机设备及存储介质。其中控制器,包括通讯源单元和逻辑单元;通讯源单元接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;逻辑单元检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。当进入控制器待机状态时,逻辑单元对外部时钟数据进行信号边沿处理,可以在不唤醒系统时钟的条件下,根据外部数据中的外部时钟数据,对通讯数据进行解析,从而可以在不唤醒系统时钟的条件下,对外部数据进行处理,从而使得控制器的功耗降低了一个数量级。
Description
技术领域
本申请涉及控制器技术领域,特别是涉及一种控制器、数据处理方法、计算机设备及存储介质。
背景技术
在目前绝大部分使用电池作为电源进行供电的便携式、可穿戴以及其他具备长时间待机的设备中,待机功耗是产品设计过程中最重要的参数之一。微控制器作为此类设备的大脑,能够对设备所处的环境和数据进行处理和响应,并能够将设备有用的数据信息实时传输给用户。在绝大多数时间没有相应数据采集的需求的情况下,微控制器可以控制设备进入低功耗模式。那么其在待机状态下的功耗,对于延长设备单次充电或者更换电池之后的使用时间、提高设备使用的便利性方面都具有及其重要的意义。
在实现过程中,发明人发现传统技术中至少存在如下问题:传统控制器存在功耗高等问题。
发明内容
基于此,有必要针对上述技术问题,提供一种能够降低待机功耗的控制器、数据处理方法、计算机设备及存储介质。
为了实现上述目的,本发明实施例提供了一种控制器,包括通讯源单元和逻辑单元;
通讯源单元接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;
逻辑单元检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
在其中一个实施例中,还包括复位单元和唤醒源单元;
复位单元用于复位逻辑单元;
唤醒源单元用于响应外部激励信号并唤醒逻辑单元。
在其中一个实施例中,还包括内核单元和系统时钟单元;
若检测的结果为否,逻辑单元指示内核单元基于系统时钟单元的时钟数据、对通讯数据进行解析。
在其中一个实施例中,还包括系统时钟单元;
若检测的结果为否,逻辑单元基于系统时钟单元的时钟数据,对通讯数据进行解析。
本发明实施例还提供了一种数据处理方法,,包括步骤:
接收通讯源单元传输的外部数据;外部数据包括外部时钟数据和通讯数据;
检测是否进入控制器待机状态;
若检测的结果为是,对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
在其中一个实施例中,还包括步骤:
若检测的结果为否,指示内核单元基于系统时钟单元的时钟数据、对通讯数据进行解析。
在其中一个实施例中,还包括步骤:
若检测的结果为否,基于系统时钟单元的时钟数据、对通讯数据进行解析。
本发明实施例还提供了一种计算机设备,包括如上述任一项的控制器。
在其中一个实施例中,计算机设备为有源设备。
本发明实施例还提供了一种计算机可读存储介质,计算机程序被处理器执行时实现上述任一项的方法的步骤。
上述技术方案中的一个技术方案具有如下优点和有益效果:
本申请提供的控制器,包括通讯源单元和逻辑单元;通讯源单元接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;逻辑单元检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。当进入控制器待机状态时,逻辑单元对外部时钟数据进行信号边沿处理,可以在不唤醒系统时钟的条件下,根据外部数据中的外部时钟数据,对通讯数据进行解析,从而可以在不唤醒系统时钟的条件下,对外部数据进行处理,从而使得控制器的功耗降低了一个数量级,提高了控制器待机时间。相比于需要唤醒系统,并且加入系统时钟单元的情况下的控制器(整体功耗在uA的数量级),能够做到更加长的待机时间。
附图说明
通过附图中所示的本申请的优选实施例的更具体说明,本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分,且并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本申请的主旨。
图1为一个实施例中控制器的第一示意性结构框图;
图2为信号边沿处理的示意图;
图3为一个实施例中控制器的第二示意性结构框图;
图4为一个实施例中控制器的第三示意性结构框图;
图5为一个实施例中控制器的第四示意性结构框图;
图6为一个实施例中数据处理方法的第一示意性流程图;
图7为一个实施例中数据处理方法的第二示意性流程图;
图8为一个实施例中数据处理方法的第三示意性流程图;
图9为一个实施例中计算机设备的内部结构图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件并与之结合为一体,或者可能同时存在居中元件。本文所使用的术语“响应”、“信号边沿处理”、“接收”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
传统的控制器进入低功耗状态,其运行过程如下所示:
1、采用低速时钟进行运行,周期性唤醒控制器进行全速工作,该方式响应速度快,能够快速处理各种事件,但是存在功耗大的问题。目前较大部分的控制器采用该方式。
2、关闭控制器内部除了上电系统复位模块、慢速时钟和部分内核以及为其供电的电压转换模块以外的所有模块(不存在常开高压逻辑),这个时候只有部分重要模块在工作,如万年历、看门狗等。存在为低压逻辑和内核在唤醒过程中,电源模块的时序和突变不受控的情况,设计难度较大等问题。
3、关闭控制器内部除了上电系统复位模块、慢速时钟和高压常开逻辑以外的所有模块,这个时候只有部分利用高压逻辑工作的重要模块在工作,如RTC、看门狗等,但存在面积较大的缺点。
4、控制器进入待机模式之后,控制器完全处于超低功耗模式,但是存在控制器不能够进行任何的工作,只是能够保存部分高压寄存器数据,控制器唤醒时间较长,过程较为繁琐。
综上所述,在不涉及微控制器内部其他功能部分及相关外围功能部分,通过以上的方式唤醒系统,会存在功耗过大或唤醒时间较长的问题。而本申请提供的控制器可以有效避免上述问题。
在一个实施例中,如图1所示,提供了一种控制器,包括通讯源单元10和逻辑单元20;
通讯源单元10接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;
逻辑单元20检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元20对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
其中,通讯源单元用于实现与外部的数据进行交互;逻辑单元为控制器中基础的控制模块;
通讯源单元接收外部数据并对外输出,具体地,通讯源单元可以接收外部数据并存储在寄存器中,当逻辑单元检测当前处于控制器待机状态时,逻辑单元获取寄存器中的外部数据;通讯源单元也可以直接将外部数据传输给逻辑单元中,在此不做具体限定。在一个具体示例中,通讯源单元包括高压逻辑通讯源单元。需要说明的是,逻辑单元在处理通讯数据时,一般都需要基于时钟数据、才能对通讯数据进行处理。若是下降沿触发,则在时钟数据为下降沿时,开始处理数据。若是上升沿触发,则在时钟数据为上升沿时,开始处理数据。
逻辑单元可以通过本领域任意一种方式检测当前是否处于控制器待机状态,在一个具体示例中,可以通过寄存器中日志进行判断,具体地,提取日志中的特定字段进行识别,获取状态信息,从而进行判断是否处于控制器待机状态。在一个具体示例中,逻辑单元包括高压常开逻辑单元。
若检测的结果为是,逻辑单元对外部时钟数据进行信号边沿处理。具体地,外部时钟数据可以根据通讯源单元与外部间的通讯协议得到。信号边沿处理包括延时处理、翻转处理或双边沿处理。
在一个具体示例中,如图2所示,若信号边沿处理采用延时处理的方式,则对外部时钟数据进行延迟,将延时得到的时钟数据作为系统时钟,并基于系统时钟对通讯数据进行处理。
若信号边沿处理采用翻转处理,则对控制器接收到的时钟数据进行翻转,将翻转得到的数据作为系统时钟,并基于系统时钟对通讯数据进行处理。
若信号边沿处理采用时钟双边沿的方法,对控制器接收到的时钟数据采用双边沿处理。
上述控制器,包括通讯源单元和逻辑单元;通讯源单元接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;逻辑单元检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。当进入控制器待机状态时,逻辑单元对外部时钟数据进行信号边沿处理,可以在不唤醒系统时钟的条件下,根据外部数据中的外部时钟数据,对通讯数据进行解析,从而可以在不唤醒系统时钟的条件下,对外部数据进行处理,从而使得控制器的功耗降低了一个数量级,提高了控制器待机时间。相比于传统的控制器的结构,也做到了单元模块更少,工作电流更小,优化了传统控制器的弊端。
在一个实施例中,如图3所示,提供了一种控制器,包括通讯源单元10和逻辑单元20;
通讯源单元10接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;
逻辑单元20检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元20对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
还包括复位单元30和唤醒源单元40;
复位单元30用于复位逻辑单元20;
唤醒源单元40用于响应外部激励信号并唤醒逻辑单元20。
其中,复位单元的作用为产生系统复位,主要是内部指令指针和状态寄存器设定为一个默认值,使逻辑单元可以从一个固定地址(一般是0地址)开始正常执行指令。唤醒源单元用于接收外界环境变化时的信号,从而产生响应的信号对逻辑单元进行唤醒,以使逻辑单元对外界变化做出相应的处理。唤醒源可以是红外传感器、光敏传感器、压力传感器、温度传感器、湿度传感器、重力陀螺传感器等应激产生的信号。
唤醒源单元接收外部信号(即,上述的接收外界环境变化时的信号),唤醒逻辑单元,并对通讯源单元传输的外部数据进行处理。具体处理方式可以将外部数据中的外部时钟信号进行信号边沿处理,将处理后的外部时钟信号作为系统时钟,对通讯数据进行处理。信号边沿处理的方式可以参见上述有关描述,在此不做赘述。
上述控制器,通过复位单元可以使逻辑单元恢复到一个初始的默认状态,唤醒源单元对逻辑单元唤醒,在待机状态下,逻辑单元处于休眠状态,从而降低整体功耗。整个控制器只有复位单元在工作,控制器的工作功耗可以做到只有200nA以内。相比于需要唤醒系统,并且加入系统时钟单元的情况下的控制器(整体功耗在uA的数量级),能够做到更加长的待机时间。
在一个实施例中,如图4所示,提供了一种控制器,包括通讯源单元10和逻辑单元20;
通讯源单元10接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;
逻辑单元20检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元20对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
还包括复位单元30和唤醒源单元40;
复位单元30用于复位逻辑单元20;
唤醒源单元40用于响应外部激励信号并唤醒逻辑单元20。
还包括内核单元50和系统时钟单元60;
若检测的结果为否,逻辑单元20指示内核单元基于系统时钟单元60的时钟数据、对通讯数据进行解析。
具体地,若检测的结果为否,即当前并不处于控制器待机状态。逻辑单元指示内核单元基于系统时钟单元提供的时钟数据、对通讯数据进行解析。具体地,逻辑单元可以唤醒内核单元,然后指示内核单元基于系统时钟单元的时钟数据进行处理数据,也即对通讯数据进行解析。需要说明的是,系统时钟单元包括慢速时钟单元和高速时钟单元,具体使用的系统时钟单元不做具体限定。
上述控制器,还包括内核单元和系统时钟单元,若在非控制器待机状态,内核单元可处理外部传输的数据,内核单元为控制器的主控电路,可以实现系统的绝大多数数字功能和算法,从而可以在非控制器待机状态下提供更好的性能。
在一个实施例中,如图5所示,提供了一种控制器,包括通讯源单元10和逻辑单元20;
通讯源单元20接收并输出外部数据;外部数据包括外部时钟数据和通讯数据;
逻辑单元20检测当前是否处于控制器待机状态;若检测的结果为是,逻辑单元20对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
还包括复位单元30和唤醒源单元40;
复位单元30用于复位逻辑单元;
唤醒源单元40用于响应外部激励信号并唤醒逻辑单元。
还包括系统时钟单元70;
若检测的结果为否,逻辑单元20基于系统时钟单元70的时钟数据,对通讯数据进行解析。
具体地,若检测的结果为否,即当前并不处于控制器待机状态。逻辑单元基于系统时钟单元的时钟数据,处理通讯数据,也即对通讯数据进行解析。
在一个实施例中,如图6所示,提供了一种数据处理方法,包括步骤:
S610,接收通讯源单元传输的外部数据;外部数据包括外部时钟数据和通讯数据;
其中,通讯源单元用于实现与外部的数据进行交互;逻辑单元为控制器中基础的控制模块;
具体地,通讯源单元可以接收外部数据并存储在寄存器中,当检测当前处于控制器待机状态时,获取寄存器中的外部数据;也可以直接接收通讯源单元传输的外部数据,在此不做具体限定。
S620,检测是否进入控制器待机状态;
具体地,可以通过本领域任意一种方式检测当前是否处于控制器待机状态,在一个具体示例中,可以通过寄存器中日志进行判断,具体地,提取日志中的特定字段进行识别,获取状态信息,从而进行判断是否处于控制器待机状态。
S630,若检测的结果为是,对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
具体地,外部时钟数据可以根据通讯源单元与外部间的通讯协议得到。信号边沿处理包括延时处理、翻转处理或双边沿处理。若信号边沿处理采用延时处理的方式,则对外部时钟数据进行延迟,将延时得到的时钟数据作为系统时钟,并基于系统时钟对通讯数据进行处理。若信号边沿处理采用翻转处理,则对控制器接收到的时钟数据进行翻转,将翻转得到的数据作为系统时钟,并基于系统时钟对通讯数据进行处理。若信号边沿处理采用时钟双边沿的方法,对控制器接收到的时钟数据采用双边沿处理。
上述数据处理方法包括检测是否进入控制器待机状态;若检测的结果为是,对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析。通过上述方法,使得在数据处理的过程中,可以不需要基于系统时钟单元提供的时钟数据、对外部数据进行处理。当应用于控制器中时,可以不调用系统时钟单元,即系统时钟单元可以处于休眠状态,以使得控制器的待机功耗更低。
在一个实施例中,如图7所示,提供了一种数据处理方法,包括步骤:
S710,接收通讯源单元传输的外部数据;外部数据包括外部时钟数据和通讯数据;
S720,检测是否进入控制器待机状态;
S730,若检测的结果为是,对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
还包括步骤:
S740,若检测的结果为否,基于系统时钟单元的时钟数据、对通讯数据进行解析。
具体地,若检测的结果为否,即当前并不处于控制器待机状态。基于系统时钟单元的时钟数据,处理通讯数据,也即对通讯数据进行解析。需要说明的是,在处理通讯数据时,一般都需要基于时钟数据、才能对通讯数据进行处理。若是下降沿触发,则在时钟数据为下降沿时,开始处理数据。若是上升沿触发,则在时钟数据为上升沿时,开始处理数据。
在一个实施例中,如图8所示,提供了一种数据处理方法,包括步骤:
S810,接收通讯源单元传输的外部数据;外部数据包括外部时钟数据和通讯数据;
S820,检测是否进入控制器待机状态;
S830,若检测的结果为是,对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
还包括步骤:
S840,若检测的结果为否,指示内核单元基于系统时钟单元的时钟数据、对通讯数据进行解析。
具体地,若检测的结果为否,即当前并不处于控制器待机状态。指示内核单元基于系统时钟单元提供的时钟数据、对通讯数据进行解析。具体地,可以唤醒内核单元,然后指示内核单元基于系统时钟单元的时钟数据进行处理数据,也即对通讯数据进行解析。
上述数据处理方法,内核单元可处理外部传输的数据,内核单元为控制器的主控电路,可以实现系统的绝大多数数字功能和算法,从而可以在非控制器待机状态下提供更好的性能。
应该理解的是,虽然图6-8流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图6-8中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是终端,其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种数据处理方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图9中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在其中一个实施例中,计算机设备为有源设备。有源设备可以包括目前绝大部分使用电池作为电源进行供电的便携式、可穿戴以及其他具备长时间待机的设备。采用上述的控制器,在处于待机的情况下,可以延长该有源设备充电后或更换电池之后的使用时长,进一步提高了设备使用的便利性。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
接收通讯源单元传输的外部数据;外部数据包括外部时钟数据和通讯数据;
检测是否进入控制器待机状态;
若检测的结果为是,对外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对通讯数据进行解析;信号边沿处理为延时处理、翻转处理或双边沿处理。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:
若检测的结果为否,指示内核单元基于系统时钟单元的时钟数据、对通讯数据进行解析。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:
若检测的结果为否,基于系统时钟单元的时钟数据、对通讯数据进行解析。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种控制器,其特征在于,包括通讯源单元和逻辑单元;
所述通讯源单元接收并输出外部数据;所述外部数据包括外部时钟数据和通讯数据;
所述逻辑单元检测当前是否处于控制器待机状态;若所述检测的结果为是,所述逻辑单元对所述外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对所述通讯数据进行解析;所述信号边沿处理为延时处理、翻转处理或双边沿处理。
2.根据权利要求1所述的控制器,其特征在于,还包括复位单元和唤醒源单元;
所述复位单元用于复位所述逻辑单元;
所述唤醒源单元用于响应外部激励信号并唤醒所述逻辑单元。
3.根据权利要求1或2所述的控制器,其特征在于,还包括内核单元和系统时钟单元;
若所述检测的结果为否,所述逻辑单元指示所述内核单元基于所述系统时钟单元的时钟数据、对所述通讯数据进行解析。
4.根据权利要求1或2所述的控制器,其特征在于,还包括系统时钟单元;
若所述检测的结果为否,所述逻辑单元基于所述系统时钟单元的时钟数据,对所述通讯数据进行解析。
5.一种数据处理方法,其特征在于,包括步骤:
接收通讯源单元传输的外部数据;所述外部数据包括外部时钟数据和通讯数据;
检测是否进入控制器待机状态;
若所述检测的结果为是,对所述外部时钟数据进行信号边沿处理,并基于处理后的外部时钟数据、对所述通讯数据进行解析;所述信号边沿处理为延时处理、翻转处理或双边沿处理。
6.根据权利要求5所述的数据处理方法,其特征在于,还包括步骤:
若所述检测的结果为否,指示内核单元基于系统时钟单元的时钟数据、对所述通讯数据进行解析。
7.根据权利要求5所述的数据处理方法,其特征在于,还包括步骤:
若所述检测的结果为否,基于系统时钟单元的时钟数据、对所述通讯数据进行解析。
8.一种计算机设备,其特征在于,包括如权利要求1至4任一项所述的控制器。
9.根据权利要求8所述的计算机设备,其特征在于,所述计算机设备为有源设备。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求5至7中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911005741.8A CN110908430B (zh) | 2019-10-22 | 2019-10-22 | 控制器、数据处理方法、计算机设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911005741.8A CN110908430B (zh) | 2019-10-22 | 2019-10-22 | 控制器、数据处理方法、计算机设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110908430A CN110908430A (zh) | 2020-03-24 |
CN110908430B true CN110908430B (zh) | 2021-01-08 |
Family
ID=69814660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911005741.8A Active CN110908430B (zh) | 2019-10-22 | 2019-10-22 | 控制器、数据处理方法、计算机设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110908430B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202916787U (zh) * | 2012-11-13 | 2013-05-01 | 江苏东大集成电路系统工程技术有限公司 | 一种具有极低待机功耗的芯片 |
CN110334445A (zh) * | 2019-07-05 | 2019-10-15 | 上海华虹集成电路有限责任公司 | 一种低功耗设计的控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3674833B2 (ja) * | 2000-02-16 | 2005-07-27 | シャープ株式会社 | 同期型半導体記憶装置 |
CN102129286B (zh) * | 2010-01-15 | 2013-04-24 | 炬力集成电路设计有限公司 | 实时时钟电路及包含实时时钟电路的芯片和数码设备 |
CN104484029A (zh) * | 2014-12-17 | 2015-04-01 | 英华达(南京)科技有限公司 | 电子装置及其省电管理方法 |
-
2019
- 2019-10-22 CN CN201911005741.8A patent/CN110908430B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202916787U (zh) * | 2012-11-13 | 2013-05-01 | 江苏东大集成电路系统工程技术有限公司 | 一种具有极低待机功耗的芯片 |
CN110334445A (zh) * | 2019-07-05 | 2019-10-15 | 上海华虹集成电路有限责任公司 | 一种低功耗设计的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110908430A (zh) | 2020-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11079261B2 (en) | System on a chip with always-on processor | |
US10915160B2 (en) | System on a chip with fast wake from sleep | |
US10261894B2 (en) | System on a chip with always-on processor which reconfigures SOC and supports memory-only communication mode | |
CN109885343B (zh) | 一种控制器低功耗启动方法、装置、计算机设备及存储介质 | |
US7325100B2 (en) | Apparatus and method for entering and exiting low power mode | |
TW201701280A (zh) | 單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法 | |
WO2016074616A1 (en) | Dual-system architecture with fast recovery and switching of operating system | |
US9606913B2 (en) | Electronic circuit for and method of executing an application program stored in a one-time-programmable (OTP) memory in a system on chip (SoC) | |
US20080162976A1 (en) | Method and apparatus of collecting timer ticks | |
US20150134990A1 (en) | Information processing apparatus, information processing method, and program | |
CN110908430B (zh) | 控制器、数据处理方法、计算机设备及存储介质 | |
US9971535B2 (en) | Conversion method for reducing power consumption and computing apparatus using the same | |
CN106814840A (zh) | 用于处理器的低电力状态保持模式 | |
CN210072612U (zh) | 一种物联网芯片系统 | |
CN109151144B (zh) | 硬件管理方法、装置、系统、计算机设备和存储介质 | |
US20230114256A1 (en) | Feature modification in standby mode based on power source capacity | |
CN113835760A (zh) | 系统启动方法、电子设备及存储介质 | |
CN115312012A (zh) | 一种降低芯片功耗的lcd电表显示方法、装置和系统 | |
WO2024093436A1 (zh) | 供电方法、电子设备及芯片 | |
CN116243997A (zh) | 芯片系统及其启动方法、电子设备 | |
WO2022127407A1 (zh) | 功耗调节方法和装置、电子设备、可读存储介质 | |
CN117707324A (zh) | 交互设备及其控制方法、控制系统和存储介质 | |
CN114415820A (zh) | 一种处理器平台的电源管理方法及系统 | |
CN114595006A (zh) | 一种用于智能穿戴设备的快速启动方法、装置和存储介质 | |
CN115129139A (zh) | 可携带式电子设备的功耗控制方法及电子设备和扫读笔 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province Patentee after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province Patentee before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. |
|
CP02 | Change in the address of a patent holder |