CN114415820A - 一种处理器平台的电源管理方法及系统 - Google Patents
一种处理器平台的电源管理方法及系统 Download PDFInfo
- Publication number
- CN114415820A CN114415820A CN202111493225.1A CN202111493225A CN114415820A CN 114415820 A CN114415820 A CN 114415820A CN 202111493225 A CN202111493225 A CN 202111493225A CN 114415820 A CN114415820 A CN 114415820A
- Authority
- CN
- China
- Prior art keywords
- processor platform
- state
- saving state
- power
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种处理器平台的电源管理方法及系统,通过设定超时时长值;在处理器平台进入第一节能状态后,若所述第一节能状态的时长超过所述超时时长值,则为超时唤醒,所述处理器平台恢复到工作状态,然后转到第二节能状态,其中,所述处理器平台的功耗从高到低为所述工作状态、所述第一节能状态和所述第二节能状态,避免处理器平台一直处于第一节能状态,降低处理器平台功耗,还能避免处理器平台内置电池耗尽而导致内存掉电,从而使内存中保存的系统上下文丢失的情况。
Description
技术领域
本申请涉及处理器技术领域,尤其涉及一种处理器平台的电源管理方法及系统。
背景技术
ACPI将现有的电源管理BIOS代码、高级电源管理(APM)应用程序编程接口(API、PNPBIOS API、多处理器规范(MPS)表等的预ACPI集合)演化为定义明确的电源管理和配置接口规范。从电源管理的角度来看,OSPM/ACPI提倡系统应该通过将未使用的设备转换为低功耗状态来节约能源的概念,包括在可能的情况下将整个系统置于低功耗状态(睡眠状态)。
ACPI规范中定义的S0/S3/S4三种状态,其中S0 Sleeping State(以下简称S0工作状态)即几乎无延迟的正常工作状态;S3/S4 Sleeping State为全局系统状态G1内的睡眠状态。S3 Sleeping State(以下简称S3睡眠状态)是一种低唤醒延迟睡眠状态,其中除系统内存外,所有系统上下文都将丢失。CPU、缓存和芯片组上下文在此状态下丢失。硬件维护内存上下文并恢复一些CPU和L2配置上下文;S4 Sleeping State(以下简称S4休眠状态)是ACPI支持的功耗最低、唤醒延迟最长的睡眠状态。为了将功耗降至最低,假设硬件平台已关闭所有设备,平台上下文通过写入到硬盘中保存以得到维护。
电源管理的S3睡眠状态,因为内存需要一直处在被供电模式,在某些硬件供电不发生变化的情况下,会比较稳定的持续处在S3睡眠状态,直到被用户唤醒系统。但是硬件对内存供电的条件有可能因为其它因素而发生变化,比如用户将便携式笔记本电源状态切换到S3睡眠状态,用户因为其它原因而长时间未使用机器,如果此时便携式笔记本出现断电情形,内置电池耗尽而导致内存掉电,从而使内存中保存的系统上下文丢失,S3睡眠状态失效。
机器长时间处在S3低功耗睡眠状态而不被唤醒,在一定程度上也不满足OSPM/ACPI提倡的节能概念。
发明内容
为解决上述现有技术所存在的问题,本发明提出了一种处理器平台的电源管理方法及系统,可降低处理器平台功耗,保障平台电源管理稳定性。
为实现上述目的,本发明第一方面提供了一种处理器平台的电源管理方法,包括:
处理器平台启动,进入工作状态;
设定超时时长值;
所述处理器平台进入第一节能状态;
计算所述处理器平台进入所述第一节能状态的时长,若所述第一节能状态的时长超过所述超时时长值,则为超时唤醒,所述处理器平台恢复到工作状态,然后转到第二节能状态,其中,所述处理器平台的功耗从高到低为所述工作状态、所述第一节能状态和所述第二节能状态。
进一步,所述第一节能状态为高级配置和电源接口规范中定义的S3睡眠状态,所述第二节能状态为高级配置和电源接口规范中定义的S4休眠状态,所述工作状态为高级配置和电源接口规范中定义的S0工作状态。
进一步,当所述处理器平台进入所述第一节能状态后,在所述第一节能状态的时长不超过所述超时时长值时,检测唤醒源是否被触发,若检测到唤醒源被触发,则为触发唤醒源唤醒,所述处理器平台恢复到所述工作状态。
进一步,当所述处理器平台从所述第一节能状态恢复到所述工作状态时,在所述处理器平台上的协议地址B处写入复位值,其中,若所述处理器平台是触发唤醒源唤醒,则将复位值置为协议数值C,若处理器平台是超时唤醒,则将复位值置为协议数值D;
当所述处理器平台从所述第一节能状态恢复到所述工作状态后,检测协议地址B处的复位值,若复位值为协议数值C,则继续维持在工作状态,若复位值为协议数值D,则所述处理器平台从工作状态进入所述第二节能状态。
本发明第二方面提供了一种处理器平台的电源管理系统,包括:
CPU端、EC端和电源控制硬件单元,所述EC端内置存储器和定时器,所述CPU端内置LPC控制器,所述CPU端通过所述LPC控制器和所述EC端连接;
所述存储器用于储存超时时长值;
所述电源控制硬件单元用于为处理器平台供电,其中,所述电源控制硬件单元的供电状态的功耗从高到低为工作状态、第一节能状态和第二节能状态;
所述EC端用于当所述处理器平台进入所述第一节能状态后,启动所述定时器计算所述处理器平台进入所述第一节能状态的时长,若所述第一节能状态的时长超过超时时长值,则为超时唤醒,控制所述电源控制硬件单元使所述处理器平台恢复到所述工作状态,然后转到所述第二节能状态。
进一步,所述第一节能状态为高级配置和电源接口规范中定义的S3睡眠状态,所述第二节能状态为高级配置和电源接口规范中定义的S4休眠状态,所述工作状态为高级配置和电源接口规范中定义的S0工作状态。
进一步,所述EC端还用于当所述处理器平台进入所述第一节能状态后,在所述第一节能状态的时长不超过所述超时时长值时,检测唤醒源是否被触发,若检测到唤醒源被触发,则为触发唤醒源唤醒,控制所述电源控制硬件单元使所述处理器平台恢复到所述工作状态。
进一步,所述存储器包括协议地址A和协议地址B,所述协议地址A用于储存所述超时时长值,所述协议地址B用于储存复位值,其中,若处理器平台是触发唤醒源唤醒,则将复位值置为协议数值C,若处理器平台是超时唤醒,则将复位值置为协议数值D。
进一步,所述存储器为ROM。
从以上技术方案可以看出,本发明的技术方案具有以下优点:
本发明的一种处理器平台的电源管理方法及系统,通过设定超时时长值;在处理器平台进入第一节能状态后,若所述第一节能状态的时长超过所述超时时长值,则为超时唤醒,所述处理器平台恢复到工作状态,然后转到第二节能状态,其中,所述处理器平台的功耗从高到低为所述工作状态、所述第一节能状态和所述第二节能状态,避免处理器平台一直处于第一节能状态,降低处理器平台功耗,还能避免处理器平台内置电池耗尽而导致内存掉电,从而使内存中保存的系统上下文丢失的情况。
附图说明
为了更清楚地表达说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的电源管理系统的结构示意图;
图2为本发明实施例提供的处理器平台进入S3睡眠状态的流程示意图;
图3为本发明实施例提供的处理器平台从S3睡眠状态主动唤醒并切到S4休眠状态的流程示意图;
图4为本发明实施例提供的处理器平台从S3睡眠状态被动唤醒到S0工作状态的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本发明的一种处理器平台的电源管理方法适用于目前主流的各类处理器平台,尤其适用于飞腾处理器平台。下面以飞腾处理器平台为例介绍本发明技术方案。
本发明实施例的处理器平台的电源管理方法的步骤如下:
处理器平台启动,进入工作状态;
设定超时时长值;
处理器平台进入第一节能状态;
计算处理器平台进入第一节能状态的时长,若第一节能状态的时长超过超时时长值,则为超时唤醒,处理器平台恢复到工作状态,然后转到第二节能状态,其中,处理器平台的功耗从高到低为工作状态、第一节能状态和第二节能状态。
参见图1,本发明实施例提供的处理器平台包括CPU端1、EC端2和电源控制硬件单元(图1中的Power3),EC端2内置存储器和定时器22,在本实施例中,存储器为ROM21。CPU端1内置LPC控制器11,CPU端1通过LPC控制器11和EC端2连接。EC端2指的是嵌入式控制器,即Embedded Controller的缩写。处理器平台指的是集成了PHYTIUM处理器的主板。
在一个具体实施例中,第一节能状态为高级配置和电源接口规范中定义的S3睡眠状态,第二节能状态为高级配置和电源接口规范中定义的S4休眠状态,工作状态为高级配置和电源接口规范中定义的S0工作状态。ACPI将现有的电源管理BIOS代码、高级电源管理(APM)应用程序编程接口(API、PNPBIOS API、多处理器规范(MPS)表等的预ACPI集合)演化为定义明确的电源管理和配置接口规范。从电源管理的角度来看,OSPM/ACPI提倡系统应该通过将未使用的设备转换为低功耗状态来节约能源的概念,包括在可能的情况下将整个系统置于低功耗状态(睡眠状态)。
电源管理的S3睡眠状态,是将系统上下文环境保存在内存中,并在硬件支持的能力下,仅保持内存和EC端2的供电,在一定程度上保持低功耗。
电源管理的S4休眠状态,是将系统上下文以及处理器寄存器等都保存到磁盘中,且平台硬件无需供电支持,这让外在因素的干扰降到最低,且让平台处于超低功耗。
CPU端1通过LPC控制器11与EC端2相连,EC端2主要负责平台上电时序的监控及电源管理相关的处理等。当系统需要切换到S3睡眠状态时,平台会通过LPC控制器11与EC端2进行通信,并把S3睡眠状态超时时长写入到EC端2内置ROM 21上的某个协议地址A处。
在一个具体实施例中,当平台进入S3睡眠状态后,EC端2会启动其内部定时器22计时,当:
1)定时器22计时时间未超过EC端2内置储存器的超时时长值,但是EC端2上唤醒源被触发,EC端2产生唤醒事件。
2)定时器22计时时间超过EC端2内置ROM21上协议地址A处的超时时长值,EC端2会主动执行唤醒流程。
EC端2会置平台电源控制硬件单元Power33为上电时序,实现平台从S3睡眠状态的唤醒;且在唤醒系统的过程中,EC端2会往其内置ROM21上的协议地址B处写入表示复位模式的值,通过协议商定如下:
1)当协议地址B处的值等于协议数值C时,表示处理器平台从S3睡眠状态正常唤醒;
2)当协议地址B处的值等于协议数值D时,表示处理器平台从S3睡眠状态超时唤醒。
当从S3睡眠状态唤醒并进入到S0工作状态后,系统会主动读取EC端2内ROM21上的协议地址B处的系统复位模式值。如果:
1)处理器平台是正常唤醒,则直接恢复到S0工作状态即可;
2)处理器平台是超时唤醒,则此时系统会主动切换到S4休眠状态,完成处理器平台从S3低功耗睡眠状态往S4超低功耗休眠状态的转变。
在本实施例中,EC端2内置ROM21上协议地址A内预存的S3超时时长使用分钟单位进行计时,S3超时时长建议是在一个可观的分钟时间内。EC端2需要设置其内置ROM21上协议地址A、B对系统读写使能。EC端2需要启用定时器22功能,以使EC端2在平台处于S3睡眠状态下能够计时以产生超时通知事件。
本发明实施例的处理器平台进入S3睡眠状态的流程,包括:
1)处理器平台启动初始化时,EC端2对内置ROM21上协议地址A、B的初始化,以及处理器平台创建访问EC端2内置ROM21上的协议地址A、B的sys文件系统接口;
2)处理器平台切换到S3休眠状态时,往EC端2内置ROM21上协议地址A处写超时时长的操作;
参见图2,为本发明实施例提供的处理器平台进入S3睡眠状态的流程示意图。如图2,本发明实施例的处理器平台进入S3睡眠状态流程包括以下步骤S201-步骤S206:
1)S201,即处理器平台启动,包括用户正常开机的处理器平台启动,用户正常重启系统的处理器平台启动,及用户将处理器平台从S4休眠状态唤醒的处理器平台启动;
2)S202,EC端2的初始化,包括对内置ROM21上协议地址A、B的初始化;
3)S203,即内核初始化过程,包括创建系统下可访问EC端2内置ROM21上协议地址A、B的sys文件系统接口;
4)S204,系统初始化,包括维护一个S3睡眠状态超时时长默认值,并向用户提供一个可供修改该默认值的控制面板下拉选项接口,该接口默认指向该默认值大小。如果用户需要修改该默认值,则选择下拉选项,重新选取系统预设定的其它S3睡眠状态超时时长值,该修改值会重新被定义为S3睡眠状态超时时长默认值并存储到文件中;
5)S205,用户直接点击桌面菜单的睡眠按钮,或者使用电源按键触发睡眠操作,或者笔记本设备做盒盖操作触发的睡眠操作,均会引发处理器平台切换到S3睡眠状态的操作流程。系统在做切换到S3睡眠状态之前,先通过sys接口设置S3睡眠状态超时时长值到EC端2内置ROM21上协议地址A处,再执行S3流程;
6)S206,处理器平台处于S3睡眠状态,EC端2从内置ROM21上协议地址A处获取S3睡眠状态超时时长值,并启动EC端2内置定时器22开始计时。
本发明实施例的处理器平台从S3睡眠状态主动唤醒到S0工作状态,并继续转入S4休眠状态的流程,这包括:
1)EC端2监控到定时器22超时,主动唤醒S3睡眠状态到S0工作状态;
2)处理器平台在S0工作状态监测到S3唤醒为超时唤醒,则继续进入到S4休眠状态。
参见图3,为本发明实施例提供的处理器平台主动从S3睡眠状态唤醒到S0工作状态,并继续进入到S4休眠状态的流程示意图。如图3,本发明实施例的处理器平台从S3睡眠状态唤醒到S0工作状态,再进入到S4休眠状态的流程包括以下步骤S301-步骤S307:
1)S301,处理器平台处在S3睡眠状态,EC端2内置定时器22持续计时;此时,处理器平台需要对内存和EC持续供电,属于低功耗状态;
2)S302,EC端2内置定时器22计时到超时时长值,并触发EC端2的定时器22超时通知事件;
3)S303,EC端2设置内置ROM21上的协议地址B处的值为复位模式值D,表示此次从S3睡眠状态唤醒为超时唤醒;
4)S304,EC端2主动设置处理器平台电源控制硬件逻辑Power33为上电时序,处理器平台从S3睡眠状态唤醒到S0工作状态;
5)S305,处理器平台在S0工作状态下通过sys文件系统接口读取EC端2内置ROM21上的协议地址B处的复位模式值D,确认为S3睡眠状态超时唤醒;
6)S306,处理器平台继续进入到S4休眠状态流程;
7)S307,处理器平台处在S4休眠状态流程,此时硬件无需被供电,仅有EC端2需要被部分供电,处理器平台属于超低功耗状态。
本发明实施例还提供了处理器平台从S3睡眠状态被动唤醒到S0工作状态的流程,这包括:
1)处理器平台在EC端2内置定时器22计时未到超时时长值时,被动的从S3睡眠状态唤醒到S0工作状态;
2)处理器平台在S0工作状态下监测S3唤醒为正常唤醒,继续保持在S0工作状态。
参见图4,为本发明实施例提供的处理器平台被动从S3睡眠状态唤醒到S0工作状态的流程示意图。如图4,本发明实施例的处理器平台从S3睡眠状态唤醒到S0工作状态的流程包括以下步骤S401-步骤S406:
1)S401,处理器平台处在S3睡眠状态,此时EC端2内置定时器22持续计时;此时,处理器平台需要对内存和EC持续供电,属于低功耗状态;
2)S402,EC端2唤醒源被动触发唤醒事件,这包括处理器平台被动的从EC键鼠、USB键鼠、电源按键等S3睡眠状态唤醒源唤醒;
3)S403,EC端2监测定时器22计时是否超过S3睡眠状态,如果是在S3超时时长内,以及正好处在超时时长的临界点处,均以S3被动唤醒对待。此处EC端2往内置ROM21上的协议地址B处写复位模式值C,表示此时是正常从S3睡眠状态唤醒到S0工作状态;
4)S404,EC端2主动设置处理器平台电源控制硬件逻辑Power33为上电时序,处理器平台从S3睡眠状态唤醒到S0工作状态;
5)S405,处理器平台在S0工作状态下通过sys文件系统接口读取EC端2内置ROM21上的协议地址B处的复位模式值C,确认为S3睡眠状态正常唤醒;
6)S406,处理器平台保持S0工作状态,此时处理器平台属于高功耗模式。
平台从S3睡眠状态正常唤醒到S0工作状态的流程,即使EC端22由唤醒源的唤醒事件被动唤醒后,依然需要比较S3超时时长值与定时器22的计时,确认是否有S3睡眠状态超时情形;不管平台是从S3睡眠状态正常唤醒,还是超时唤醒,当从S3睡眠状态唤醒到S0工作状态时,系统均需要对EC端22内置ROM21 21上的协议地址B处复位模式值读取判别,以区别正常唤醒和超时唤醒。
本发明实施例还提出一种处理器平台的电源管理系统,包括:
CPU端1、EC端2和电源控制硬件单元,EC端2内置存储器和定时器22,CPU端1内置LPC控制器11,CPU端1通过LPC控制器11和EC端2连接;
存储器用于储存超时时长值;
电源控制硬件单元用于为处理器平台供电,其中,电源控制硬件单元的供电状态的功耗从高到低为工作状态、第一节能状态和第二节能状态;
EC端2用于当处理器平台进入第一节能状态后,启动定时器22计算处理器平台进入第一节能状态的时长,若第一节能状态的时长超过超时时长值,则为超时唤醒,控制电源控制硬件单元使处理器平台恢复到工作状态,然后转到第二节能状态。
进一步,第一节能状态为高级配置和电源接口规范中定义的S3睡眠状态,第二节能状态为高级配置和电源接口规范中定义的S4休眠状态,工作状态为高级配置和电源接口规范中定义的S0工作状态。
进一步,EC端2还用于当处理器平台进入第一节能状态后,在第一节能状态的时长不超过超时时长值时,检测唤醒源是否被触发,若检测到唤醒源被触发,则为触发唤醒源唤醒,控制电源控制硬件单元使处理器平台恢复到工作状态。
进一步,存储器包括协议地址A和协议地址B,协议地址A用于储存超时时长值,协议地址B用于储存复位值,其中,若处理器平台是触发唤醒源唤醒,则将复位值置为协议数值C,若处理器平台是超时唤醒,则将复位值置为协议数值D。
本发明的一种处理器平台的电源管理方法及系统,通过设定超时时长值;在处理器平台进入第一节能状态后,若第一节能状态的时长超过超时时长值,则为超时唤醒,处理器平台恢复到工作状态,然后转到第二节能状态,其中,处理器平台的功耗从高到低为工作状态、第一节能状态和第二节能状态,避免处理器平台一直处于第一节能状态,降低处理器平台功耗,还能避免处理器平台内置电池耗尽而导致内存掉电,从而使内存中保存的系统上下文丢失的情况。
本发明中涉及的缩略语和关键词定义:
ACPI:全称The Advanced Configuration and Power3 Interface,即高级配置和电源接口规范,该规范的开发旨在建立行业通用接口,从而实现强大的操作系统导向的主板设备配置以及设备和整个系统的电源管理。
G0 Working:即Global system state 0,ACPI规范中定义的一种计算机状态。系统分派用户模式(应用程序)线程并执行的计算机状态。在这种状态下,外围设备(外设)的电源状态会动态改变。用户可以通过一些UI选择系统的各种性能/功率特性,以使软件针对性能或电池寿命进行优化。系统实时响应外部事件。在这种状态下拆卸机器是不安全的。
G1 Sleeping:即Global system state 1,ACPI规范中定义的一种计算机状态,其中计算机消耗少量电量,未执行用户模式线程,并且系统“似乎”关闭(从最终用户的角度来看,显示器关闭,等等)。返回到工作状态的延迟因进入该状态之前选择的唤醒环境而异(例如,系统是否应接听电话)。无需重新启动操作系统即可恢复工作,因为系统上下文的大部分元素由硬件保存,其余由系统软件保存。在这种状态下拆卸机器是不安全的。
S0/S3/S4:为ACPI规范中定义的S0/S3/S4 Sleeping States的简写。其中S0Sleeping State(以下简称S0工作状态)即几乎无延迟的正常工作(Working)状态,等同于上面介绍的G0 Working模式;S3/S4 Sleeping State为全局系统状态G1内的睡眠状态。S3Sleeping State(以下简称S3睡眠状态)是一种低唤醒延迟睡眠状态,其中除系统内存外,所有系统上下文都将丢失。CPU、缓存和芯片组上下文在此状态下丢失。硬件维护内存上下文并恢复一些CPU和L2配置上下文;S4 Sleeping State(以下简称S4休眠状态)是ACPI支持的功耗最低、唤醒延迟最长的睡眠状态。为了将功耗降至最低,假设硬件平台已关闭所有设备,平台上下文通过写入到硬盘中保存以得到维护。
EC:即Embedded Controller的缩写,主要由一颗特殊的MCU构成,通常提供LPC的接口挂在LPC总线之下,由MCU所集成的一些外设(包括定时器22,串口,内置ROM21,GPIO,sensors等)来为PC提供一些电源管理(Power3),热能管控(Thermal)以及一些其它的控制。
平台:此处指集成了PHYTIUM处理器的主板,主要指CPU处理器。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (9)
1.一种处理器平台的电源管理方法,其特征在于,包括:
处理器平台启动,进入工作状态;
设定超时时长值;
所述处理器平台进入第一节能状态;
计算所述处理器平台进入所述第一节能状态的时长,若所述第一节能状态的时长超过所述超时时长值,则为超时唤醒,所述处理器平台恢复到工作状态,然后转到第二节能状态,其中,所述处理器平台的功耗从高到低为所述工作状态、所述第一节能状态和所述第二节能状态。
2.根据权利要求1所述的处理器平台的电源管理方法,其特征在于,所述第一节能状态为高级配置和电源接口规范中定义的S3睡眠状态,所述第二节能状态为高级配置和电源接口规范中定义的S4休眠状态,所述工作状态为高级配置和电源接口规范中定义的S0工作状态。
3.根据权利要求1所述的处理器平台的电源管理方法,其特征在于,当所述处理器平台进入所述第一节能状态后,在所述第一节能状态的时长不超过所述超时时长值时,检测唤醒源是否被触发,若检测到唤醒源被触发,则为触发唤醒源唤醒,所述处理器平台恢复到所述工作状态。
4.根据权利要求3所述的处理器平台的电源管理方法,其特征在于,当所述处理器平台从所述第一节能状态恢复到所述工作状态时,在所述处理器平台上的协议地址B处写入复位值,其中,若所述处理器平台是触发唤醒源唤醒,则将复位值置为协议数值C,若处理器平台是超时唤醒,则将复位值置为协议数值D;
当所述处理器平台从所述第一节能状态恢复到所述工作状态后,检测协议地址B处的复位值,若复位值为协议数值C,则继续维持在工作状态,若复位值为协议数值D,则所述处理器平台从工作状态进入所述第二节能状态。
5.一种处理器平台的电源管理系统,其特征在于,包括:
CPU端、EC端和电源控制硬件单元,所述EC端内置存储器和定时器,所述CPU端内置LPC控制器,所述CPU端通过所述LPC控制器和所述EC端连接;
所述存储器用于储存超时时长值;
所述电源控制硬件单元用于为处理器平台供电,其中,所述电源控制硬件单元的供电状态的功耗从高到低为工作状态、第一节能状态和第二节能状态;
所述EC端用于当所述处理器平台进入所述第一节能状态后,启动所述定时器计算所述处理器平台进入所述第一节能状态的时长,若所述第一节能状态的时长超过超时时长值,则为超时唤醒,控制所述电源控制硬件单元使所述处理器平台恢复到所述工作状态,然后转到所述第二节能状态。
6.根据权利要求5所述的处理器平台的电源管理系统,其特征在于,所述第一节能状态为高级配置和电源接口规范中定义的S3睡眠状态,所述第二节能状态为高级配置和电源接口规范中定义的S4休眠状态,所述工作状态为高级配置和电源接口规范中定义的S0工作状态。
7.根据权利要求5所述的处理器平台的电源管理系统,其特征在于,所述EC端还用于当所述处理器平台进入所述第一节能状态后,在所述第一节能状态的时长不超过所述超时时长值时,检测唤醒源是否被触发,若检测到唤醒源被触发,则为触发唤醒源唤醒,控制所述电源控制硬件单元使所述处理器平台恢复到所述工作状态。
8.根据权利要求7所述的处理器平台的电源管理系统,其特征在于,所述存储器包括协议地址A和协议地址B,所述协议地址A用于储存所述超时时长值,所述协议地址B用于储存复位值,其中,若处理器平台是触发唤醒源唤醒,则将复位值置为协议数值C,若处理器平台是超时唤醒,则将复位值置为协议数值D。
9.根据权利要求5所述的处理器平台的电源管理系统,其特征在于,所述存储器为ROM。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111493225.1A CN114415820A (zh) | 2021-12-08 | 2021-12-08 | 一种处理器平台的电源管理方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111493225.1A CN114415820A (zh) | 2021-12-08 | 2021-12-08 | 一种处理器平台的电源管理方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114415820A true CN114415820A (zh) | 2022-04-29 |
Family
ID=81265730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111493225.1A Pending CN114415820A (zh) | 2021-12-08 | 2021-12-08 | 一种处理器平台的电源管理方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114415820A (zh) |
-
2021
- 2021-12-08 CN CN202111493225.1A patent/CN114415820A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3943665B2 (ja) | スリープ制御方法、およびイベント通知方法 | |
EP1228413B1 (en) | Sleep state transitioning | |
US6760850B1 (en) | Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source | |
US6243831B1 (en) | Computer system with power loss protection mechanism | |
KR101429674B1 (ko) | 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법 | |
US7325100B2 (en) | Apparatus and method for entering and exiting low power mode | |
US8140872B1 (en) | Restoring processor context in response to processor power-up | |
EP2791758B1 (en) | Implementing a power off state in a computing device | |
JP2004152304A (ja) | Ac電源障害の場合にスタンバイ状態にあるパーソナルコンピュータの状態データを保持するためのシステムおよび方法 | |
JPH06502510A (ja) | 電源が限られているコンピュータにおける低速メモリ・リフレッシュ | |
EP2735936A2 (en) | Power control system and power control method | |
US6694442B2 (en) | Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller | |
JPH11194846A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
US8452995B1 (en) | Universal serial bus low power idle mode | |
TWI485623B (zh) | 快速喚醒電腦系統方法與電腦系統 | |
JPH11288334A (ja) | コンピュータ・システムのパワーダウン方法及び装置 | |
EP2843502B1 (en) | Information processing device, information processing method, and program | |
CN114415820A (zh) | 一种处理器平台的电源管理方法及系统 | |
TWI475374B (zh) | 省電操作方法與電子裝置 | |
TW202008109A (zh) | 電腦喚醒方法及電腦節電方法 | |
EP1229430B1 (en) | Power management system and method | |
US20110231679A1 (en) | Energy saving device | |
TW541453B (en) | Power saving device for computer and method thereof | |
JP3860467B2 (ja) | コンピュータ用の電力節約方法およびシステム | |
US20210191493A1 (en) | Transition into and out of a partially-off power state |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |