CN117421273A - 传送数据的方法以及相应的片上系统 - Google Patents

传送数据的方法以及相应的片上系统 Download PDF

Info

Publication number
CN117421273A
CN117421273A CN202310385071.7A CN202310385071A CN117421273A CN 117421273 A CN117421273 A CN 117421273A CN 202310385071 A CN202310385071 A CN 202310385071A CN 117421273 A CN117421273 A CN 117421273A
Authority
CN
China
Prior art keywords
signal
digital domain
clock signal
data
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310385071.7A
Other languages
English (en)
Inventor
N·索克斯
S·梅斯热
H·卡萨涅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN117421273A publication Critical patent/CN117421273A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本公开涉及传送数据的方法以及相应的片上系统。片上系统至少包括被配置为由第一重新初始化信号重新初始化的第一数字域、第二数字域和接口电路。接口电路包括第一数字域中的启动寄存器，第二数字域中的目的寄存器和第一数字域中的同步电路。接口电路被配置为基于同步电路传送的控制信号的命令而将数据从启动寄存器传送到目的寄存器。启动寄存器和同步电路被配置为不由第一重新初始化信号重新初始化。

Description

传送数据的方法以及相应的片上系统
优先权要求
本申请要求于2022年4月12日提交的法国专利申请No.2203375的优先权，该申请的全部内容在法律允许的最大程度上通过引用并入本文。
技术领域
实施例和实施方式涉及片上系统(SOC)的不同数字域之间的数据传送，特别是具有不同电源电压和工作频率的数字域。
背景技术
传统地，片上系统(SOC)包括不同的电源域，也就是说，特别是由不同的电压－频率供电和计时的数字域，某些电源域可以间歇地供电，而其它电源域可以始终供电。
间歇供电的电源域通常是高性能域，可以根据片上系统的使用而被激活和去激活。这些高性能域消耗能量，因为它们由片上系统中相对较高的频率供电。
至于始终供电的域，它们在能量方面通常是经济的，并且当系统在低功率模式下操作时特别地允许维持关键数据或关键功能。因此，始终供电的域通常以低频计时。
然而，在始终供电的域中保存的关键信息可以由例如来自高性能域的高频事务的发起者写入。
一方面，关键信息必须被接收和记录，通常在低频域的寄存器中，而不管相对于寄存器的写入频率的数据的传输频率。
另一方面，片上系统的重新初始化可以相对于寄存器的写入随机地发生，通常在外部和异步重新初始化信号的激励期间。
如果重新初始化与寄存器的写入同时发生，则这种外部和异步的重新初始化导致包含要传送的关键信息的寄存器中的亚稳定性，导致片上系统的故障。
寄存器(例如本身已知的常规D触发器)的亚稳定性，通常在寄存器的数据引脚在其时钟信号转变期间翻转时或在时钟信号中断时发生，在此情况下，寄存器的输出在低状态与高状态之间保持某一时间并且朝向未知状态收敛。
因此，当相对于低频时钟以异步方式重新初始化该寄存器的输入时，可以引起包含关键数据的低频域的寄存器的亚稳定性。例如，在两个域之间的数据传送期间的外部重新初始化事件可能破坏寄存器的关键内容。
因此，需要避免在片上系统的两个电源域之间的传送期间关键数据的破坏。
发明内容
根据一方面，提出了一种片上系统，其至少包括被配置为由第一重新初始化信号重新初始化的第一数字域、第二数字域，以及包括在第一域中的至少一个传送元件的接口电路。接口电路被配置为将数据从所述至少一个传送元件传送到第二域。所述至少一个传送元件被配置为不被第一重新初始化信号重新初始化。
接口电路的传送元件是例如包含要传送的数据或要传送的数字信号状态的寄存器。
假定接口电路的传送元件不受第一重新初始化信号，例如是异步外部重新初始化信号的影响，则由于在传送期间由第一重新初始化信号进行的异步重新初始化所导致的亚稳定性(metastablity)而接合被破坏的数据的风险被大大地限制。实际上，这允许接口电路以受控的方式对第一重新初始化信号的重新初始化作出反应，因此传送元件能够终止未被破坏的数据的传送，尽管在传送时发生重新初始化。
根据一种实施方式，第二域被配置为由第二重新初始化信号重新初始化，所述至少一个传送元件被配置为由第二重新初始化信号重新初始化。
例如，第二重新初始化信号可以是在片上系统的完全停止期间或在同步发生的域的间歇停止期间使用的用于上电复位的内部信号。
根据一种实施方式，第一域被配置为由处于第一频率的第一时钟信号计时，并且第二域被配置为由处于低于第一频率的第二频率的第二时钟信号计时。
这对应于一示例，其中第一域旨在用于高性能数字执行，而第二域旨在保持激活以记录例如来自第一域的关键数据。
根据一种实施方式，第一域被配置为以与第一时钟信号异步的方式从片上系统外部接收第一重新初始化信号，并且第二域被配置为在片上系统的上电复位的同步过程期间生成第二重新初始化信号。
根据一种实施方式，接口电路包括所述至少一个传送元件之外的启动寄存器，第二域中的目的寄存器以及第一域中的同步电路，接口电路被配置为基于由同步电路传送的控制信号的命令，将数据从启动寄存器传送到目的寄存器，其中同步电路被配置为不由第一重新初始化信号重新初始化。
这进一步允许限制在传送中接合(engaging)被破坏的数据的风险。实际上，此处接口电路也可以以受控的方式对第一重新初始化信号的重新初始化作出反应，假定同步电路因此能够不使传送命令与被破坏的数据接合，被破坏的数据由于在加载启动寄存器时发生的重新初始化而导致的启动寄存器的亚稳定性而导致。
根据一种实施方式，第一域被配置为在启动寄存器的输入上通信要传送的数据，并且在所述数据之后的第一时钟信号的至少一个周期将控制信号通信到同步电路，并且启动寄存器被配置为在第一时钟信号的单个周期中输入要传送的数据，然后独立于所述输入保存所述数据。
这种实施方式一方面允许保证在启动寄存器保存要传送的数据时，不会被在用于输入数据的所述单个周期之后发生的可能的重新初始化破坏。此外，另一方面，这种实施方式允许保证不传送因在用于输入数据的所述单个周期期间发生的重新初始化而被破坏的数据，假定在这种情况下，控制信号不能在用于输入数据的所述单个周期之后的一个周期被通信到同步电路，因为重新初始化发生在该周期期间。
换句话说，这种实施方式允许在用于输入数据的周期之后不经历数据的破坏的发生，并且允许在用于输入的周期期间不传送被破坏的数据。
根据一种实施方式，接口电路包括所述至少一个传送元件之外的信号适配元件，被配置为在第一域和第二域之间传送链路建立信号。
这在此再次允许限制接合由于在传送期间的重新初始化而被破坏的对所述传送有贡献的所述信号的风险。
根据一种实施方式，所述至少一个信号适配元件包括第二启动寄存器，被配置为在所述第一时钟信号的单个周期中输入链路建立调节信号的值，并且然后保存所述值。
这种实施方式在此再次允许在用于该信号的输入的周期之后发生的所述信号中不经历破坏。
根据一种实施方式，控制逻辑电路被配置为在数据从第一域到第二域的传送的第一时钟信号的第一周期期间生成传送状态信号，启动寄存器被配置为基于传送状态信号的命令输入所述数据或所述链路建立调节信号，使得第一时钟信号的所述单个周期是该第一周期。
根据一种实施方式，控制逻辑电路被配置为向触发所述控制信号的传输的同步电路提供偏移了第一时钟信号的至少一个周期的传送状态信号。
根据另一方面，提出了一种用于在片上系统的至少第一数字域和第二数字域之间传送数据的方法，包括将数据从第一域中的至少一个传送元件传送到第二域，其中第一重新初始化信号引起第一域的重新初始化，但不引起所述至少一个传送元件的重新初始化。
根据一种实施方式，第二重新初始化信号重新初始化第二域和所述至少一个传送元件。
根据一种实施方式，第一域由第一频率的第一时钟信号计时，第二域由低于第一频率的第二频率的第二时钟信号计时。
根据一种实施方式，第一重新初始化信号以与第一域的时钟信号异步的方式来自片上系统外部，并且在片上系统的上电复位的同步过程期间生成第二重新初始化信号。
根据一种实施方式，所述传送包括基于由第一域的同步电路传送的控制信号的命令来从所述至少一个传送元件之外的启动寄存器向第二域中的目的寄存器进行的数据传送，第一重新初始化信号不引起同步电路的重新初始化。
根据一种实施方式，该方法包括在所述数据之后的第一时钟信号的至少一个周期在启动寄存器的输入上通信将要传送的数据的通信，以及将控制信号传送到同步电路的通信，并且其中数据的传送包括启动寄存器将要在第一时钟信号的单个周期中传送的数据的输入，以及之后独立于所述输入的所述数据的保存。
根据一种实施方式，所述传送包括来自所述至少一个传送元件之外的信号适配元件的信号适配，包括在第一域和第二域之间的链路建立信号的传送。
根据一种实施方式，所述至少一个信号适配包括在所述第一时钟信号的单个周期中的链路建立调节信号的值在第二启动寄存器中的输入以及其后的所述值的保存。
根据一种实施方式，该方法包括在数据从第一域到第二域的传送的第一时钟信号的第一周期期间生成传送状态信号，启动寄存器中的所述输入由传送状态信号控制，使得第一时钟信号的所述单个周期是该第一周期。
根据一种实施方式，将偏移了第一时钟信号的至少一个周期的传送状态信号提供给同步电路，并且触发所述控制信号的传输。
附图说明
本发明的其它优点和特征将在检查具体实施方式和实施例的详细(决不是限制性的)以及附图时出现，在附图中：
图1示出了包括具有不同电源电压和不同工作频率的两个数字域的片上系统(SOC)；以及
图2示出了信号适配元件。
具体实施方式
图1示出了包括具有不同电源电压和不同工作频率的至少两个数字域V11、V22的片上系统SOC的示例。
第一数字域V11由电源级SUPP11生成的例如1.1伏的第一电源电压VDD11供电。第一数字域V11由时钟生成级CLKGEN11生成的第一频率的第一时钟信号CLK11计时。
第二数字域V22由电源级SUPP22生成的例如3.3伏的第二电源电压VDD22供电。第二数字域V22由时钟生成级CLKGEN22生成的第二频率的第二时钟信号CLK22计时。
在该示例中，第二频率低于第一频率，并且第二电源电压VDD22大于第一电源电压VDD11。
在该示例的上下文中，第一域V11可以例如被配置为执行高性能并因此高能耗的操作，而第二域V22可以例如被配置为总是激活的，以便确保关键操作，并依据低能耗操作。
此外，第一域V11被配置为由第一重新初始化信号PADRST重新初始化，而第二域V22被配置为由不同于第一重新初始化信号PADRST的第二重新初始化信号POR重新初始化。相应的重新初始化信号PADRST、POR用于将相应的域V11、V22置于空白状态和受控状态(通常用于重启域)，并且具有特别是中断进行中的动作和擦除包含在重新初始化域的寄存器中的数据的效果。
特别地，第一重新初始化信号PADRST可以以与第一时钟信号CLK11异步的方式在片上系统SOC外部生成。例如，第一重新初始化信号PADRST可以是由用户独立于当前由第一域V11执行的动作而启动的强制重新初始化信号。
至于第二域V22，它可以被配置为在片上系统SOC的上电复位的同步过程期间生成第二重新初始化信号POR。
要保存在第二域V22中的关键信息可以由来自第一域V11的发起者写入，并且片上系统SOC在这方面包括接口电路INTF，接口电路INTF被配置为实现数据和信号在两个域V11、V22之间的传送。
接口电路INTF允许使来自第一域V11的用于传输到第二域V22的信号和可选地来自第二域V22的用于传输到第一域V11的信号兼容，特别是根据每个域的相应电压－频率对。
此外，接口电路INTF允许保护数据(潜在的关键数据)免受在传送期间发生的异步重新初始化引起的破坏。
实际上，如果异步重新初始化导致在对寄存器进行计时的时钟信号的转变窗口(通常为“建立－保持窗口”)期间寄存器的输入信号翻转，那么寄存器的输出可发现其自身处于亚稳定状态。在亚稳定状态，输出信号在高状态和低状态之间振荡一定时间，然后收敛到未知且独立于输入信号的状态。
从第一电源电压VDD11和第二电源电压VDD22之间的兼容性的观点来看，接口电路INTF包括用于偏移电压电平LS的电路，电压电平LS被配置为将两个域V11、V22之一的逻辑电平的电压转换为另一个域V22、V11的相应电压。
从第一频率CLK11和第二频率CLK22之间的兼容性的观点来看，接口电路INTF具体包括第一域V11中的启动寄存器RDEP，第一域V11中的同步电路FFSYNC，以及第二域V11中的目的寄存器RDEST。
在本文中，提及“第一域(对应于第二域)中的电路”意味着该电路属于第一域(对应于第二域)，它由第一电源电压VDD11(对应于第二电源电压VDD22)供电，并且它的操作由第一时钟信号CLK11(对应于第二时钟信号CLK22)计时。
接口电路INTF包括第一域V11中的传送元件RDEP、ADPT1(也参见图2ADPT2、RDEP2)，以便将数据PWDAT、PADD或例如链路建立信号CDC11的信号传送到第二域V22。
在图1和图2的示例中，传送元件包括寄存器，特别是用于传送数据的启动寄存器RDEP、RDEP2，以及用于传送例如链路建立信号的功能信号的信号适配元件ADPT1、ADPT2。
传送元件RDEP、ADPT1、ADPT2、RDEP2有利地被配置为不被第一域V11的第一重新初始化信号PADRST重新初始化。
为了将来自第一域V11的数据PWDAT、PADD传送到第二域V22，接口电路INTF被配置为以由第一域V11中的第一时钟信号CLK11计时的方式将要传送的数据PWDAT、PADD加载到启动寄存器RDEP中。然后，加载到启动寄存器RDEP中的数据accDAT、accADD基于同步电路FFSYNC传送的控制信号W_pls_sync的命令而被传送到目的寄存器RDEST，同步电路FFSYNC被配置为对第二域V22的目的寄存器计时。
例如，要传送的数据旨在被写入第二域V22的存储器中并且在这方面可以包括内容数据PWDAT和相应的存储器地址PADD。数据和地址通过N位(N是自然数)的字，例如16位、32位或64位在各自的总线上传送。因此，启动寄存器RDEP包括分别为16、32或64位的寄存器以包含要传送的数据字PWDAT，以及分别为16、32或64位的寄存器以包含对应的地址字PADD。
从防止在传送期间由异步重新初始化引起的破坏的观点来看，接口电路INTF被配置为实现措施100、200、300以确保不存在破坏的风险。
在第一措施100中，传送元件RDEP、ADPT和同步电路FFSYNC被配置为不被第一重新初始化信号PADRST重新初始化，这与第一域V11的其它电路相反。
传送元件RDEP、ADPT和同步电路FFSYNC仍然可以被配置为由第二重新初始化信号POR重新初始化。假定第二重新初始化信号POR是由片上系统SOC以同步方式生成的，从数据的破坏的观点来看，这不存在风险。
因此，由于第一措施100，如果第一重新初始化信号PADRST在数据accDAT、accADD被正确地加载到启动寄存器RDEP中的传送期间出现，则该数据accDAT、accADD在所述启动寄存器RDEP的输出处不被擦除。特别地，加载到启动寄存器RDEP中的数据accDAT、accADD在目的寄存器RDEST的转换窗口期间不能翻转。同样地，由于第一措施100，由同步电路FFSYNC传送到目的寄存器RDEST的控制信号W_pls_sync在由目的寄存器RDEST输入数据期间不能以意外的方式翻转，从而确保在第二域V22中正确地执行所述数据accDAT、accADD的输入。
此外，要传送的数据PWDAT、PADD由第一域V11的通用电路(未示出)在启动寄存器RDEP的输入路径上通信。
在第二措施200中，启动寄存器RDEP被配置为在第一时钟信号CLK11的单个周期中输入要传送的数据PWDAT、PADD，然后独立于输入路径PWDAT、PADD地，例如在D触发器中保存所述数据accDAT、accADD。
在这方面，启动寄存器RDEP可以包括提供要保存在启动寄存器中的数据的多路复用器元件。在这方面，多路复用器元件被配置为选择存在于输入路径中的数据PWDAT、PADD，或包含在启动寄存器RDEP中的数据accDAT、accADD，这些数据从启动寄存器RDEP的输出被重新路由到多路复用器的输入。
因此，控制多路复用器元件以在单个周期期间选择(接通“1”)输入路径PWDAT、PADD，以将数据PWDAT、PADD输入到启动寄存器RDEP中，随后选择(接通“0”)启动寄存器RDEP的输出的重新循环，以便保存所输入的数据accDAT、accADD。
在这方面有利的是，多路复用器元件可由控制逻辑电路FSM(也称为“状态机”或“有限状态机”)生成的传送状态信号PRDY_fe控制。在数据传送的第一时钟信号CLK11的第一周期期间生成传送状态信号PRDY_fe。
因此，多路复用器元件被控制以通过传送状态信号PRDY_fe来选择输入路径PWDAT、PADD。因此，启动寄存器RDEP被配置为基于传送状态信号PRDY_fe的命令来输入所述数据PWDAT、PADD，使得第一时钟信号CLK11的所述单个周期是传送实现的时钟信号CLK11的第一周期。
假定数据accDAT、accADD由启动寄存器RDEP独立于所述输入路径PWDAT、PADD上的数据信号的状态来保存，则这允许通过在传送的第一周期之后发生的可能的重新初始化PADRST来保证要传送的数据accDAT、accADD不会在输入路径PWDAT、PADD上被破坏。
备选地，为了使用多路复用器元件，可以在时钟信号上提供时钟锁定电路，通常由术语“时钟选通”指定，时钟信号对启动寄存器的D触发器进行计时，以便在单个循环中在输入路径上输入数据。常规的时钟锁定电路(有利地无毛刺的时钟锁定电路)，可以通过由反相时钟信号CLK11计时的D触发器的组合并且接收作为输入的传送状态信号PRDY_fe来获得。D触发器的输出与时钟信号CLK11之间的栅极ET允许传送由传送状态信号PRDY_fe调节的时钟脉冲。
在实践中，并且在根据高级外围总线(APB)类型的通信协议的示例中，传送状态信号PRDY_fe可以来自APB协议中提供的信号PRDY，并且由控制逻辑电路FSM生成。在APB协议中提供的信号PRDY在传送的任何实现期间以第一逻辑电平(例如0)生成，并且在传送的实现之外以第二逻辑电平(例如1)生成。因此，在传送的第一周期开始时在该信号PRDY生成下降沿。
基于该下降沿，可以生成如上定义的控制多路复用器元件的传送状态信号PRDY_fe，也就是说，在传送的第一周期期间生成数据PWDAT、PADD的捕获时间。
此外，基于在APB协议中提供的信号PRDY，可以生成偏移传送状态信号PRDY_fe_d，其定义了命令在第二域V22中写入的时间，也就是说，在该第一周期之后并且仅在该第一周期之后，如以下关于第三措施300所定义的。
例如，以适合于APB协议的上下文的方式，控制逻辑电路FSM还被配置为接收来自第一域V11的控制信号PWRITE、PSEL、ENABLE，以控制传送。
在第三措施300中，同步电路FFSYNC被配置为在时钟信号CLK11的第一周期之后将控制信号W_pls_sync传送到目的寄存器RDEST，时钟信号CLK11对第一域V11中的传送的实现进行计时。在这方面，控制逻辑电路FSM有利地被配置为提供第一时钟信号CLK11的一个(或多个)周期的传送状态信号偏移PRDY_fe_d，以便触发同步电路FFSYNC生成控制信号W_pls_sync并且将其传输到目的寄存器RDEST。
控制信号W_pls_sync是例如由脉冲展宽电路STRCHR生成的，脉冲展宽电路STRCHR被配置为基于在第一域V11中生成的并且具有对应于第一频率CLK11的持续时间的脉冲，来生成具有足够长的持续时间以跨越用于偏移电压电平LS的电路的脉冲W_pls。
在这方面，例如由两个信号之间的组合逻辑生成的触发事件，例如由控制逻辑电路FSM生成的访问有效性信号AccVld和偏移了一个周期PRDY_fe_d的传送状态信号的下降沿之间的AND，由D触发器输入。由于D触发器由第一时钟信号CLK11计时，因此D触发器的输出提供具有第一时钟信号CLK11的一个周期的持续时间并且由偏移了一个周期PRDY_fe_d的传送状态信号触发的脉冲。脉冲展宽电路STRCHR通常可以包括一系列触发器和该系列中的中间信号上的逻辑条件，以在第一时钟信号CLK11的数个周期上延长脉冲的持续时间。以这种方式选择第一时钟信号的周期和串联的触发器的数目，使得其适合于用于偏移电压电平LS的电路的交叉时间。
换句话说，第一域V11被配置为在提供所述数据PWDAT、PADD之后的第一时钟信号CLK11的至少一个周期中将控制信号W_pls通信到同步电路FFSYNC。
假定重新初始化PADRST防止偏移了一个周期PRDY_fe_d的传送状态信号的生成并且因此防止触发控制信号W_pls的传输，这允许保证由启动寄存器RDEP保存的、可能被在传送的第一周期期间发生的重新初始化PADRST破坏的数据accDAT、accADD不被目的寄存器RDEST输入。
此外，传送控制信号W_pls_sync的同步电路FFSYNC有利地包括一系列触发器，例如D触发器类型的触发器，其数目足以保证亚稳定性的传播风险低于片上系统SOC的故障之间的平均持续时间的规范(通常由故障之间的平均时间(MTBF)指定)。
因此，如果在传送的第一周期之后并且在触发命令PRDY_fe_d的生成之后发生重新初始化PADRST，则在控制信号W_pls中不通过同步电路FFSYNC传送可能的亚稳定性，假定其在这方面的配置并且假定同步电路FFSYNC不受第一重新初始化信号PADRST的影响。
因此，如此所描述的接口电路INTF允许不将在经由第三措施300的传送的第一周期期间发生的重新初始化PADRST被破坏的数据通信到目的寄存器RDEST，也允许不将在经由第二措施200的传送的稍后周期中发生的重新初始化PADRST被破坏的数据传送到目的寄存器RDEST，也允许不破坏当前正由目的寄存器RDEST经由第一措施100输入的数据。
在控制信号W_pls_sync上，经由第三措施300和经由作用于由同步电路FFSYNC生成控制信号W_pls以及传输控制信号W_pls_sync的第一措施分别获得相同的效果。
此外，在第一域V11和第二域V22之间交换的其它信号，特别是例如有助于数据传送的链路建立信号CDC11、CDC22，可以从所述第一措施100，第二措施200和/或第三措施300中获益。
例如，可在第二域V22中生成信号CDC22以通信准备好传送目的寄存器RDEST的状态。信号CDC22可以是通常由术语“握手(handshake)”指定的“链路建立”过程的对象，并且在这方面进入第一域V11的信号适配元件ADPT1，然后被重传CDC11到第二域V22。在第二域V22中，来自握手过程的链路建立信号CDC11可以例如允许目的寄存器RDEST的激活终端E的激活，例如与经由调节该激活的逻辑电路cond的其它信号相结合。
在该示例中，信号适配元件ADPT1可以包括由第一时钟信号CLK11计时的一系列D触发器，以便以与来自第一域的其它信号accDAT、accADD、W_pls_sync同步并且控制目的寄存器RDEST的输入的方式提供对目的寄存器RDEST的输入有贡献的链路建立信号CDC11。
这样的信号适配元件ADPT1有利地被配置为不被第一重新初始化信号PADRST重新初始化，并且因此受益于第一措施100的效果。此外，信号适配元件ADPT1可以由第二重新初始化信号POR重新初始化。
图2示出了属于第一域V11的信号适配元件ADPT2的另一示例，其被配置为在第一域V11和第二域V22之间传送有助于所述数据传送的激活信号Enb122。激活信号Enb122例如被提供给调节逻辑电路cond的激活的逻辑电路。
信号适配元件ADPT2的另一示例包括被配置用于握手方法的电路，如以上关于图1所描述，基于来自第二域CDC22的链路建立信号CDC22在第一域V11中提供同步链路建立信号CDC11。信号CDC11在逻辑门PL(例如OR门)的输入上传送，利用来自第一域V11的链路建立调节信号flg11调节信号Enb122到第二域V22的传输。
另外，信号适配元件ADPT2有利地包括第二启动寄存器RDEP2，其被配置为在所述第一时钟信号CLK11的单个周期中输入链路建立调节信号flg11的值，即逻辑状态，也就是说以上关于图1所描述的第二措施200。
该第二启动寄存器RDEP2还被配置为不被第一重新初始化信号PADRST重新初始化，也就是说，根据以上关于图1所描述的第一措施100。
这允许在用于数字信号的输入的周期之后，再次限制在由被在传送期间发生的重新初始化破坏的状态下接合对所述传送有贡献的所述信号的风险。
此外，本发明不限于关于图1和图2所描述的实施方式和实施例，而是涵盖其所有替代方案；例如，本发明包括信号适配元件ADPT1、ADPT2的片上系统，如关于图1和2所描述，但以隔离的方式考虑，也就是说没有启动寄存器RDEP1、RDEP2和同步电路FFSYNC；或者提供有第二启动寄存器RDEP2的片上系统，其被配置为如关于图2所描述的那样传送调节信号flg11，但是以隔离的方式来配置，也就是说没有信号适配电路ADPT2，与关于图1所描述的电路组合或不组合；或者如关于图2所描述的配备有信号适配元件ADPT2的片上系统，但以隔离的方式来考虑，也就是说，没有启动寄存器RDEP1，也没有关于图1所描述的同步电路FFSYNC。

Claims (28)

1.一种片上系统，包括：
第一数字域，被配置为由第一重新初始化信号重新初始化；
第二数字域；以及
接口电路，包括在所述第一数字域中的至少一个传送元件；
其中所述接口电路被配置为将数据从所述至少一个传送元件传送到所述第二数字域；以及
其中所述至少一个传送元件被配置为不由所述第一重新初始化信号重新初始化。
2.根据权利要求1所述的片上系统，其中所述第二数字域被配置为由第二重新初始化信号重新初始化，并且其中所述至少一个传送元件被配置为由所述第二重新初始化信号重新初始化。
3.根据权利要求2所述的片上系统，其中所述第一数字域被配置为由处于第一频率的第一时钟信号计时，并且所述第二数字域被配置为由处于比所述第一频率低的第二频率的第二时钟信号计时。
4.根据权利要求3所述的片上系统，其中所述第一数字域被配置为以与所述第一时钟信号异步的方式从所述片上系统外部接收所述第一重新初始化信号，并且所述第二数字域被配置为在所述片上系统的上电复位的同步过程期间生成所述第二重新初始化信号。
5.根据权利要求1所述的片上系统，其中所述接口电路包括：
启动寄存器，在所述至少一个传送元件之外；
目的寄存器，在所述第二数字域中；以及
同步电路，在所述第一数字域中；
其中所述接口电路被配置为基于由所述同步电路传输的控制信号的命令，将数据从所述启动寄存器传送到所述目的寄存器；以及
其中所述同步电路被配置为不由所述第一重新初始化信号重新初始化。
6.根据权利要求5所述的片上系统，还包括控制逻辑电路，所述控制逻辑电路被配置为在将所述数据从所述第一数字域到所述第二数字域的所述传送的所述第一时钟信号的所述第一周期期间生成传送状态信号，其中所述启动寄存器被配置为基于所述传送状态信号的命令来输入所述数据或所述链路建立调节信号，以使所述第一时钟信号的所述单个周期是该第一周期。
7.根据权利要求6所述的片上系统，其中所述控制逻辑电路被配置为向所述同步电路提供偏移了所述第一时钟信号的至少一个周期的所述传送状态信号，并且所述控制逻辑电路适于触发所述控制信号的传输。
8.根据权利要求5所述的片上系统：
其中所述第一数字域被配置为由处于第一频率的第一时钟信号计时，并且所述第二数字域被配置为由处于比所述第一频率低的第二频率的第二时钟信号计时；以及
其中所述第一数字域被配置为在所述启动寄存器的输入上通信要传送的所述数据，并且被配置为在所述数据之后的所述第一时钟信号的至少一个周期将所述控制信号通信到所述同步电路；以及
其中所述启动寄存器被配置为在所述第一时钟信号的单个周期中输入要传送的所述数据，并且然后独立于所述输入而保存所述数据。
9.根据权利要求8所述的片上系统，还包括控制逻辑电路，所述控制逻辑电路被配置为在所述数据从所述第一数字域到所述第二数字域的所述传送的所述第一时钟信号的所述第一周期期间生成传送状态信号，其中所述启动寄存器被配置为基于所述传送状态信号的命令来输入所述数据或所述链路建立调节信号，以使所述第一时钟信号的所述单个周期是该第一周期。
10.根据权利要求9所述的片上系统，其中所述控制逻辑电路被配置为向所述同步电路提供偏移了所述第一时钟信号的至少一个周期的所述传送状态信号，并且所述控制逻辑电路适于触发所述控制信号的所述传输。
11.根据权利要求1所述的片上系统，其中所述接口电路包括所述至少一个传送元件之外的信号适配元件，所述信号适配元件被配置为在所述第一数字域和所述第二数字域之间传送链路建立信号。
12.根据权利要求11所述的片上系统，其中所述至少一个信号适配元件包括启动寄存器，所述启动寄存器被配置为在所述第一时钟信号的单个周期中输入所述链路建立调节信号的值并且然后保存所述值。
13.根据权利要求11所述的片上系统，还包括控制逻辑电路，所述逻辑电路被配置为在所述数据从所述第一数字域到所述第二数字域的所述传送的所述第一时钟信号的所述第一周期期间生成传送状态信号，其中所述启动寄存器被配置为基于所述传送状态信号的命令来输入所述数据或所述链路建立调节信号，以使所述第一时钟信号的所述单个周期是该第一周期。
14.根据权利要求13所述的片上系统，其中所述控制逻辑电路被配置为向所述同步电路提供偏移了所述第一时钟信号的至少一个周期的所述传送状态信号，并且所述控制逻辑电路适于触发所述控制信号的所述传输。
15.一种用于在片上系统的至少第一数字域和第二数字域之间传送数据的方法，包括：
将数据从所述第一数字域中的至少一个传送元件传送到所述第二数字域；以及
响应于第一重新初始化信号，引起所述第一数字域的重新初始化，但不引起所述至少一个传送元件的重新初始化。
16.根据权利要求15所述的方法，还包括响应于第二重新初始化信号，重新初始化所述第二数字域和所述至少一个传送元件。
17.根据权利要求16所述的方法，还包括通过处于第一频率的第一时钟信号对所述第一数字域进行计时，以及通过处于比所述第一频率低的第二频率的第二时钟信号对所述第二数字域进行计时。
18.根据权利要求17所述的方法，还包括：
以与所述第一数字域的所述第一时钟信号异步的方式从所述片上系统外部生成所述第一重新初始化信号；以及
在所述片上系统的上电复位的同步过程期间生成所述第二重新初始化信号。
19.根据权利要求15所述的方法，其中传送数据包括响应于由所述第一数字域的同步电路传输的所述控制信号而将数据从所述至少一个传送元件之外的启动寄存器传送到所述第二数字域中的目的寄存器，其中所述第一重新初始化信号不引起所述同步电路的重新初始化。
20.根据权利要求19所述的方法，还包括：
在所述数据从所述第一数字域到所述第二数字域的所述传送的所述第一时钟信号的所述第一周期期间生成传送状态信号；以及
响应于所述传送状态信号控制所述启动寄存器中的输入，以使所述第一时钟信号的所述单个周期是该第一周期。
21.根据权利要求20所述的方法，其中偏移了所述第一时钟信号的至少一个周期的所述传送状态信号被提供给所述同步电路，并且触发所述控制信号的所述传输。
22.根据权利要求19所述的方法，还包括：
通过处于第一频率的第一时钟信号对所述第一数字域进行计时；
通过处于比所述第一频率低的第二频率的第二时钟信号对所述第二数字域进行计时；
在所述启动寄存器的输入上通信要传送的所述数据；
在所述数据之后的所述第一时钟信号的至少一个周期将所述控制信号通信到所述同步电路；以及
其中传送所述数据包括由所述启动寄存器在所述第一时钟信号的单个周期中输入要传送的所述数据，并且然后独立于所述输入而在之后保存所述数据。
23.根据权利要求22所述的方法，还包括：
在所述数据从所述第一数字域到所述第二数字域的所述传送的所述第一时钟信号的所述第一周期期间生成传送状态信号；以及
响应于所述传送状态信号控制所述启动寄存器中的输入，使得所述第一时钟信号的所述单个周期是该第一周期。
24.根据权利要求23所述的方法，其中偏移了所述第一时钟信号的至少一个周期的所述传送状态信号被提供给所述同步电路，并且触发所述控制信号的所述传输。
25.根据权利要求15所述的方法，其中所述传送包括用所述至少一个传送元件之外的信号适配元件来适配信号，以及在所述第一数字域与所述第二数字域之间传送链路建立信号。
26.根据权利要求25所述的方法，其中适配所述信号包括在所述第一时钟信号的单个周期中在启动寄存器中输入链路建立调节信号的值并且在之后保存所述值。
27.根据权利要求25所述的方法，还包括：
在所述数据从所述第一数字域到所述第二数字域的所述传送的所述第一时钟信号的所述第一周期期间生成传送状态信号；以及
响应于所述传送状态信号控制所述启动寄存器中的输入，使得所述第一时钟信号的所述单个周期是该第一周期。
28.根据权利要求27所述的方法，其中偏移了所述第一时钟信号的至少一个周期的所述传送状态信号被提供给所述同步电路，并且触发所述控制信号的所述传输。
CN202310385071.7A 2022-04-12 2023-04-12 传送数据的方法以及相应的片上系统 Pending CN117421273A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2203375A FR3134462A1 (fr) 2022-04-12 2022-04-12 Procédé de transfert de données entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant.
FR2203375 2022-04-12
US18/133,214 2023-04-11
US18/133,214 US20230325336A1 (en) 2022-04-12 2023-04-11 Method for transferring data between a first digital domain and a second digital domain, and corresponding system on a chip

Publications (1)

Publication Number Publication Date
CN117421273A true CN117421273A (zh) 2024-01-19

Family

ID=82850218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310385071.7A Pending CN117421273A (zh) 2022-04-12 2023-04-12 传送数据的方法以及相应的片上系统

Country Status (3)

Country Link
US (1) US20230325336A1 (zh)
CN (1) CN117421273A (zh)
FR (1) FR3134462A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202005960D0 (en) * 2020-04-23 2020-06-10 Nordic Semiconductor Asa Circuitry for transferring data across reset domains
US10999050B1 (en) * 2020-05-04 2021-05-04 Stmicroelectronics International N.V. Methods and apparatus for data synchronization in systems having multiple clock and reset domains

Also Published As

Publication number Publication date
FR3134462A1 (fr) 2023-10-13
US20230325336A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US8621247B2 (en) Bus interface with power management features
JP3884322B2 (ja) ネットワークインターフェース
US8214668B2 (en) Synchronizing circuit
US20090121756A1 (en) Pseudo-synchronous small register designs with very low power consumption and methods to implement
US6823224B2 (en) Data processing system having an on-chip background debug system and method therefor
KR20170088768A (ko) 반도체 장치
JPWO2018173623A1 (ja) １線式シリアルデータ伝送回路及び１線式シリアルデータ伝送方法
EP1220077B1 (en) Data processing apparatus and memory card using the same
CN107392292B (zh) 用于传送数据的电子电路和方法
CN117421273A (zh) 传送数据的方法以及相应的片上系统
US7424059B2 (en) Data transfer circuit
JP4794059B2 (ja) 半導体装置
US9218030B2 (en) Programming interface and method
KR100224277B1 (ko) 동기형 반도체 장치의 내부클럭 발생회로
JP4527097B2 (ja) ネットワークインターフェース
KR100389038B1 (ko) 레이트 라이트 기능을 갖는 동기형 에스램 장치
US20200364174A1 (en) Circuit for asynchronous data transfer
CN101228733B (zh) 在两个异步系统之间传递数据的方法及异步数据缓冲器
US20240178823A1 (en) Method for transferring a control signal between a first digital domain and a second digital domain, and corresponding system-on-a-chip
JP3917736B2 (ja) 集積回路
US20050273532A1 (en) Memory circuit
JPH10240496A (ja) レジスタ回路
JP2002077118A (ja) 同期化の異常検出機能を備えた同期化回路、半導体集積回路、及び情報処理装置
JP2007128438A (ja) データ転送回路
JP2001092928A (ja) Ｉｃカードリーダ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination