KR101350085B1 - 전력 보존 - Google Patents

전력 보존 Download PDF

Info

Publication number
KR101350085B1
KR101350085B1 KR1020087010243A KR20087010243A KR101350085B1 KR 101350085 B1 KR101350085 B1 KR 101350085B1 KR 1020087010243 A KR1020087010243 A KR 1020087010243A KR 20087010243 A KR20087010243 A KR 20087010243A KR 101350085 B1 KR101350085 B1 KR 101350085B1
Authority
KR
South Korea
Prior art keywords
signal
shared bus
wake
free
indicating
Prior art date
Application number
KR1020087010243A
Other languages
English (en)
Other versions
KR20090039658A (ko
Inventor
밀리보제 알렉시크
세르지우 고마
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20090039658A publication Critical patent/KR20090039658A/ko
Application granted granted Critical
Publication of KR101350085B1 publication Critical patent/KR101350085B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 공유 버스를 통해 웨이크-업 신호를 전송하는 단계를 포함하는 공유 버스를 동작시키는 방법에 관한 것이다. 상기 웨이크 업 신호는 신호들의 시퀀스를 포함하는데, 이 시퀀스의 각 신호는 버스가 프리 상태임을 나타내는 신호와 버스가 비지 상태임을 나타내는 신호 중 하나이다. 이 방법을 실행하는 마이크로컨트롤러가 또한 고려된다. 공유 버스를 위한 웨이크-업 디바이스는 프리 상태인 상기 공유 버스와 비지 상태인 상기 공유 버스 중 하나를 나타내는 신호를 인식하고 인식 신호를 선택적으로 출력하는 제 1 래치와, 상기 인식 신호의 수신 후 프리 상태인 상기 공유 버스와 비지 상태인 상기 공유 버스 중 또 다른 하나를 나타내는 신호를 인식하고 선택적으로 파워-온 신호를 출력하는 제 2 래치를 포함한다. 이 래치들은 D-형 플립 플롭일 수 있다.

Description

전력 보존{POWER CONSERVATION}
본 발명은 전력 보존을 용이하게 할 수 있는 방식으로 동작하는 공유 버스(shared bus)에 관한 것이다.
어떤 디바이스가 사용 중에 있지 않을 때 그 디바이스를 전력 절약 모드(power saving mode) 가 되도록 하는 것은 알려져 있다. 예를 들어, 멀티 디바이스 시스템에서, 유휴(idle) 디바이스들은 전력 보존 상태 또는 "슬립(sleep)" 모드 상태에 있을 수 있다. 슬립 모드의 디바이스가 필요한 경우에는, 그 디바이스는 사용될 준비가 되어 있도록 스탠바이(stand-by) 상태로 파워 업된다(웨이크 업된다("woken" up)). 멀티 디바이스 시스템을 구현하는 단순한 방식은 공유된 버스와 디바이스들을 링크시키는 것이다. 공유된 버스에서 슬립 상태의 디바이스를 웨이크-업하기 위하여, 개별 "웨이크-업(wake-up)" 라인이 제공될 수 있다.
본 발명은 공유된 버스에서 전력 보존을 관리하는 개선된 방식을 제공하고자 한다.
공유 버스를 운영하는 방법은 상기 공유 버스를 통해 웨이크-업 신호를 전송하는 단계를 포함한다. 이 웨이크-업 신호는 신호 시퀀스를 포함하는데, 이 시퀀스의 각 신호는 버스가 프리(free) 상태임을 나타내는 신호와 버스가 비지(busy) 상태임을 나타내는 신호 중 하나이다. 이러한 방법을 실행하는 디바이스가 또한 고려된다.
공유 버스를 통해 디바이스를 동작시키는 방법은 상기 공유 버스를 통해 신호들의 시퀀스를 포함하는 웨이크-업 신호를 수신하는 단계를 포함하며, 상기 시퀀스의 각 신호는 상기 버스가 프리(free) 상태임을 나타내는 신호와 상기 버스가 비지(busy) 상태임을 나타내는 신호 중 하나이고, 상기 수신하는 단계에 응답하여, 연관된 디바이스가 스탠바이 상태로 파워 업(power-up) 하도록 촉구하는 단계를 포함한다. 이 방법에 영향을 미치는 디바이스가 또한 고려된다.
웨이크 업 시키는 방법은, 전력 보존 상태에 있는 동안, 공유 버스를 통해 신호들의 시퀀스를 포함하는 웨이크 업 신호를 수신하는 단계를 포함하며, 상기 시퀀스의 각 신호는 상기 버스가 프리(free) 상태임을 나타내는 신호와 상기 버스가 비지(busy) 상태임을 나타내는 신호 중 하나이고, 상기 수신하는 단계에 응답하여, 스탠바이 상태로 파워 업 시키는 단계를 포함한다. 이 방법을 실행하는 디바이스가 또한 고려된다.
공유 버스를 위한 웨이크-업 디바이스는 프리 상태인 상기 공유 버스와 비지 상태인 상기 공유 버스 중 하나를 나타내는 신호를 인식하여 인식 신호를 선택적으로 출력하는 제 1 래치와, 이 인식 신호의 수신 이후에 프리 상태인 상기 공유 버스와 비지한 상기 공유 버스 중 또 다른 하나를 나타내는 신호를 인식하여 파워-온(power-on) 신호를 선택적으로 출력하는 제 2 래치를 가질 수 있다. 이 래치들은 D-형 플립 플롭들일 수 있다.
본 발명의 다른 특징들과 이점들은 도면들과 하기의 상세한 설명을 조합하여 검토해보면 자명해질 것이다.
본 발명의 예시적인 실시예를 도시하는 도면들에서,
도 1은 버스 신호 다이어그램이고,
도 2는 본 발명에 따른 멀티-디바이스 시스템에 대한 개략도이며,
도 3은 버스 신호 다이어그램이고,
도 4는 웨이크-업 디바이스에 대한 개략도이다.
멀티-디바이스 시스템의 디바이스들은 공유 버스에 의해 통신할 수 있고 상기 공유 버스는 2000년 1월에 Philips Semiconductors에 의해 배포된 "I2C-버스 사양 버전 2.1(I2C-Bus Specification Version 2.1)"에 기술된 I2C 버스 시스템을 따를 수도 있으며, 그 내용은 본 명세서에 참조로서 통합된다.
상기 I2C 버스 시스템은 2 개의 버스 컨덕터들을 사용하는데, 하나는 클럭 신호를 운반하는 클럭 신호 컨덕터(SCL)이고, 다른 하나는 데이터 신호를 운반하는 데이터 신호 컨덕터(SDA)이다. 버스 라인들로 지칭되기도 하는 이 버스 컨덕터들은, 간단한 2-와이어(two-wire) 직렬 버스를 제공한다. 각 디바이스는 어드레스를 갖는데, 이는 버스 시스템에 있는 메시지들이 특정한 디바이스에 어드레싱되게 하기 위함이다.
상기 I2C 버스 시스템은 클럭을 발생시키고 데이터 전송을 개시할 책임이 있는 마스터 디바이스를 사용하고자 한다. 따라서 일반적으로 대다수의 데이터는 마스터 디바이스로부터 유래한 것이다. 임의의 주어진 시각에 단 하나의 디바이스가 마스터 디바이스로서 동작하는 경우에도, 상기 시스템은 또한 두 개 이상의 디바이스가 마스터 디바이스로서 동작할 가능성을 고려한다. 슬레이브(slave) 디바이스는 특정한 경우에 클럭 라인을 로우 상태로 유지시키는데, 이는 슬레이브가 동작(예컨대, 추가적인 데이터를 수신하기에 앞서 데이터 바이트를 저장)을 완료할 추가적 시간을 필요로 하는 경우에 마스터 디바이스로 하여금 대기하도록 한다. 상기 I2C 버스 시스템은 모든 I2C 인터페이스들의 I2C 버스로의 와이어(wired)-AND 연결들을 요구함으로써 디바이스로 하여금 버스 라인을 로우 상태로 유지시킬 수 있게 한다.
직렬 버스에 의해, 데이터는 비트-바이-비트(bit-by-bit) 방식으로 송신되는데, 하나의 비트는 클럭 신호 컨덕터의 각 클럭 사이클 중 데이터 신호 컨덕터에서 송신된다. 송신된 비트는 논리값 0 또는 논리값 1 중 하나를 나타내도록 미리 설정된 낮은 전압 상태를 가질 수 있고, 논리값 0 또는 논리값 1 중 다른 하나를 나타내도록 미리 설정된 높은 전압 상태를 가질 수 있다. 클럭 라인은 높은 전압 상태와 낮은 전압 상태 사이를 교번하는데, 하나의 클럭 사이클은 클럭 라인이 낮은 전압 상태로의 천이를 완료하는 때와 클럭 라인이 다음에 다시 낮은 전압 상태로 천이를 완료하는 때 사이의 시간에 의해 결정된다. I2C 버스 시스템에 따라, 데이터 비트 전압 상태는 클럭 신호가 하이 상태에 있는 동안에 클럭 사이클의 일부분에서 반드시 안정해야 한다(다시 말해, 하이 상태 또는 로우 상태를 유지해야한다). 클럭 신호가 로우 상태에 있는 동안에는, 데이터 신호는 송신될 다음 데이터 비트의 상태로 천이(transition)할 수 있다.
버스를 공유하여 사용하도록 하기 위해, I2C 버스 시스템은 START(bus busy) 상태와 STOP(bus free) 상태를 규정한다. 이 상태들은 항상 마스터 디바이스에 의해 발생한다. 버스는 START 상태 이후에 비지(busy) 상태인 것으로 고려되고 단지 STOP 상태 뒤에 오는 가드 타임(guard time)의 종료시에 다시 프리 상태인 것으로 고려된다. 버스가 프리 상태일 때에는, 데이터 버스 라인과 클럭 버스 라인 모두 하이 상태에 있다. 도 1에 예시된 바와 같이, START 상태(12)는 클럭 신호(14)가 하이 상태에 있고 데이터 신호(16)가 하이 상태에서 로우 상태로 천이(transition)한 때에 일어난다. 반대로, STOP 상태(18)는 클럭 라인(14)이 하이 상태에 있고 데이터 라인(16)이 로우 상태에서 하이 상태로 천이하는 때에 일어난다. START 상태와 STOP 상태는 데이터 비트를 전송하기 위해, 데이터 라인이 클럭의 하이 상태 중 안정한 상태(하이 상태 또는 로우 상태)를 유지한다는 요건이 주어진 데이터 전송과 쉽게 구별되는 것이 인식될 것이다.
I2C 버스 시스템은 휴대폰, 개인 휴대 정보 단말기 (PDA) 또는 개인 정보 관리자(personal information manager)와 같은 휴대용(handheld) 전자 디바이스에 사용될 수 있는데, 이러한 디바이스들은 마이크로컨트롤러와 디스플레이 드라이버(예컨대 LCD 드라이버)를 포함하고, 카메라를 포함할 수도 있다. 휴대 장치에서, 마이크로컨트롤러는 일반적으로 I2C 버스 시스템 마스터로 동작하고 디스플레이 드라이버가 슬레이브로 동작한다. 카메라는 단지 슬레이브로 동작하도록 구성될 수 있고, 마스터 또는 슬레이브 중 하나로 동작하도록 구성될 수도 있다. 어떤 경우에든, 카메라와 마이크로컨트롤러 사이에서 이동하는 거의 모든 데이터는 카메라로부터 마이크로컨트롤러로 전달되는 이미지 데이터이다.
휴대용 전자 디바이스에서 배터리 수명을 보호하기 위해 전력 소비를 최소화시키려는 강한 움직임이 있다. 카메라를 갖는 휴대 장치에서 이것이 특히 중요한데, 이는 대부분의 시간 동안 카메라는 비활성 상태에 있기 때문이다. I2C 버스 시스템을 갖는 휴대 장치에서, 슬레이브 디바이스는 구성가능한 유휴 기간(period of idleness) 이후에 슬립 상태가 되도록 구성될 수 있거나, 마스터 디바이스로부터 그것에 어드레싱되는 적합한 명령에 대한 응답으로 슬립 상태가 될 수 있다. 그러나, 공유 버스를 통해 슬리핑 상태의 디바이스를 웨이크 업시키는 점에서 문제가 발생한다. 데이터 명령을 마스터 디바이스로부터 슬레이브에 어드레싱되는 데이터 명령을 전송하는 것만으로는 불충분한데, 이는 슬립 상태에 있는 슬레이브가 그 명령을 듣지 않을 것이고 그 명령을 무시하기 때문이다. 마스터와 슬레이브 사이에 별도의 웨이크-업 시그널링 라인을 부가하는 것은 상당한 하드웨어와, 소프트웨어 또는 펌웨어 조정을 필요로 한다. 또 다른 고려사항은 슬레이브는 공유 버스를 통해 다른 디바이스들에 부정적인 영향을 주지 않은 채로 반드시 어웨이크 되어야(awoken) 한다는 점이다.
이러한 문제들을 해결하기 위해서, 마스터 디바이스에 의해 반드시 어웨이크될(awoken)(다시 말해, 전력 보존 상태에서 스탠바이 상태로 이동될) 수 있는 각 슬레이브는 데이터 라인과 클럭 라인에 병렬로 위치하는 웨이크-업 디바이스를 제공받는다. 이 웨이크-업 디바이스는 I2C 버스 시스템에 위치한 특별한 시퀀스에 대한 응답하도록 배열된다. 상세하게는, 이 웨이크-업 디바이스는 STOP(버스 프리) 상태와 START(버스 비지) 상태의 미리 정의된 시퀀스에 응답하도록 배열된다. 이 "어웨이크(awake)" 시퀀스는 I2C 버스 시스템에 위치하고, 임의의 슬립 상태의 슬레이브는 연관된 웨이크-업 디바이스에 의해 어웨이크 될 수 있다.
I2C 버스 시스템을 위한 사양에 따라, 단지 마스터 디바이스만이 START 상태 또는 STOP 상태를 발생시킬 수 있고 이러한 상태들은 버스가 비지 상태일 때를 나타내는 데에 사용됨을 상기해야 한다. 휴대 장치에서, 마이크로컨트롤러가 유일한 마스터 디바이스인 경우에는, 그러한 상태들을 발생시킬 수 있는 유일한 디바이스가다. 그러한 상황에서, 임의의 미리 정의된 START와 STOP 시퀀스는 휴대 장치 내의 다른 디바이스들을 위한 웨이크-업 신호로서 사용될 수 있고, 유일한 시행 요구조건은 마이크로컨트롤러가 다른 신호들이 (다시 말해, 데이터 전송들이) (웨이크-업 디바이스가 시퀀스를 인식하도록 쉽게 배열되게 하기 위해)버스에서 발생할 수 있게 하기 전에 그 시퀀스가 완료되어야 한다는 것이다. 카메라와 같이 마스터가 될 수 있는 또 다른 디바이스에서, 마이크로컨트롤러가 다른 디바이스들을 웨이크-업시키는 디바이스임이 여전히 예상된다. 이러한 경우, 마이크로컨트롤러에 의해 버스가 STOP 상태가 된 후에 또 다른 마스터가 버스를 멈추게 할 가능성을 피하기 위해, 웨이크-업 시퀀스를 위한 추가적인 요구조건이 있다. 상세하게는, START 상태는 반드시 웨이크-업 시퀀스에서 임의의 STOP 상태 이후이자 버스가 프리 상태인 것으로 고려되기 이전에(다시 말해, 웨이크-업 시퀀스의 선행하는 STOP 상태의 발생 뒤에 가드 타임의 종료 전에) 발생해야 한다. 마스터는 일반 클럭 사이클로 클럭을 발생시키는데, START 상태는 이 클럭 사이클이 가드 타임보다 짧을 때에만 STOP 상태 이후의 기간에 발생할 수 있다. 이러한 경우가 아닌 때에는, 마이크로컨트롤러는 STOP 상태가 발생하는 동일 클럭 사이클에서 START 상태를 발생시켜야 하는데, 이는 START 상태가 가드 타임보다 짧은 시간 동안에 STOP 상태에 후속될 수 있게 하기 위함이다. 종래에는, 마이크로컨트롤러는 단순히 웨이크-업 시퀀스 내내 클럭 라인을 하이 상태로 유지시키기만 하였다. 버스 시스템에 시퀀스가 위치하는 방식뿐만 아니라 사용되는 시퀀스는 웨이크-업 디바이스의 디자인에 영향을 미칠 것이다.
도 2는 휴대 장치의 멀티-디바이스 시스템의 한 예를 개략적으로 도시하고 있다. 도 2를 보면, 휴대 장치(28)은 마이크로컨트롤러(30), 데이터 버스 라인(36)과 클럭 라인(38)에 연결된 슬레이브 디바이스들인 디스플레이 드라이버(32)와 카메라(34)를 포함한다. 카메라(34)는 마이크로컨트롤러로부터의 웨이크-업 시퀀스에 응답하기 위한 웨이크-업 디바이스(40)를 제공받는다. 상기 웨이크-업 시퀀스가 웨이크-업 디바이스에 의해 인식된 경우에는, 라인(42)에 하이 신호가 나타나고 이 신호는 카메라(34)를 웨이크 업 시키기 위해 카메라(34)의 파워-온 회로(44)에 공급된다.
가능한 웨이크-업 시퀀스는 STOP-START-STOP 시퀀스이다. 도 3은 이러한 시퀀스에 대한 신호 다이어그램을 나타내는데, 마이크로컨트롤러가 클럭 라인을 하이 상태로 유지하는 동안에 시퀀스가 발생한다는 점을 가정한 것이다. 도 3을 보면, STOP 상태는 12a에서 발생하고 그 뒤에 18a에서 START 상태가 발생하며, 그 뒤에 12b에서 추가의 STOP 상태가 발생한다. 도시된 바와 같이, "파워-온" 신호(44)는 12b에서의 최종 STOP 상태가 발생한 이후부터 클럭 신호(14)가 로우 상태로 될 때까지 하이 상태에 있다. 도 3으로부터 첫 번째 STOP 상태와 START 상태 사이의 시간은 START 상태와 두 번째 STOP 상태 사이의 시간보다 짧을 수 있음이 주목되어야 한다. 이는 첫 번째 STOP 상태 발생 이후에 가드 타임의 종료 전에 버스에서 START 상태가 나타나도록 함에 의해 수행될 수 있다.
STOP-START-STOP 시퀀스를 인식하는 적합한 웨이크-업 디바이스가 도 4에 도시되어 있다. 도 4를 보면, 웨이크-업 회로(40a)는 3 개의 직렬로 배열된 D-형 플립 플롭들(46, 48, 50)을 포함한다. 플립 플롭들(46, 48, 50)의 리셋(즉, 클리어) 입력들(46R, 48R, 50R)은 각각 클럭 버스(38)에 의한 입력이다. 하이 상태(논리값 1)는 플립 플롭(46)의 D-입력(46D)에 영구적으로 입력된다. 플립 플롭들(46, 50)의 클럭 입력들(46C, 50C)은 데이터 버스(36)에 의한 입력이고 플립 플롭(48)의 클럭 입력(48C)은 인버터(54)를 통한 데이터 버스(36)에 의한 입력이다. 클럭 라인(38)이 로우 상태에 있는 경우에, 모든 플립 플롭들은 각 플립 플롭의 Q 출력(46Q, 48Q, 50Q)이 낮거나 0인 상태가 되도록 클리어된 상태에 있게 된다. 클럭 라인이 하이 상태가 된 이후에, 데이터 라인이 첫 번째 STOP 상태를 발생시키도록 하이 상태가 되면, 플립 플롭(46)의 Q 출력(46Q)이 하이 상태가 되나, 나머지 두 플립 플롭들의 Q 출력들은 로우 상태로 남아있게 된다. 그 후 데이터 라인이 START 상태를 발생시키도록 로우 상태로 천이하는 때에, 플립 플롭(48)의 Q 출력(48Q)이 하이 상태가 되고, 플립 플롭(50)의 Q 출력(50Q)은 로우 상태로 남아있게 된다. 데이터 라인이 두 번째 STOP 상태를 발생시키도록 다시 하이 상태가 되는 때에는, 플립 플롭(50)의 Q 출력(50Q)은 하이 상태로 진입하고 이로써 라인(42)에서 하이 상태의 신호 또는 파워-온 신호가 나타난다. 이 파워-온 신호는 클럭 라인이 로우 상태가 되는 때, 즉 플립 플롭들이 클리어되는 때까지 지속될 것이다.
물론 대안적인 웨이크-업 디바이스들도 가능하다. 예를 들어, D-형 플립 플롭들은 임의의 다른 래칭(latching) 구성요소로 대체될 수 있다. 대안으로, 마이크로프로세서가 웨이크-업 시퀀스를 인식하기 위해 프로그램될 수 있다.
또한, 본 발명에 따른 웨이크-업 디바이스는 멀티-디바이스 시스템에서의 많은 다른 슬레이브 종류들, 즉 오디오 플레이어, 비디오 플레이어, 비디오 코덱, 비디오 레코더, 키보드, 메모리 또는 그래픽 프로세서 유닛과 같은 슬레이브들에 관계될 수 있다.
STOP-START-STOP 시퀀스는 버스가 프리 상태이고, 그에 뒤이어 버스가 비지 상태이며, 그에 뒤이어 버스가 프리 상태인 것을 나타낸다. 순효과는 버스의 상태를 변하게 하지 않는 것이다. 또한, 이 시퀀스는 버스에서 임의의 데이터의 이동을 초래하지 않는다. 그러므로, 상기 시퀀스는 공유 버스에서 임의의 디바이스들의 동작에도 부정적인 영향을 미치지 않는다.
시퀀스를 인식하는 적합한 웨이크-업 회로가 제공된 경우에는, 다른 웨이크-업 시퀀스들도 물론 사용될 수 있다. 예를 들어, START-STOP-START-STOP 시퀀스가 사용될 수 있고, 또는 START-STOP 시퀀스조차도 사용될 수 있다. START-STOP-START 시퀀스 또한 사용될 수 있다. 그러나, START 상태로 끝나는 임의의 시퀀스는 웨이크-업 시퀀스의 종료 후에도 버스가 비지 상태를 유지한다. 이는 마이크로컨트롤러가 단 하나의 가능한 마스터 디바이스인 경우에는 문제되지 않지만, 그렇지 않은 경우에는 어려움을 야기할 수 있다. 그러므로, 멀티-마스터 시스템에서, 시퀀스는 STOP 상태로 끝나는 것이 바람직하다.
또한, 멀티-디바이스 시스템에서 각 웨이크-업 회로에 의해 인식되는 보편적인 웨이크-업 시퀀스를 갖는 것보다는, 서로 다른 웨이크-업 시퀀스들 각각을 인식하도록 적절한 웨이크-업 회로들이 제공된 경우에 서로 다른 웨이크-업 시퀀스들은 다른 디바이스들을 웨이크-업시키는 데에 사용될 수 있다. 예를 들어, 도 2를 참조해 보면, 휴대 장치(28)의 카메라(34)에 결합된 웨이크-업 회로(40)는 제 1 웨이크-업 시퀀스를 인식함에 있어서 카메라를 웨이크-업 시키기 위한 제 1 웨이크-업 디바이스일 수 있는 반면, 희미하게 도시된 제 2 웨이크-업 회로(160)는 휴대 장치(28)의 디바이스 드라이버(150)와 결합될 수 있는데, 이는 제 1 시퀀스와는 다른 제 2 웨이크-업 시퀀스를 인식함에 있어서 디바이스 드라이버를 웨이크-업시키기 위함이다.
앞의 내용이 I2C 버스 시스템과의 조합으로 설명되었지만, 본 발명의 가르침은 또 다른 사양(specification)에 따라 공유 직렬 버스에도 또한 적용이 가능함이 자명할 것이다. 유일한 요구조건은 그 사양이 공유 버스에서 버스가 비지 상태임을 나타내는 시그널링과 버스가 프리 상태임을 나타내는 시그널링을 제공해야 한다는 것이고, 다중-마스터 디바이스들을 위해, 이 시그널링은 버스가 첫 번째 "프리" 신호 이후이자 다음의 "비지" 신호 이전에 디바이스에 의해 정지될 수 없도록 조절된다.
다른 변형들이 당업자에게는 자명할 것이고, 따라서 본 발명은 특허청구범위에 정의되어 있다.

Claims (54)

  1. 클럭 라인 및 개별 데이터 라인을 가지는 공유 버스 (shared bus) 를 동작시키는 방법으로서,
    상기 공유 버스를 통해, 신호들의 시퀀스를 포함하는 웨이크-업 (wake-up) 신호를 전송하는 단계로서, 상기 시퀀스의 각 신호는 상기 공유 버스가 프리 (free) 상태임을 나타내는 신호와 상기 공유 버스가 비지 (busy) 상태임을 나타내는 신호 중 하나이고, 상기 신호들의 시퀀스 중 적어도 하나는 상기 공유 버스가 프리 상태임을 나타내는 신호이고, 상기 신호들의 시퀀스 중 적어도 하나는 상기 공유 버스가 비지 상태임을 나타내는 신호인, 상기 웨이크-업 신호를 전송하는 단계; 및
    상기 공유 버스가 프리 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 로우 상태로부터 하이 상태로 천이시키는 단계를 포함하는, 공유 버스를 동작시키는 방법.
  2. 제 1 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 공유 버스를 동작시키는 방법.
  3. 제 1 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 공유 버스를 동작시키는 방법.
  4. 제 2 항에 있어서,
    상기 신호들의 시퀀스의 상기 각 신호는, 상기 시퀀스의 일부분이 아닌 신호들을 개재하지 (intervening) 않고 전송되는, 공유 버스를 동작시키는 방법.
  5. 제 1 항에 있어서,
    상기 공유 버스는, 상기 공유 버스가 프리 상태임을 나타내는 임의의 신호의 발생 이후에 가드 타임 (guard time) 동안 비지 상태로 고려되는, 공유 버스를 동작시키는 방법.
  6. 제 3 항에 있어서,
    상기 공유 버스는, 상기 공유 버스가 프리 상태임을 나타내는 임의의 신호의 발생 이후에 가드 타임 동안 비지 상태로 고려되고,
    상기 제 2 신호는 상기 제 1 신호가 전송된 이후 상기 가드 타임 동안 전송되는, 공유 버스를 동작시키는 방법.
  7. 제 1 항에 있어서,
    상기 공유 버스가 비지 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 하이 상태로부터 로우 상태로 천이시키는 단계를 더 포함하는, 공유 버스를 동작시키는 방법.
  8. 제 7 항에 있어서,
    상기 웨이크-업 신호는 상기 클럭 라인이 하이 상태인 동안 전송되는, 공유 버스를 동작시키는 방법.
  9. 제 7 항에 있어서,
    데이터 비트를 전송하기 위해, 상기 클럭 라인이 로우 상태인 동안 상기 데이터 라인을 하이 데이터 라인 상태 또는 로우 데이터 라인 상태로 천이시키고, 상기 클럭 라인이 하이 상태인 동안 상기 데이터 라인을 그 데이터 라인 상태에서 유지하는 단계를 더 포함하는, 공유 버스를 동작시키는 방법.
  10. 제 1 항에 있어서,
    상기 웨이크-업 신호는 신호들의 제 1 시퀀스를 포함하는 제 1 웨이크-업 신호이고,
    신호들의 제 2 시퀀스를 포함하는 제 2 웨이크-업 신호를 전송하는 단계를 더 포함하며,
    상기 제 2 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고,
    상기 제 2 시퀀스는 상기 제 1 시퀀스와 다른 시퀀스인, 공유 버스를 동작시키는 방법.
  11. 클럭 라인 및 개별 데이터 라인을 가지는 공유 버스를 위한 디바이스로서,
    상기 디바이스는, 상기 공유 버스에 접속될 때,
    상기 공유 버스를 통해, 신호들의 시간 시퀀스를 포함하는 웨이크-업 신호를 전송하는 것으로서, 상기 시간 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고, 상기 시간 시퀀스의 적어도 하나의 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호이고, 상기 시간 시퀀스의 적어도 하나의 신호는 상기 공유 버스가 비지 상태임을 나타내는 신호인, 상기 웨이크-업 신호를 전송하고, 그리고
    상기 공유 버스가 프리 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 로우 상태로부터 하이 상태로 천이시키도록 동작가능한, 공유 버스를 위한 디바이스.
  12. 제 11 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 공유 버스를 위한 디바이스.
  13. 제 11 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 공유 버스를 위한 디바이스.
  14. 제 12 항에 있어서,
    상기 신호들의 시간 시퀀스의 상기 각 신호는, 상기 시간 시퀀스의 일부분이 아닌 신호들을 개재하지 않고 전송되는, 공유 버스를 위한 디바이스.
  15. 제 11 항에 있어서,
    상기 공유 버스는, 상기 공유 버스가 프리 상태임을 나타내는 임의의 신호의 발생 이후에 가드 타임 동안 비지 상태로 고려되는, 공유 버스를 위한 디바이스.
  16. 제 13 항에 있어서,
    상기 공유 버스는, 상기 공유 버스가 프리 상태임을 나타내는 임의의 신호의 발생 이후에 가드 타임 동안 비지 상태로 고려되고,
    상기 제 2 신호는 상기 제 1 신호가 전송된 이후 상기 가드 타임 동안 전송되는, 공유 버스를 위한 디바이스.
  17. 제 11 항에 있어서,
    상기 공유 버스가 비지 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 하이 상태로부터 로우 상태로 천이시키도록 더 동작가능한, 공유 버스를 위한 디바이스.
  18. 제 17 항에 있어서,
    상기 클럭 라인이 하이 상태일 때 상기 웨이크-업 신호를 전송하도록 더 동작가능한, 공유 버스를 위한 디바이스.
  19. 제 18 항에 있어서,
    데이터 비트를 전송하기 위해, 상기 클럭 라인이 로우 상태인 동안 상기 데이터 라인을 하이 데이터 라인 상태 또는 로우 데이터 라인 상태로 천이시키고, 상기 클럭 라인이 하이 상태인 동안 상기 데이터 라인을 그 데이터 라인 상태에서 유지하도록 더 동작가능한, 공유 버스를 위한 디바이스.
  20. 제 11 항에 있어서,
    상기 웨이크-업 신호는 신호들의 제 1 시퀀스를 포함하는 제 1 웨이크-업 신호이고,
    상기 공유 버스를 위한 디바이스는, 신호들의 제 2 시퀀스를 포함하는 제 2 웨이크-업 신호를 전송하도록 더 동작가능하며,
    상기 제 2 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고,
    상기 제 2 시퀀스는 상기 제 1 시퀀스와 다른 시퀀스인, 공유 버스를 위한 디바이스.
  21. 클럭 라인과 개별 데이터 라인을 가지는 공유 버스를 통해 디바이스를 동작시키는 방법으로서,
    상기 공유 버스를 통해, 신호들의 시퀀스를 포함하는 웨이크-업 신호를 수신하는 단계로서, 상기 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고, 상기 시퀀스의 적어도 하나의 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호인, 상기 웨이크-업 신호를 수신하는 단계;
    상기 공유 버스가 프리 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 로우 상태로부터 하이 상태로 천이시키는 단계; 및
    상기 수신하는 단계에 응답하여, 연관된 디바이스를 스탠바이(stand-by) 상태로 파워-업 하도록 촉구 (prompt) 하는 단계를 포함하는, 공유 버스를 통해 디바이스를 동작시키는 방법.
  22. 제 21 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 공유 버스를 통해 디바이스를 동작시키는 방법.
  23. 제 21 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 공유 버스를 통해 디바이스를 동작시키는 방법.
  24. 슬레이브 디바이스를 웨이크-업 하는 방법으로서,
    전력 보존 상태에 있는 동안, 클럭 라인과 개별 데이터 라인을 가지는 공유 버스를 통해 웨이크-업 신호를 수신하는 단계로서, 상기 웨이크-업 신호는 신호들의 시퀀스를 포함하고, 상기 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호 중 하나인, 상기 웨이크-업 신호를 수신하는 단계;
    상기 공유 버스가 프리 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 로우 상태로부터 하이 상태로 천이시키는 단계; 및
    상기 수신하는 단계에 응답하여, 상기 슬레이브 디바이스를 스탠바이 상태로 파워-업 하는 단계를 포함하는, 슬레이브 디바이스를 웨이크-업 하는 방법.
  25. 제 24 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 슬레이브 디바이스를 웨이크-업 하는 방법.
  26. 제 24 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 슬레이브 디바이스를 웨이크-업 하는 방법.
  27. 클럭 라인과 개별 데이터 라인을 가지는 공유 버스를 위한 디바이스로서,
    상기 디바이스는, 상기 공유 버스에 접속될 때,
    상기 공유 버스를 통해, 신호들의 시퀀스를 포함하는 웨이크-업 신호를 수신하는 것으로서, 상기 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고, 상기 시퀀스의 적어도 하나의 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호인, 상기 웨이크-업 신호를 수신하고,
    상기 공유 버스가 프리 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 로우 상태로부터 하이 상태로 천이시키며, 그리고
    상기 웨이크-업 신호를 수신하는 것에 응답하여, 연관된 디바이스가 스탠바이 상태로 파워-업 하도록 촉구하도록 동작가능한, 공유 버스를 위한 디바이스.
  28. 제 27 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 공유 버스를 위한 디바이스.
  29. 제 27 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 공유 버스를 위한 디바이스.
  30. 제 27항에 있어서,
    상기 연관된 디바이스는 카메라, 디스플레이, 오디오 플레이어, 비디오 플레이어, 비디오 코덱, 비디오 레코더, 키보드, 메모리, 및 그래픽 프로세서 유닛 중 하나를 포함하는, 공유 버스를 위한 디바이스.
  31. 공유 버스를 위한 디바이스로서,
    상기 디바이스는, 상기 공유 버스에 접속될 때,
    전력 보존 상태에 진입하고;
    상기 전력 보존 상태에 있는 동안에, 상기 공유 버스를 통해, 신호들의 시퀀스를 포함하는 웨이크-업 신호를 수신하는 것으로서, 상기 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고, 상기 시퀀스의 적어도 하나의 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호인, 상기 웨이크-업 신호를 수신하며; 그리고
    상기 웨이크-업 신호를 수신하는 것에 응답하여, 스탠바이 상태로 파워-업 하도록 동작가능하며,
    상기 디바이스는, 상기 공유 버스로의 제 1 접속부를 가지고 상기 웨이크-업 신호를 수신하기 위한 제 1 서브-디바이스 및 상기 제 1 접속부와 병렬인 상기 공유 버스로의 제 2 접속부를 가지고 상기 전력 보존 상태에 진입하기 위한 제 2 서브-디바이스를 포함하며,
    상기 제 2 서브-디바이스는, 상기 스탠바이 상태로 파워-업 한 이후에 상기 공유 버스로의 상기 병렬의 제 2 접속부에서 데이터를 수신하도록 동작가능한, 공유 버스를 위한 디바이스.
  32. 제 31 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 공유 버스를 위한 디바이스.
  33. 제 31 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 공유 버스를 위한 디바이스.
  34. 제 31 항에 있어서,
    상기 제 2 서브-디바이스는, 클럭 라인이 하이 상태에 있는 동안 안정한 데이터 라인 상태를 감지할 시, 데이터 비트가 상기 공유 버스로의 상기 병렬의 제 2 접속부를 통해 수신된 것으로 고려하도록 동작가능한, 공유 버스를 위한 디바이스.
  35. 제 31 항에 있어서,
    상기 제 2 서브-디바이스는 카메라, 디스플레이, 오디오 플레이어, 비디오 플레이어, 비디오 코덱, 비디오 레코더, 키보드, 메모리, 그래픽 프로세서 유닛 중 하나를 포함하는, 공유 버스를 위한 디바이스.
  36. 멀티-디바이스 시스템으로서,
    공유 버스;
    상기 공유 버스에 접속되고, 상기 공유 버스를 통해, 신호들의 시간 시퀀스를 포함하는 웨이크-업 신호를 전송하도록 동작가능한 제 1 디바이스로서, 상기 시간 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고, 상기 시간 시퀀스의 적어도 하나의 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호인, 상기 제 1 디바이스; 및
    상기 공유 버스에 접속되고, 전력 보존 상태에 진입하여 상기 전력 보존 상태에 있는 동안 상기 공유 버스를 통해 상기 웨이크-업 신호를 수신하고, 상기 웨이크-업 신호를 수신하는 것에 응답하여 스탠바이 상태로 파워-업 하도록 동작가능한 제 2 디바이스를 포함하며,
    상기 제 2 디바이스는, 상기 공유 버스로의 제 1 접속부를 가지고 상기 웨이크-업 신호를 수신하기 위한 제 1 서브-디바이스 및 상기 제 1 접속과 병렬인 상기 공유 버스로의 제 2 접속부를 가지고 상기 전력 보존 상태에 진입하기 위한 제 2 서브-디바이스를 포함하며,
    상기 제 2 서브-디바이스는 상기 스탠바이 상태로 파워-업 한 후에 상기 공유 버스로의 상기 병렬의 제 2 접속부를 통해 데이터를 수신하도록 동작가능한, 멀티-디바이스 시스템.
  37. 제 36 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 멀티-디바이스 시스템.
  38. 제 36 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 멀티-디바이스 시스템.
  39. 제 38 항에 있어서,
    상기 공유 버스는, 상기 공유 버스가 프리 상태임을 나타내는 임의의 신호의 발생 이후에 가드 타임 동안 비지 상태인 것으로 고려되고,
    상기 제 3 신호는 상기 제 2 신호가 수신된 이후에 상기 가드 타임 동안 수신되는, 멀티-디바이스 시스템.
  40. 제 36 항에 있어서,
    상기 제 2 서브-디바이스는 카메라, 디스플레이, 오디오 플레이어, 비디오 플레이어, 비디오 코덱, 비디오 레코더, 키보드, 메모리, 그래픽 프로세서 유닛 중 하나를 포함하는, 멀티-디바이스 시스템.
  41. 제 36 항에 있어서,
    상기 웨이크-업 신호는 신호들의 제 1 시퀀스를 포함하는 제 1 웨이크-업 신호이고,
    상기 제 1 디바이스는 신호들의 제 2 시퀀스를 포함하는 제 2 웨이크-업 신호를 전송하도록 더 동작가능하며,
    상기 제 2 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고,
    상기 제 2 시퀀스는 상기 제 1 시퀀스와 다른 시퀀스이며,
    상기 공유 버스에 접속되고, 전력 보존 상태에 진입하여 상기 전력 보존 상태에 있는 동안 상기 제 2 웨이크-업 신호를 수신하는 것에 응답하여 스탠바이 상태로 파워-업 하도록 동작가능한 제 3 디바이스를 더 포함하며,
    상기 제 3 디바이스는 상기 제 1 웨이크-업 신호를 무시하도록 더 동작가능한, 멀티-디바이스 시스템.
  42. 공유 버스를 위한 웨이크-업 디바이스로서,
    상기 공유 버스의 데이터 라인에 의해 입력되는 클럭 입력 및 상기 공유 버스의 클럭 라인에 의해 입력되는 리셋 입력을 가지는 제 1 D-형 플립 플롭으로서, 상기 제 1 D-형 플립 플롭은 D 입력 및 Q 출력을 또한 가지는, 상기 제 1 D-형 플립 플롭; 및
    인버터를 통해 상기 데이터 라인을 수신하는 클럭 입력 및 상기 클럭 라인을 수신하는 리셋 입력을 가지는 제 2 D-형 플립 플롭으로서, 상기 제 2 D-형 플립 플롭은 D 입력 및 Q 출력을 또한 가지는, 상기 제 2 D-형 플립 플롭을 포함하며,
    상기 제 1 D-형 플립 플롭의 상기 Q 출력은 상기 제 2 D-형 플립 플롭의 상기 D 입력으로 입력되는, 공유 버스를 위한 웨이크-업 디바이스.
  43. 제 42 항에 있어서,
    상기 공유 버스의 데이터 라인에 의해 입력되는 클럭 입력 및 상기 공유 버스의 클럭 라인에 의해 입력되는 리셋 입력을 가지는 제 3 D-형 플립 플롭을 더 포함하고,
    상기 제 2 D-형 플립 플롭의 상기 Q 출력은 상기 제 3 D-형 플립 플롭의 상기 D 입력으로 입력되는, 공유 버스를 위한 웨이크-업 디바이스.
  44. 클럭 라인 및 개별 데이터 라인을 가지는 공유 버스를 위한 웨이크-업 장치로서,
    상기 공유 버스의 상기 클럭 라인과 상기 데이터 라인에 접속되고, 상기 공유 버스가 프리 상태인 것과 상기 공유 버스가 비지 상태인 것 중 하나를 감지하여 래치 신호를 출력하는 제 1 래치; 및
    상기 공유 버스의 상기 클럭 라인과 상기 데이터 라인 및 상기 제 1 래치의 출력에 접속되고, 상기 래치 신호의 수신 이후에, 상기 공유 버스가 프리 상태인 것과 상기 공유 버스가 비지 상태인 것 중 다른 하나를 감지하여 파워-온 신호를 출력하는 제 2 래치를 포함하는, 공유 버스를 위한 웨이크-업 장치.
  45. 클럭 라인 및 개별 데이터 라인을 가지는 공유 버스를 동작시키기 위한 장치로서,
    상기 공유 버스를 통해, 신호들의 시퀀스를 포함하는 웨이크-업 신호를 전송하는 수단으로서, 상기 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고, 상기 신호들의 시퀀스 중 적어도 하나는 상기 공유 버스가 프리 상태임을 나타내는 신호이고, 상기 신호들의 시퀀스 중 적어도 하나는 상기 공유 버스가 비지 상태임을 나타내는 신호인, 상기 웨이크-업 신호를 전송하는 수단; 및
    상기 공유 버스가 프리 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 로우 상태로부터 하이 상태로 천이시키는 수단을 포함하는, 공유 버스를 동작시키기 위한 장치.
  46. 제 45 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 비지 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 2 신호를 포함하는, 공유 버스를 동작시키기 위한 장치.
  47. 제 46 항에 있어서,
    상기 신호들의 시퀀스의 상기 각 신호는 상기 시퀀스의 일부분이 아닌 신호들을 개재하지 (intervening) 않고 전송되는, 공유 버스를 동작시키기 위한 장치.
  48. 제 45 항에 있어서,
    상기 공유 버스는, 상기 공유 버스가 프리 상태임을 나타내는 임의의 신호의 발생 이후에 가드 타임 동안 비지 상태로 고려되는, 공유 버스를 동작시키기 위한 장치.
  49. 제 45 항에 있어서,
    상기 공유 버스가 비지 상태임을 나타내는 신호를 전송하기 위해, 상기 클럭 라인이 하이 상태일 때 상기 데이터 라인을 하이 상태로부터 로우 상태로 천이시키는 수단을 더 포함하는, 공유 버스를 동작시키기 위한 장치.
  50. 제 49 항에 있어서,
    상기 웨이크-업 신호는 상기 클럭 라인이 하이 상태인 동안 전송되는, 공유 버스를 동작시키기 위한 장치.
  51. 제 49 항에 있어서,
    데이터 비트를 전송하기 위해, 상기 클럭 라인이 로우 상태인 동안 상기 데이터 라인을 하이 데이터 라인 상태 또는 로우 데이터 라인 상태로 천이시키고, 상기 클럭 라인이 하이 상태인 동안 상기 데이터 라인을 그 데이터 라인 상태에서 유지하는 수단을 더 포함하는, 공유 버스를 동작시키기 위한 장치.
  52. 제 45 항에 있어서,
    상기 웨이크-업 신호는 신호들의 제 1 시퀀스를 포함하는 제 1 웨이크-업 신호이고,
    신호들의 제 2 시퀀스를 포함하는 제 2 웨이크-업 신호를 전송하는 것을 더 포함하며,
    상기 제 2 시퀀스의 각 신호는 상기 공유 버스가 프리 상태임을 나타내는 신호와 상기 공유 버스가 비지 상태임을 나타내는 신호 중 하나이고,
    상기 제 2 시퀀스는 상기 제 1 시퀀스와 다른 시퀀스인, 공유 버스를 동작시키기 위한 장치.
  53. 제 45 항에 있어서,
    상기 웨이크-업 신호는 상기 공유 버스가 프리 상태임을 나타내는 제 1 신호와, 후속하여 상기 공유 버스가 비지 상태임을 나타내는 제 2 신호와, 후속하여 상기 공유 버스가 프리 상태임을 나타내는 제 3 신호를 포함하는, 공유 버스를 동작시키기 위한 장치.
  54. 제 53 항에 있어서,
    상기 공유 버스는 상기 공유 버스가 프리 상태임을 나타내는 임의의 신호의 발생 이후에 가드 타임 동안 비지 상태로 고려되고,
    상기 제 2 신호는 상기 제 1 신호가 전송된 이후 상기 가드 타임 동안 전송되는, 공유 버스를 동작시키기 위한 장치.
KR1020087010243A 2005-09-28 2006-09-28 전력 보존 KR101350085B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/237,065 US7818593B2 (en) 2005-09-28 2005-09-28 Power conversation for devices on a shared bus using bus busy and free signals
US11/237,065 2005-09-28
PCT/IB2006/002780 WO2007036801A2 (en) 2005-09-28 2006-09-28 Power conservation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025689A Division KR20130122695A (ko) 2005-09-28 2006-09-28 전력 보존

Publications (2)

Publication Number Publication Date
KR20090039658A KR20090039658A (ko) 2009-04-22
KR101350085B1 true KR101350085B1 (ko) 2014-01-09

Family

ID=37895535

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137025689A KR20130122695A (ko) 2005-09-28 2006-09-28 전력 보존
KR1020087010243A KR101350085B1 (ko) 2005-09-28 2006-09-28 전력 보존

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137025689A KR20130122695A (ko) 2005-09-28 2006-09-28 전력 보존

Country Status (6)

Country Link
US (1) US7818593B2 (ko)
EP (1) EP1934675A2 (ko)
JP (1) JP5259410B2 (ko)
KR (2) KR20130122695A (ko)
CN (1) CN101365998B (ko)
WO (1) WO2007036801A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180077B2 (ja) * 2006-08-11 2013-04-10 パナソニック株式会社 複数ドライブ装置の遅延対策と省電力制御を行う記録再生装置
KR100850209B1 (ko) * 2007-02-08 2008-08-04 삼성전자주식회사 전력을 효율적으로 관리할 수 있는 시스템 인 패키지반도체 장치 및 그에 따른 전력 관리 방법
JP2013062722A (ja) * 2011-09-14 2013-04-04 Denso Corp 通信システム及び、当該通信システムを構成するスレーブノード
US9310783B2 (en) * 2012-12-19 2016-04-12 Apple Inc. Dynamic clock and power gating with decentralized wake-ups
US9182811B2 (en) * 2012-12-19 2015-11-10 Apple Inc. Interfacing dynamic hardware power managed blocks and software power managed blocks
US9910819B2 (en) * 2013-03-11 2018-03-06 Microchip Technology Incorporated Two-wire serial interface and protocol
KR102618563B1 (ko) 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
US20190041947A1 (en) * 2018-06-28 2019-02-07 Intel Corporation Technologies for dynamically managing power states of endpoint devices based on workload
JP7006565B2 (ja) * 2018-10-31 2022-01-24 オムロン株式会社 電気機器、通信装置、および通信システム
CN117130671A (zh) * 2023-01-16 2023-11-28 荣耀终端有限公司 一种系统唤醒方法、电子设备及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652895A (en) * 1995-12-26 1997-07-29 Intel Corporation Computer system having a power conservation mode and utilizing a bus arbiter device which is operable to control the power conservation mode
US6532506B1 (en) * 1998-08-12 2003-03-11 Intel Corporation Communicating with devices over a bus and negotiating the transfer rate over the same
US6560712B1 (en) 1999-11-16 2003-05-06 Motorola, Inc. Bus arbitration in low power system
US6622178B1 (en) 2000-07-07 2003-09-16 International Business Machines Corporation Method and apparatus for activating a computer system in response to a stimulus from a universal serial bus peripheral

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
JPH0884154A (ja) * 1994-09-13 1996-03-26 Sony Corp バスラインシステム
US5845139A (en) 1995-06-07 1998-12-01 Advanced Micro Devices, Inc. System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US5621250A (en) * 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US6173350B1 (en) 1997-10-17 2001-01-09 Eveready Battery Company Inc. System and method for writing data to a serial bus from a smart battery
JPH11194847A (ja) * 1998-01-06 1999-07-21 Toshiba Corp コンピュータシステムおよび初期化制御装置
TW410314B (en) * 1998-12-09 2000-11-01 Winbond Electronics Corp An universal asynchronous receiver-transmitter with reading interface of IC card and card reading system IC card applied with the technique
JP2000285069A (ja) * 1999-03-31 2000-10-13 Copyer Co Ltd 同期式シリアル通信方法及び同期式シリアル通信システム
US6463543B1 (en) * 1999-08-03 2002-10-08 Btech, Inc. Serial bus communications system
US20040225814A1 (en) 2001-05-29 2004-11-11 Ervin Joseph J. Method and apparatus for constructing wired-AND bus systems
US20030148801A1 (en) * 2002-02-01 2003-08-07 Klaus-Peter Deyring Signalling protocol for signalling start of reset processing in serial ATA bus protocol
JP4219601B2 (ja) * 2002-03-01 2009-02-04 富士通マイクロエレクトロニクス株式会社 情報処理装置
DE10246337B3 (de) 2002-10-04 2004-05-19 Daimlerchrysler Ag Verfahren zum Überwachen von Weckvorgängen bei Datenbussystemen
JP4411579B2 (ja) * 2003-04-07 2010-02-10 日本電気株式会社 バスシステム
JP2004348460A (ja) * 2003-05-22 2004-12-09 Renesas Technology Corp 半導体集積回路およびそれを用いたｕｓｂコントローラ
JP4529441B2 (ja) * 2004-01-05 2010-08-25 富士ゼロックス株式会社 画像処理装置およびホスト装置
JP2005258494A (ja) * 2004-03-09 2005-09-22 Sharp Corp 電子機器の仕様判別装置及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652895A (en) * 1995-12-26 1997-07-29 Intel Corporation Computer system having a power conservation mode and utilizing a bus arbiter device which is operable to control the power conservation mode
US6532506B1 (en) * 1998-08-12 2003-03-11 Intel Corporation Communicating with devices over a bus and negotiating the transfer rate over the same
US6560712B1 (en) 1999-11-16 2003-05-06 Motorola, Inc. Bus arbitration in low power system
US6622178B1 (en) 2000-07-07 2003-09-16 International Business Machines Corporation Method and apparatus for activating a computer system in response to a stimulus from a universal serial bus peripheral

Also Published As

Publication number Publication date
WO2007036801A3 (en) 2007-07-12
KR20090039658A (ko) 2009-04-22
CN101365998B (zh) 2012-03-21
US20070073956A1 (en) 2007-03-29
JP5259410B2 (ja) 2013-08-07
CN101365998A (zh) 2009-02-11
WO2007036801A2 (en) 2007-04-05
EP1934675A2 (en) 2008-06-25
JP2009510580A (ja) 2009-03-12
KR20130122695A (ko) 2013-11-07
US7818593B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
KR101350085B1 (ko) 전력 보존
CN106598891B (zh) 集成电路间i2c总线系统中的从设备报警信号
JP3884322B2 (ja) ネットワークインターフェース
US20150095537A1 (en) Camera control interface sleep and wake up signaling
TWI401930B (zh) 接收器與接收方法
US9189048B2 (en) Circuit having a low power mode
EP3844628B1 (en) Slave-to-slave direct communication
US20180173665A1 (en) Hard reset over i3c bus
US20030163627A1 (en) Enhanced universal serial bus (USB) bus monitor controller
US20180173667A1 (en) Hard reset over i3c bus
US11436170B2 (en) Digital bus activity monitor
WO2007030978A1 (fr) Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c
US8010818B2 (en) Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus
JP2010055265A (ja) システムｌｓｉ、システムｌｓｉの制御方法、プログラム、及び記憶媒体
JP4527097B2 (ja) ネットワークインターフェース
CN111897763A (zh) 控制方法、控制装置、电子设备
US20230222086A1 (en) I2c wakeup circuit, wakeup method and electronic device
US11741023B1 (en) Pointing device and method capable of correcting its USB state by monitoring voltage/state of USB communication interface
KR100349669B1 (ko) 아이이씨 버스를 구비하는 액정디스플레이-버튼 및 주변시스템 정합 장치와 그 정합 방법
CN117271397A (zh) 通用输入输出电路、通用输入输出电路控制方法及芯片
JP2004310673A (ja) クロック配線駆動回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee