KR970011438B1 - 교환기의 버스 선택 장치 - Google Patents
교환기의 버스 선택 장치 Download PDFInfo
- Publication number
- KR970011438B1 KR970011438B1 KR1019940004239A KR19940004239A KR970011438B1 KR 970011438 B1 KR970011438 B1 KR 970011438B1 KR 1019940004239 A KR1019940004239 A KR 1019940004239A KR 19940004239 A KR19940004239 A KR 19940004239A KR 970011438 B1 KR970011438 B1 KR 970011438B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- bus
- selecting
- active
- processor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
요약없음
Description
제1도는 종래의 기술에 따른 교환기의 버스 선택 장치의 일 실시예를 나타낸 회로도.
제2도는 제1도에 따른 각 신호를 나타낸 도표.
제3도는 본 발명에 따른 교환기의 버스 선택 장치의 일 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
11, 13, 17 : 인버터12, 14 : 논리합 회로
15, 18 : 논리곱 회로16 : 버스 선택부
19 : 버스 선택 신호 출력부
본 발명은 교환기의 버스 선택 장치에 관한 것으로, 특히 TDX-1B 디지털 전자 교환기의 TD-BUS(Telephoney Device BUS)를 하드웨어(Hardware)적으로 선택하도록하기에 적합한 교환기의 버스 선택장치에 관한 것이다.
일반적으로, 디바이스 정합은 디바이스와의 통신이 이루어지는 곳으로 직렬데이터(Serial Data)를 핸드쉐이크(Handshake) 방식으로 교환한다.
즉, 디바이스에 기록되는 32비트(bit)의 데이터를 16비트로 나누어 쉬프트 레지스터(Shift Register)에 두번 쓰며 각 16비트에 따른 각 워드(Word)가 전송될 때마다 Shift-Com 신호가 발생되어 하드웨어 모니터(Monitor)의 컨트롤 회로(Control Circuit)를 통하여 SPB에서 상태를 파악할 수 있다.
또한, 각 쉬프트 레지스터에 쓰여진 각 16비트 데이터는 Shift-Clk에 의해서 디바이스로 전송되며, 그 워드가 모두 전송되면 RDY 신호를 통하여 디바이스에 알리고, 쉬프트 레지스터의 내용이 디바이스에 전달되었는가를 알기 위하여 Done-Flag를 두어 두번째 워드가 쓰여지면 세트(Set)되어 디바이스에서 오는 SPB신홍 의해서 리세트(Reset)된다.
그리고, 예를 들어 디바이스로 데이터 전송시 첫번째 워드는 어드레스(Address) E00782H, 두번째 워드는 어드레스 E00786H를 사용하고 읽을 때에는 어드레스 E00780H를 사용한다.
여기서, Shift-Clk은 데이터 전송에 필요한 보오 레이트 클럭(Clock)이고 RDY 신호는 한 프레임(Frame)(32비트)의 데이터가 전송 완료되었음을 알려주는 신호이며, Done-Flag는 쉬프트 레지스터에 데이터의 마지막 바이트(Byte)가 쓰였음을 알려주는 신호이고, STB 신호는 디바이스에 데이터가 쓰였음을 디바이스가 TDIB에 알려주는 신호를 말한다.
이와 관련하여, 제1도는 종래 기술에 따른 TDX-1B 교환기의 TD-BUS 선택 장치의 일 실시예를 나타낸 회로도로, 인버터(Inverter)(1,2,4), 배타적(Exclusive) 논리합 회로(3) 그리고 저항(Resistor)(R1, R2)로 이루어져 디바이스 버스를 선택하기 위한 TB-SEL(A) 신호 및 디바이스 버스를 선택하기 위한 TB-SEL(B) 신호를 인가 받아 해당 사이드 쪽의 디바이스 버스를 선택하기 위한 XTB-SEL(A) 신호 및 XTB-SEL(B) 신호를 출력하여 디바이스 버스를 선택하기 위한 두 신호를 각각 출력하는 디바이스 선택부(5)와, 디바이스 선택부(5)의 두 신호를 각각 인가 받아 "Dout(A) 신호, Shift-Clk 그리고 RDY(A) 신호" 및 "Dout(B) 신호, Shift-Clk 그리고 RDY(B) 신호"를 각각 선택적으로 통과시키는 제1, 제2버퍼(Buffer)(6,7)로 구성된다.
이와 같이 구성된 종래 기술을 제2도를 참조하여 보면 먼저, 디바이스 선택부(5)의 이중화된 A-사이드와 B-사이드의 각 프로세서(Processor)는 어느 한쪽이 액티브(Active)이면 다른쪽은 스탠바이(Stand-by) 상태로 동작한다.
다음, 제2도와 같이 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "1"인 프로세서 측은 스탠바이 상태로써 디바이스 버스를 선택하기 위한 TB-SEL 신호를 항상 "0"으로 동작시키므로 디바이스 선택부(5)의 배타적 논리합 회로(3)에 항상 "1"이 인가된다.
이때, 상술한 배타적 논리합 회로(3)는 두 입력이 같으면 "0"을 출력하고 두 입력이 다르면 "1"을 출력한다.
또한, 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "1"인 프로세서의 파워가 오프되었을 경우에도 배터적 논리합 회로(3)의 상단 입력에 걸려 있는 풀업(Full-up) 저항(R2)에 의해 항상 "1"이 인가된다.
그러므로 배타적 논리합 회로(3)의 출력은 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "0" 즉, 액티브인 측에 의하여 결정되며, 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "0"인 경우에서 이중화된 프로세서의 사이드를 표시하는 PROLOC(Processor Location) 신호가 "0"(A-사이드)인 경우와 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호가 "1"(B-사이드)인 경우중 어느 쪽이 액티브인가에 따라 디바이스 쪽의 제1, 제2버퍼(6,7)는 선택적으로 동작함으로써 현재 액티브로 동작하고 있는 프로세서의 Dout신호, Shift-Clk 그리고 RDY 신호를 선택적으로 받아 들이게 된다.
이때, 상기 제1, 제2버퍼(6,7)는 3-상태 버퍼(Tri-State Buffer ; 74LS244)로 써 온 상태에서 입력을 통과시키고 오프 상태에서는 출력을 하이 임피던스(Hi-Impedanec) 상태로 유지시커 결국, 온/오프에 따라 입력 신호를 출력할 것인가를 결정한다.
즉, 상기 Dout 신호는 TDIB에서 나오는 직렬 데이터이며, Shift-Clk은 데이터 전송에 필요한 보오 레이트 클럭이고 RDY 신호는 한 프레임이 데이터가 전송완료되었음을 알려주는 신호이며, 디바이스 버스를 선택하기 위한 TB-SEL 신호는 디바이스 버스를 선택하는 신호이고, XTB-SEL 신호는 해당 사이드 쪽의 다바이스버스를 선택하는 신호이며, /APIF 신호는 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 신호이고, PROLOC 신호는 이중화된 프로세서의 사이드를 표시하는 신호이다.
예를 들어, 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "0"이면 액티브 상태이고 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "1"이면 스탠바이 상태이며, 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호가 "0"이면 A-사이드를 표시하고 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호가 "1"이면 B-사이드를 표시한다.
그러나, 이와 같은 종래의 기술에 있어서는 TDX-1B 교환기에서 디바이스버스 선택을 소프트웨어적인 제어에 따르는 T-스위치(Switch)로 선택하기 때문에 스탠바이 파워 오프 후, 온할 경우 버스 선택의 장애가 발생하여 단방향 통신 및 잡음 등의 문제점이 발생한다.
또한, 이와 같은 통화 품질의 문제점은 T-스위치를 인위적으로 조작하므로 통화 장애를 발생시키거나 SNP에 의해 T-스위치의 C-메모리(Memory) 온-라인(On-Line) 테스트 잡(Test job)이 완료될 때까지 약 30분 정도 소용된다.
그리고 TDX-1B 교환기에서 디바이스 버스 선택을 PIA(peripheral interface adapter)에 쓰여진 "해당 사이드 쪽의 디바이스 버스를 선택하기 위한 XTB-SEL"값을 250msec맏 주기적으로 체크하여 버스를 선택하기 때문에 프로세서 애티브 절체시 250mesc∼500mesc 동안 호처리 서비스가 중단될 수 있다.
본 발명은 이와 같은 종래의 결점을 해결하기 위하여 안출한 것으로, TDX-1B 교환기의 디바이스 정합시 하드웨어적으로 TD-BUS를 선택하도록 함으로써 액티브 프로세서 전환시 또는 소프트웨어(Software)에서 발생할 수 있는 서비스중단을 방지할 수 있는 교환기의 버스 선택 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호, 해당 사이드 쪽의 디바이스 버스를 선택하기 위한 XTB-SEL 신호 그리고 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호에 따라 디바이스 버스를 선택하기 위한 버스 선택부와, 버스 선택부의 다바이스버스 선택에 따른 신호 및 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호에 따라 디바이스 버스를 선택하기 위한 신호를 출력하는 버스 선택 신호 출력부로 이루어지는 것을 특징으로 한다.
이하에서 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
상기 용어와 동일한 용어는 동일한 의미를 지칭하는 것으로 사용한다.
제3도를 참조하면, 제3도는 본 발명 TDX-1B 교환기의 TD-BUS 선택장치의 일 실시예를 나타낸 회로도로, 인버터(11,13), 논리합 회로(12,14) 그리고 논리곱 회로(15)로 이루어져 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호, 해당 사이드 쪽의 디바이스 버스를 선택하기 위한 XTB-SEL 신호 그리고 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호에 따라 디바이스 버스를 선택하기 위한 버스 선택부(16)와, 인버터(17) 및 논리곱 회로(18)로 이루어져 버스 선택부(16)의 신호 및 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호에 따라 디바이스 버스를 선택하기 위한 TB-SEL 신호를 출력하는 버스선택 신호 출력부(19)로 구성된다.
이와 같이 구성된 본 발명을 보면, 종래 제1도 및 제2도와 같이 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "1"인 프로세서 측은 디바이스 버스를 선택하기 위한 TB-SEL 신호를 항상 "0"으로 동작시킴으로써 디바이스 선택부(5)의 배타적 논리합 회로(3)에 항상 "1"이 인가된다.
또한, 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "1"인 프로세서의 파워가 오프되었을 경우에도 배타적 논리합 회로(3)의 상단 입력에 걸려 있는 풀업저항(R2)에 의해 항상 "1"에 인가된다.
그러므로 배타적 논리합 회로(3)의 출력은 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "0" 즉, 액티브인 측에 의하여 결정되며, 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호가 "0"인 경우에는 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호가 "0"(A-사이드)인 경우와 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호가 "1"(B-사이드)인 경우중 어느 쪽이 액티브 인가에 따라 디바이스 쪽의 제1, 제2버퍼(6,7)는 선택적으로 동작하여 액티브로 동작하고 있는 프로세서의 Dout신호, Shift-Clk 그리고 RDY 신호를 선택적으로 받아 들이게 되는 것은 종래와 같다.
그리고, 상술한 디바이스 버스를 선택하기 위한 TB-SEL 신호를 처리하는데 있어서, 버스 선택부(16)의 논리합 회로(12)는 인버터(11)를 통한 XTB-SLE 신호와 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호 및 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호를 인가 받으며, 논리합 회로(14)는 인버터(13)를 통한 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호와 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호 및 해당 사이드 쪽의 디바이스 버스를 선택하기 위한 XTB-SEL 신호를 각각 인가 받아 각각 논리합 연산한다.
이어, 논리곱 회로(15)는 논리합 회로(12,14)의 출력을 입력으로 하여 논리곱 연산하여 디바이스 버스를 선택하기 위한 신호를 출력한다.
다음, 버스 선택 신호 출력부(19)의 논리곱 회로(18)는 상술한 논리곱 회로(15)의 출력 및 인버터(17)를 통한 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호를 인가받아 두 신호를 논리곱 연산하여 디바이스 버스 선택 신호인 TB-SEL 신호를 출력한다.
이상에서 설명한 바와 같이 본 발명은 TD-BUS 신호 선택시, 버스 선택부(16)와 버스 선택 신호 출력부(19)를 논리적으로 각각 설계하여 TD-BUS 신호를 하드웨어적으로 처리함으로써 액티브 프로세서 전환시 또는 소프트웨어에서 발생할 수 있는 서비스 중단이 방지되므로 더욱 양질의 전화 서비스를 제공할 수 있다.
Claims (3)
- 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호, 해당사이드 쪽의 디바이스 버스를 선택하기 위한 XTB-SEL 신호 그리고 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호에 따라 디바이스 버스를 선택하기 위한 버스 선택부(16), 상기 버스 선택부(16)의 디바이스 버스 선택에 따른 신호 및 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호에 따라 디바이스 버스를 선택하기 위한 TB-SEL 신호를 출력하는 버스 선택 신호 출력부(19)를 포함하여 이루어지는 교환기의 버스 선택 장치.
- 제1항에 있어서, 상기 버스 선택부(16)는, 해당 사이드 쪽의 디바이스 버스를 선택하기 위한 XTB-SEL 신호를 인버팅하는 인버터(11), 상기 인버터(11)의 출력 및 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호 그리고 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호를 논리합 연산하는 논리합 회로(12), 상기 이중화된 프로세서의 사이드를 표시하는 PROLOC 신호를 인버팅하는 인버터(13), 상기 인버터(13)의 출력 및 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호 그리고 해당 사이드 쪽의 디비아스 버스를 선택하기 위한 XTB-SEL 신호를 논리합 연산하는 논리합 회로(14), 상기 논리합 회로(12,14)의 출력을 논리곱 연산하여 디바이스 버스를 선택하기 위한 신호를 출력하는 논리곱 회로(15)를 포함하여 이루어지는 교환기의 버스 선택장치.
- 제1항에 있어서, 상기 버스 선택 신호 출력부(19)는, 이중화된 프로세서의 액티브/스탠바이 상태를 표시하는 /APIF 신호를 인가받아 인버팅하는 인버터(17), 상기 인버터(17)의 출력 및 버스 선택부(16)의 출력을 논리곱 연산하여 디바이스 버스를 선택하기 위한 TB-SEL 신호를 출력하는 논리곱 회로(18)를 포함하여 이루어지는 교환기의 버스 선택장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940004239A KR970011438B1 (ko) | 1994-03-04 | 1994-03-04 | 교환기의 버스 선택 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940004239A KR970011438B1 (ko) | 1994-03-04 | 1994-03-04 | 교환기의 버스 선택 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950028551A KR950028551A (ko) | 1995-10-18 |
| KR970011438B1 true KR970011438B1 (ko) | 1997-07-10 |
Family
ID=19378371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940004239A KR970011438B1 (ko) | 1994-03-04 | 1994-03-04 | 교환기의 버스 선택 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970011438B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150019317A (ko) | 2013-08-13 | 2015-02-25 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함 하는 메모리 시스템 |
| KR102124987B1 (ko) | 2013-08-14 | 2020-06-22 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
-
1994
- 1994-03-04 KR KR1019940004239A patent/KR970011438B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950028551A (ko) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733348A (en) | Virtual-memory multiprocessor system for parallel purge operation | |
| KR970011438B1 (ko) | 교환기의 버스 선택 장치 | |
| KR100293950B1 (ko) | 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법 | |
| JPH11202027A (ja) | Ｉｃ試験装置 | |
| JP3203751B2 (ja) | エラーカウント装置 | |
| JP2864611B2 (ja) | 半導体メモリ | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| KR100499501B1 (ko) | 이중화 장치 및 방법 | |
| KR100288373B1 (ko) | 멀티 충전구 충전장치의 충전 방법 | |
| JP3473746B2 (ja) | データ送受信回路 | |
| KR200142909Y1 (ko) | 입출력 인터페이스 장치 | |
| JPH0561812A (ja) | 情報処理システム | |
| KR100288374B1 (ko) | 에스램을통한로컬버스와타블럭간의통신장치및방법 | |
| KR0128714Y1 (ko) | 키보드 접속장치 | |
| KR20010100524A (ko) | 통신 시스템의 정상회로 선택 장치 | |
| KR0176073B1 (ko) | 메시지 수신 레지스터의 구조 | |
| JPS58108856A (ja) | 端末制御装置の信号分離制御方式 | |
| JPS61286770A (ja) | 故障診断装置 | |
| KR20010005292A (ko) | 디바이스 제어방법 | |
| KR19980011011U (ko) | 데이터 전송 가능한 에러발생 검출회로 | |
| JPH02263222A (ja) | ディジタル・シグナル・プロセッサーのリセット入力方式 | |
| JPH1069439A (ja) | インタフェース信号操作装置 | |
| JPH04333954A (ja) | 情報処理装置 | |
| KR940018756A (ko) | 버스 인터페이스회로 | |
| JPH10308256A (ja) | 回路基板間の接続外れ箇所検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000708 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |