KR100288373B1 - 멀티 충전구 충전장치의 충전 방법 - Google Patents

Abstract

본 발명에 따른, 복수의 프로세서들이 연결된 로컬버스와 다른 통신방식을 사용하는 타 블럭과의 에스램을 통한 통신 장치가, 상기 타 블럭으로부터 수신되는 데이터를 임시 저장하는 제1 에스램과, 상기 로컬버스로부터 수신되는 데이터를 임시 저장하는 제2 에스램과, 상기 타 블록으로부터 수신되는 데이터를 상기 제1에스램에 전달하며, 상기 수신되는 데이터의 정상여부를 검사하여 비정상인 경우 상기 제1 에스램에 무효플레그를 세팅하고, 상기 제2에스램에 저장된 데이터를 상기 타 블럭으로 전송하는 점대점 통신부와, 상기 제1 에스램에 저장된 데이터가 정상인지를 상기 플레그를 통해 검사하며, 상기 저장된 데이터가 정상인 경우 상기 데이터를 상기 로컬버스로 전달하고, 상기 로컬버스로부터 수신되는 데이터를 상기 제2에스램에 전달하는 버스통신부를 포함하는 것을 특징으로 한다.

Description

에스램을 통한 로컬버스와 타블럭간의 통신 장치 및 방법{COMMUNICATION APPARATUS AND METHOD BETWEEN LOCAL BUS AND OHTER BLOCK USING SRAM}

본 발명은 다수의 프로세서가 연결될 수 있는 로컬 버스와 타 블록간의 통신 장치 및 방법에 관한 것으로, 특히 에스램(SRAM)를 통한 로컬버스와 타블럭과의 통신 장치 및 방법에 관한 것이다.

현재의 분산 제어 방식으로 구성되어 있는 시스템에서는 자기 블록과의 통신 뿐만이 아니라 독립적으로 구성되어 있는(혹은 다른 통신방식을 사용하는) 블록과의 통신이 불가피하다. 통상적으로 자기 블록과의 통시은 버스 형태로 구성되어 다수의 프로세서들이 서로 버스를 점유하는 형태로 구성되고, 타 블록과의 통신은 버스내의 한 프로세서가 타 블록과 점대점(Point-to-Point) 형태로 구성되어 모든 송수신되는 데이터가 점대점 통신을 수행하게 된다.

상기와 같은 형태로 구성되어진 시스템에서 서로 다른 프로토콜을 사용하는 두 가지의 통신 방식 사이에 데이터를 변환해 주는 로직이 필요하게 되는데, 이럴 경우 보다 안정적으로 통신을 수행할 수 있는 방식이 절실히 요구되어진다.

따라서 본 발명의 목적은 다수의 프로세서들이 연결된 로컬버스와 다른 통신방식을 사용하는 타 블록간에 에스램을 통해 보다 안정적으로 통신을 수행할 수 있는 장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한, 복수의 프로세서들이 연결된 로컬버스와 다른 통신방식을 사용하는 타 블럭과의 에스램을 통한 통신 장치가, 상기 타 블럭으로부터 수신되는 데이터를 임시 저장하는 제1 에스램과, 상기 로컬버스로부터 수신되는 데이터를 임시 저장하는 제2 에스램과, 상기 타 블록으로부터 수신되는 데이터를 상기 제1에스램에 전달하며, 상기 수신되는 데이터의 정상여부를 검사하여 비정상인 경우 상기 제1 에스램에 무효플레그를 세팅하고, 상기 제2에스램에 저장된 데이터를 상기 타 블럭으로 전송하는 점대점 통신부와, 상기 제1 에스램에 저장된 데이터가 정상인지를 상기 플레그를 통해 검사하며, 상기 저장된 데이터가 정상인 경우 상기 데이터를 상기 로컬버스로 전달하고, 상기 로컬버스로부터 수신되는 데이터를 상기 제2에스램에 전달하는 버스통신부를 포함하는 것을 특징으로 한다.

도 1은 본 발명에 따른 에스램을 통한 로컬버스와 타블럭간의 통신 장치를 도시한 도면.

이하 본 발명의 바람직한 실시예를 첨부된 도면의 참조와 함께 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 동일 부호를 가지도록 하였다. 또한 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

이하 설명에서 "점대점통신"은 다른 통신방식을 사용하는 블럭과의 통신을 의미하는 용어이고, "로컬통신"은 자기 블럭내에서 이루어지는 통신을 의미하는 용어이다.

도 1은 본 발명의 실시 예에 따른 에스램을 통한 다수의 프로세서들이 연결된 로컬버스와 다른 통신방식을 사용하는 타 블록과의 통신장치를 도시하고 있다.

상기 도 1를 참조하면, 로컬버스(111)은 자기 블록내의 프로세서들이 통신을 하기 위한 버스이다. 버스통신부(112)는 상기 로컬 버스(111)에서 타 블록으로 송신되는 데이터를 제2 에스램(115)에 전달하고, 타 블럭에서 수신되어 제1에스램(114)에 저장된 데이터를 상기 로컬버스(111)에 전달하며, 상기 제1에스램(114), 제2에스램(115)를 조정할 수 있는 로직을 포함한다.

점대점통신부113은 상기 타 블록에서 수신되어진 데이터를 상기 제 1에스램(114)에 전달하고, 로컬버스(111)에서 수신되어 상기 제2에스램(115)에 도착된 데이터를 타 블록으로 송신하며, 마찬가지로 상기 제1 에스램(114), 제2 에스램(115)를 조정할 수 있는 로직을 포함한다.

이하 본 발명에 따른 동작을 상기 도 1를 참조하여 설명한다.

실제로, 점대점 통신에서 로컬 통신으로 변환되거나, 로컬 통신에서 점대점 통신으로 변환될 때 에스램을 조정하여 데이터가 송수신되는 과정은 동일하므로 이하 한쪽 경로(점대점 통신에서 로컬 통신으로 데이터를 송신)에 대해서만 설명하고, 특히 에스램을 조정하는 로직에 대해 상세히 설명할 것이다.

상기한 과정을 세부적으로 구분하면, 첫째 점대점 통신에서 데이터가 입력되는 과정과, 둘째 에스램에 쓰기 동작이 이루어지는 과정과, 셋째, 에스램을 읽는 동작이 이루어지는 과정과, 넷째 로컬버스로 데이터를 송신하는 과정으로 구분할수 있다.

우선, 점대점 통신에서 타 블럭으로부터 데이터가 입력되는 과정을 살펴보면, 점대점통신부(113)는 점대점 통신경로(116)상에서 데이터를 입력받기 위해 자기 자신을 초기화 하고 데이터를 입력받기 위한 준비를 한다. 이후 상기 점대점 통신경로(116)상으로 HDLC(High-Level Data Link Control)상의 플레그(Flage) 데이타가 직렬(Serial)로 입력되면, 상기 점대점통신부(113)는 상기 직렬로 입력되는 플레그 데이터를 8비트의 병렬 데이터로 만들어 제1에스램(114)로 전달한다. 이후 계속적으로 입력되는 데이터도 지속적으로 정상적인가를 검사하면서 상기 제1에스램(114)로 전달한다. 만일, 타 블럭과 HDLC 프로토콜을 통해 통신한다면, 상기 점대점통신부(113)는 상기 HDLC 프로토콜 상에 연속하여 '1'이 7개가 계속 입력되는지, 상기 입력되는 데이터가 로컬버스로 보내어질 데이터인지, CRC가 정상인지 등을 검사하여 수신되는 데이터가 유효한 데이터인지를 검사한다. 상기한 검사 조건들중 하나라도 비정상이라고 만족하면 상기 점대점통신부(113)는 상기 제1에스램(114)로 무효 플래그를 세팅하고, 반면 모든 조건이 정상적이면 유효 플래그를 상기 제1에스램(114)로 전달하여 계속해서 다음 데이터를 받을 준비를 한다.

상기한 점대점 통신에서 데이터가 입력되는 과정을 나타낸 코딩은 하기 표 1과 같다.

always @ (posedge Uclk or posedge reset if (reset) begin abort 〈= #tco 1; adrSR 〈= #tco 0; CRC 〈= #tco 0; end else begin if (FlagRcvd ＆ UTOGEN // HDLC Flag가 입력 begin CRC 〈= #tco {16{CRCSEED}}; abort 〈= #tco 0; end else begin //CRC 계산 if (!skipBit) begin CRC[15] 〈= #tco CRC[0]^Udatadlyd; CRC[14:11} 〈= #tco CRC[15:12]; CRC[10] 〈= #tco (CRC[0]^Udatadlyd^CRC[11]; CRC[9:4] 〈= #tco CRC[10:5]; CRC[2:0] 〈= #tco CRC[3:1]; end // 데이터 검사 if (sevenls | !adrOK | UGFULL) abort 〈= #tco 1; end assign #tcomb adrOK = !adrCntrTC | //어드레스가 로컬버스로 전송할것인지 판단 pa == 8'hFF | MODE ＆ ugarOK | !MODE ＆ ugarOK; assign #tcomb ugarOK = (ugar ＆ mask) == (ga ＆ mask);

다음으로 상기 에스램에 쓰기/읽기 동작이 이루어지는 과정을 살펴보면, 현재 동작되는 로직은 에스램을 사용하지만 실제는 피포(FIFO) 로직으로 동작된다. 이는 상기 점대점통신부113에서 상기 제1에스램(114)에 쓰기 동작을 완료하면 쓰기 포인터(saveWRpntr) 신호가 어서트(assert)되고, 이것에 의해 읽기 포인터(RDdataRdy)의 기초가 되는 내부 레지스터인 신호(saveWRadr)가 어서트된다. 따라서 상기 제1에스램이 상기 쓰기 포인터(saveWRadr) 신호를 인지하면 상기 제1에스램(114)를 읽는 동작이 시작되고, 상기 읽혀진 데이터는 로컬버스로 데이터를 송신하는 상기 버스통신부(112)로 전달된다. 또한 여기서 상기 버스통신부(112)는 상기 데이터가 입력되어 제1에스램(114)로 전달하는 점대점통신부(113)과 매우 유사한 로직으로 구현된다. 이때 만약 점대점 통신경로(116)에서 입력된 데이터가 에러를 간직한 데이터였다면 쓰기 포인터(saveWRpntr)는 어서트되지만 무효라는 신호(rstAdrPntr), 즉, 쓰기 포인터를 리셋시키는 신호가 동시에 어서트되어 후에 들어오는 데이터가 그대로 원래의 데이터(에러를 간직한 데이터)를 오버라이트(Overwrite )하게 된다.

상기 에스램 쓰기 읽기 동작이 이루어지는 과정을 나타낸 코딩은 하기 표 2와 같다.

always @(posedge CLK20) begin RDdataAck20 〈= #tco RDdataAck; WRflag20 〈= #tco WRflag; end always @(posedge CLK20 or posedge reset) //SRAM으로 입려되는 부분의 동작 if (reset) begin inputState 〈= #tco 0; SRAMdataOut 〈= #tco 8'ho; end else case (inputState) InIdle: begin //데이타가 비정상일 때 포인터 리셋 if (WRflag20 ＆ rstAdrPntr) inputState 〈= #tco wait4end; //데이타가 정상적이면 쓰기 동작부로 보냄 if (WRflag20 ＆ !rstAndrPntr ＆ !UGFULL) begin SRAMdataOut 〈= #tco WRdata; inputState 〈= #tco wait 4mem; end end wait4mem: if (WRcycle) begin if(WRflag20)//계속 쓰기 동작을 해야하는지 판단 inputState 〈= #tco wait4end; else inputState 〈= #tco InIdle; end wait4end: if(!WRflag20) inputState 〈= #tco InIdle; endcase assign #tcomb dataAvail =(iuputState==wait4mem); //dataAvail 신호가 어서트되면 SRAM 쓰기 동작이 이루어진다.

always @(posedge CLK20 or posedge reset) if (reset) // 초기화 begin SRAMtime 〈= #tco idle; oeN 〈= #tco 1; weN 〈= #tco 1; RDdataRdy 〈= #tco 0; enWrAdr 〈= #tco 0; enRdAdr 〈= #tco 0; enDataOut 〈= #tco o; RDdata 〈= #tco 8'ho; end else case (SRAMtime) idle: begin if (RDdataAck20) RDdataRdy 〈= #tco 0; enWrAdr 〈= #tco 0; enRdAdr 〈= #tco 0; enDataOut 〈= #tco 0; if (dataAvail) begin SRAMtime 〈=#tco wrTime;//SRAM 쓰기 동작 end //읽기 포인터가 어서트되면 SRAM 읽기 else if (NewData ＆ !RDdataAck20 ＆ RDdataRdy) begin SRAMtime 〈= #tco rdTime; oeN 〈= #tco 0; end end

wrTime: begin enDataOut 〈= #tco 1; //로컬버스로 송신 허락 weN 〈= #tco 0; SRAMtime 〈= #tco wrHold; end wrHold: begin weN 〈= #tco 1; SRAMtime 〈= #tco idle; enWrAdr 〈= #tco 1; end //읽는 부분에 지연 효과를 줌 rdTime: begin SRAMtime 〈= #tco rdTime1; oeN 〈= #tco 0; end rdTime1: begin SRAMtime 〈= #tco rdTime2; end rdTime2: begin SRAMtime 〈= #tco idle; oeN 〈= #tco 1; enRdAdr 〈= #tco 1; RData 〈= #tco SRAMdata;//실제 데이터 읽기 RDdataRdy 〈= #tco 1; end endcase

상술한 쓰기 동작은 idle-〉wrTime-〉wrHold-〉idle 순으로 계속 번갈아 가며 수행되고, 새로운 데이터가 도착(NewRdData)되므로서 수행되는 읽기 동작은 idle-〉rdTime-〉rdTime1-〉rdTime2-〉idle 순으로 계속 번갈아 수행된다. 여기서 상기 rdTime1과 rdTime2는 상기 에스램의 버퍼를 조정하기 위한 시간을 지연시키는 동작 때문에 포함되어진 부분이다.

다음으로 로컬버스로 데이터를 송신하는 과정은 앞서 언급한 데이터가 입력되어 제1에스램(114)으로 전달하는 과정과 동일하므로 본 설명에서는 생략하기로 한다.

상술한 바와 같이 본 발명은 서로 다른 통신을 사용하는데 있어 데이터를 안정성있게 변환 및 전달할 수 있는 방법으로 다음과 같은 이점을 갖게 된다. 첫째, 실제 프로세서가 잘못되어진 데이터를 처리하느라고 소비하는 시간을 줄일 수 있다. 실제 프로세서가 데이터를 끝까지 다 받아서 이것이 정상적인 데이터라고 판단하고 처리하는 것이 아니라 정상적인 데이터만을 처리할 수 있는 필터 역할을 하므로 잘못된 데이터를 받았을 때 야기되는 프로세서의 부하를 줄일 수 있다. 둘째, 두 가지 통신 방식의 속도 차이가 존재할 시 데이터 손실을 줄일 수 있는 어느 정도의 버퍼 역할을 수행할 수 있다. 즉, 어느 한쪽의 통신방식이 어느 한쪽보다 높거나 낮을 경우 속도가 높은 부분에서 낮은 부분으로 많은 양의 데이터를 한꺼번에 송신하더라도 에스램의 크기를 정량적으로 계산하여 로직에 적용한다면 두 개의 통신 방식 사이의 속도차를 극복하여 데이터 손실을 효과적으로 막을 수 있다.

Claims (3)

1. 복수의 프로세서들이 연결된 로컬버스와 다른 통신방식을 사용하는 타 블럭과의 에스램을 통한 통신 장치에 있어서,

   상기 타 블럭으로부터 수신되는 데이터를 임시 저장하는 제1 에스램과,

   상기 로컬버스로부터 수신되는 데이터를 임시 저장하는 제2 에스램과,

   상기 타 블록으로부터 수신되는 데이터를 상기 제1에스램에 전달하며, 상기 수신되는 데이터의 정상여부를 검사하여 비정상인 경우 상기 제1 에스램에 무효플레그를 세팅하고, 상기 제2에스램에 저장된 데이터를 상기 타 블럭으로 전송하는 점대점 통신부와,

   상기 제1 에스램에 저장된 데이터가 정상인지를 상기 플레그를 통해 검사하며, 상기 저장된 데이터가 정상인 경우 상기 데이터를 상기 로컬버스로 전달하고, 상기 로컬버스로부터 수신되는 데이터를 상기 제2에스램에 전달하는 버스통신부를 포함하는 것을 특징으로 하는 장치.
2. 복수의 프로세서들이 연결된 로컬버스와 다른 통신방식을 사용하는 타 블럭과의 에스램을 통한 통신 방법에 있어서,

   점대점통신부가 상기 타 블록으로 부터 수신되는 데이터를 상기 에스램에 전달하며, 상기 수신되는 데이터의 정상여부를 검사하는 과정과,

   상기 수신되는 데이터가 정상인 경우 상기 에스램에 유효 플레그를 세팅하고, 비정상인 경우 무효 플레그를 세팅하는 과정과,

   버스통신부가 상기 에스램에 저장된 데이터의 정상여부를 플레그를 통해 검사하며, 상기 저장된 데이터가 정상인 경우 상기 저장된 데이터를 상기 로컬버스로 전달하는 과정을 포함하는 것을 특징으로 하는 방법.
3. 제2항에 있어서, 상기 데이터의 정상여부 검사과정은,

   상기 HDLC 프로토콜 상에 연속된 '1'이 수신되는지 검사하는 단계와,

   상기 로컬버스로 전달하는 데이터인지를 검사하는 단계와,

   CRC가 정상인지를 검사하는 단계와,

   상기 검사들중 어느 하나라도 만족하지 않을 경우 상기 무효 플레그를 세팅하는 단계로 이루어짐을 특징으로 하는 방법.

Images