JP2834483B2

JP2834483B2 - 二重化絶縁出力切換方法

Info

Publication number: JP2834483B2
Application number: JP19685489A
Authority: JP
Inventors: 栗栖　　与文; 満郎高倉; 修一長山
Original assignee: Hitachi Ltd; Hitachi Process Computer Engineering Inc
Current assignee: Hitachi Ltd; Hitachi Information and Control Systems Inc
Priority date: 1989-07-31
Filing date: 1989-07-31
Publication date: 1998-12-09
Anticipated expiration: 2013-12-09
Also published as: JPH03135601A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電気的に絶縁したアナログ出力を二重化し
たときの切換方法に関するものである。

〔従来の技術〕制御用計算機からの出力をアナログ化してプロセス側
へ出力する出力装置は、システムの信頼性向上のために
二重化されることが多い。この二重化出力装置の従来例
には、特開昭58−219626号に記載されたものがあり、第
３図に示したような回路構成となっている。このような
出力装置は、通常複数個がまとめられて１つのユニット
上に実装され、計算機とバスを介して接続されている。
バスはデータバス25から成っており、アドレスバスのア
ドレスによってどのユニットのどの出力装置を介してど
の負荷へデータバス上のデータを出力するかが指定され
る。制御バスは出力装置に対する制御信号が送られる。
第３図の出力装置100A,100Bは二重化された一組のもの
で一方が常用系、他方が待機系として働くが、例えば出
力装置100Aの方が計算機からのデータを出力するとき
は、データバス25から制御回路104Aに入力された計算機
からのディジタルデータをD/A変換器105Aでアナログ信
号に変換し、電圧電流変換航路121Aにより計算機からの
データに見合う大きさの電流とし、ダイオード113A、コ
ネクタ130A経由で出力装置100Bの出力の突き合わせを行
った後、絶縁用のトランスを含む信号変換器106を介し
てプラント側の負荷112に供給する。どちらの出力装置
から信号を出力するかの制御は、ゲート108A,108Bから
成るフリップフロップ型の回路により行われ、例えば出
力装置100Aでは、ゲート108Aの３つの入力がすべて“1"
のときのみその出力が“0"となってスイッチ110Aをオフ
状態に保ち、ダイオード113A経由の出力がオンされる。
この条件は、出力装置100Aが計算機から出力動作を指定
されていることにより信号ａが“1"、出力装置100Bが待
機状態でそのゲート108Bの出力ｂが“1"（これによって
スイッチ110Bはオンされ、ダイオード113bからの出力は
阻止されている）、かつ異常検出回路111Aの出力ｃが
“1"のとき（コネクタ脱落などかあることの出力が“0"
になり異常検出される）である。

トランスを含む信号変換器106による計算機側とプラ
ント側の電気的絶縁は、両者の接地レベルGD1,GD2の違
いによる出力信号の精密悪化を避けるために設けられて
いる。

〔発明が解決しようとする課題〕

上記した従来技術によると、異常検出時の常用系から
待機系への出力切換えが、計算機側のゲート108A,108
B、スイッチ110A,110Bにより行われ、そのときの瞬間的
な出力信号の時間変化は信号変換器106トランスを介し
て出力される。ところがトランスとの瞬間的に変化する
入力への対応には大きな時間遅れが避けられず、また過
渡的なレベル変動も伴う。この時間遅れは一般に数100m
s程度あり、高速な切換えが要求されるシステムへの適
用ができないという問題があった。

本発明の目的は、計算機側とプラント側を絶縁した二
重化出力装置の常用系と待機系との切換えを高速に行う
ための、二重化絶縁出力切換方法を提供するにある。

〔課題を解決するための手段〕

上記の目的は、常用及び待機系の各出力装置におい
て、制御回路へ入力された計算機からの信号をアナログ
信号に変換し、さらにこれをトランス等によって絶縁
し、その出力をオンオフする切換手段を設け、常用系及
び待機系の各出力装置のこの切換手段の出力側を突き合
わせて負荷へ接続するとともに、上記各出力装置の切換
手段のオンオフを制御するための制御信号も電気的な絶
縁回路を介して切換手段へ印加することにより達成され
る。

〔作用〕

異常等による出力切換発生時には、それまでの常用系
出力装置がオフし、待機系出力装置がオンするが、これ
らのオンオフはともに絶縁回路を経た後で行われるか
ら、切換えに伴う遅れ時間は切換えのための制御信号を
絶縁して前記切換手段へ伝えるための絶縁手段と、切換
手段自身の動作時間の和で決まり、トランス等の絶縁回
路の特性は影響しない。従って制御信号の絶縁手段をフ
ォトカプラー等の高速素子で構成し、また信号の切換手
段もトランジスタ等の高速素子とすれば、上記した切換
えに伴う遅れ時間を十分に小さくでき、切換えの高速化
が図られる。

〔実施例〕

以下、本発明を実施例により説明する。第１図は本発
明の方法を実現する絶縁形電流出力装置の実施例を示す
もので、二重化された電流出力装置1A,1Bは制御用計算
機（CPU）３と第４図のようにデータバス25、アドレス
バス26、及び制御バス27を介して接続されている。信号
出力先の負荷は第４図の例ではアクチュエータ321とバ
ルブ331、及びアクチュエータ322とバルブ332の２つの
負荷として示しているが、第１図では簡単のため負荷12
が１つだけ接続されているものとしている。計算機３か
らバス経由で送られてきたデータは、出力装置1Aを例に
とると、D/A変換器5Aでアナログ信号に変換されたの
た、トランスを内蔵する絶縁アンプ6Aを介してアンプ7
A、切換手段としてのトランジスタ21A、出力電流検出用
のフォトカプラ11A経由で電流信号として負荷12へ出力
される。この電流は絶縁電源9Aの、接点COMに対して＋2
4Vの出力P24から、突き合わせ用のダイオード13Aを介し
て供給される。コンデンサ16Aは出力電流のホールド用
である。なお、絶縁電源9Aは、アンプ7Aの＋15V（P1
5）、−15V（N15）の電源も供給する。またフォトカプ
ラ11Aは、負荷への出力電流が域値I_TH（例えば0.5mA）
以下のときその出力電圧が0Vとなり、I_TH以上のとき所
定の電圧となるようなものを用いれば、出力電流が1_TH
以下となったときに出力無しの以上と判断できる。

出力オンオフ用のスイッチ、つまり切換手段としての
トランジスタ21Aのオンオフ制御は、トランジスタ21Aが
絶縁アンプから見てプラント側にあり（以下、「プラン
ト側」というときはこの意味とし、逆に絶縁アンプから
見て計算機側にあることを単に「計算機側」という）、
その接地点はプラント側の接地点COMであるので、計算
機側にある切換回路8Aから電気的な絶縁無しでトランジ
スタ21Aのオンオフ制御を行うのは、両側の接地レベル
変動のために不安定となる。このため、切換回路8Aの出
力をフォトカプラ10Aで絶縁した後、その出力でトラン
ジスタ21Aを制御する。ここでVccは計算機側の電源であ
る。この他、発光ダイオード14A及び15Aはそれぞれ、常
用系になったときに点灯されるダイオード及び出力電流
無しの以上がフォトカプラ11Aで検出されたときに点灯
されるダイオードである。以上の構成部分は出力装置1B
についても全く同じである。

上述した構成で常用系と待機系の切換えは、トランジ
スタ21A,21Bとこれのオンオフを制御するためのフォト
カプラ10A,10Bとのスイッチング時間で決まる時間遅れ
をもって行われるが、これらの素子のスイッチング時間
は通常のプラントに要求される応答時間よりも十分小さ
くするのは容易であるので、高速なアナログ切換えが可
能とする。

次に、切換回路8A,8Bは対として動作するもので、そ
の構成を第５図に、計算機３から出力装置1A,1Bを制御
するためにアドレスバス26、データバス25を介して送ら
れてくるアドレス及びデータ信号のフォーマットを第６
図に示す。以下では、まず第６図のフォーマットの説明
を行い、続いて第５図の切換回路の動作を説明する。

第３図のようにして計算機３にバスを介して接続され
る出力装置は多数あり、従来例の説明で述べたように通
常は複数個の出力装置がまとめて１つのユニットに実装
され、また各出力装置は一般にはプラントの複数の負荷
へアナログ信号を出力している。各出力装置のアドレス
はこの実装の構成に対応して、ユニットのアドレスと、
そのユニット内のどの出力装置かを示すスロットのアド
レスから構成される。第６図は４つの制御に対応する信
号（１）〜（４）を示しており、ここではどの信号も16
ビット構成としている。各信号のアドレスのビット12〜
15（上位４ビット）は不使用（全部“1"）、ビット８〜
11は上記のユニットを識別するためのユニットアドレス
（UNIT）、ビット４〜７は出力装置を識別するためのス
ロットアドレス（SLOT）、ビット０〜３は信号の種別を
それぞれ示すコードであり、ビット０〜３にはこの他
に、どの負荷に対する動作かを示すポイントアドレス
（POINT）が含まれる場合がある。なお、計算機３から
のリードかライトかの区別は制御バス27経由で指示され
る。まな第６図中の×印のビットは“0",“1"のいずれ
でもよい、いわゆるdon't careの意味である。一方、デ
ータの方は次の通りである。ただし（１）〜（３）は制
御バスによりライトが指示され、（４）はリードが指示
される。

（１）AO ON/OFF And Err Suppless ビット０が“1"のとき第５図の出力オンオフ制御用フ
リップフロップ23A（または23B）をセットし、“0"のと
きリセットする。このフリップフロップがセットされる
と当該出力装置は後述のようにしてスタンバイ状態とな
り、リセットされたときは停止状態となる。ビット８〜
15の８ビットは各ビットが１つの負荷に対応して設けら
れ（従って１つの出力装置に最大８個の負荷を接続でき
る）、対応ビットに“0"がセットされたときはその負荷
への出力無しの状態がフォトカプラ11A,11Bにより検出
されてもエラーとみなさないようにするエラーサプレス
信号となる。これは該当する出力端に負荷を接続せず、
未使用とする場合など、断線となって常にエラー検出さ
れるのを防ぐためで、これらの各ビット情報は制御回路
4A,4B内のレジスタにセットされる。

（２）AO Code Write 計算機３からのデータがビット４〜15の12ビットを用
いて送られ、これをアドレスのビット０〜２で指定され
た負荷に該当する出力用のレジスタ（制御回路4A,4B内
に設けられている）に書き込む。ここでデータ信号を12
ビットにしたときは、D/A変換器5A,5Bも同じ12ビット用
を用いるとする。

（３）ERR LED ON/OFF これはビット０のみが用いられ、このビットが“1"の
ときは発光ダイオード15A,15Bを点灯させ、“0"のとき
は消灯させる。これは、後述のように、計算機から出力
装置をチェックしたときに異常を発見すると、計算機か
らこの信号により発光ダイオードを点灯して異常を知ら
せるものである。

（４）Read Data 計算機から（２）の信号によりセットしたデータ信号
をビット４〜15にのせ、当該出力装置の状態を示すステ
ータス信号をビット０〜３にのせて計算機へ送るように
指示する。これは出力装置を計算機から監視可能とする
ものである。

次に第５図の切換回路の動作を説明する。出力装置か
らの信号出力を行うときは、まず計算機３が第７図に示
す出力開始処理を実行する。同図のステップ701及び702
では、前記した信号（２）によって出力しようとするデ
ータ信号を出力装置1A及び1Bへ送り、制御回路4A,4Bの
アドレスで指定された負荷対応のレジスタへセットす
る。ここで第７図のＡ系,B系と記したのは、それぞれ出
力装置1A,1Bに対応するとする。次にステップ703で全負
荷へのデータ信号設定が終わったかどうかをチェック
し、終わっていれば、ステップ704で、エラーサプレス
モードで出力装置1Aを動作状態にする。

この動作では、まず計算機３が第６図（１）に示した
信号のアドレスで出力装置1Aを指定し、データのビット
を“1"、ビット８〜15をすべて“0"にしてバスへ送出す
る。そうするとこれを受信した出力装置1Aでは、上記デ
ータのビット０で送られてきた信号“1"がセセット信号
231Aとして、第５図の切換回路8A内のフリップフロツプ
23AのＤ端子へ入力され、ことれ同時に、上記データ送
信と一緒に送られてきた開始信号232Aが入力されてフリ
ップフロップ23Aはセットされる。ただしこの時点では
出力装置から負荷への出力電流はまだ流れておらず、従
ってフォトカプラ11Aは出力電流無しの信号を制御回路4
Aへ送る。制御回路4Aでは各負荷対応の出力電流の有無
を調べ、１つでも無しを検出すると第５図の信号234Aを
“1"にする。このときもし切換回路8Bのフリップフロッ
プ23Bがセットされていて（いまの場合はそうではない
が）かつ信号235Aが“1"になっていると、アンドゲート
82A出力が“1"になり、ノアゲート81Aを介してフリップ
フロップ23Aがリセットされてしまう。このような出力
開始時の条件に対応するため、上記したデータのビット
８〜15を“0"とすることで、制御回路4Aは信号235Aを
“0"として出力開始を確実に行えるようにしている。こ
れがエラーサプレスの役目である。

さてフリップフロップ23Aがセットされたとき切換回
路8B内のフリップフロップ23Bがリセット状態である
と、ナンドケート83B出力は“1"になっているから、こ
れとフリップフロップ23Aの出力Ｑ＝“1"により、ナン
ドゲート83A出力は“0"となり、ノアゲート84A出力の切
換信号24Aは“1"になる。これによって第１図のフォト
カプラ10Aは通電されず、出力切換手段としてのトラン
ジスタ21Aはオンして、出力装置1Aからはステップ701で
セットされたデータ信号がアナログ化されて負荷12へ出
力開始される。即ち出力装置1Aは常用系となる。

以上でステップ704における出力装置1Aの動作開始処
理が終わると、次にステップ705で出力装置1Bの動作開
始処理を行う。このとき計算機３から送り出されるデー
タ信号はステップ704におけると全く同じで、ただ送り
先のアドレスが出力装置1Bになっているだけである。従
ってまずフリップフロップ23Bがセットされるが、先に
フリップフロップ23Aがセットされてナンドゲート83A出
力が“0"になっているから、ナンドゲート83B出力は
“1"のままで切換信号24Bは“0"を維持する。この結果
出力装置1Bのトランジスタ21Bはオフして電流を負荷へ
出力せず、待機系となる。なお、このフリップフロップ
23Bセット時には、フリップフロップ23Aは既にセットさ
れているから、もし信号235Bが“1"にセットされると、
出力無しの検出で信号234ABが“1"になったときフリッ
プフロップ23Bはリセットされてしまう。従って前述の
エラーサプレスにより信号235Bを必ず“0"にしておく必
要がある。

ステップ704で出力装置1Aの出力開始をしたのち、そ
の出力電流が確立するのに十分なように設定された時間
を経過すると（ウエイト）、ステップ706で常用系の出
力装置1Aをエラー検出モードに切換える。この切換え
は、ステップ704において計算機から送られる第６図
（１）のデータの、ビット８〜15の内の出力装置1A対応
のビットのみを“1"に変え、他は同じものを計算機から
送り出すことにより実行される。即ちこの信号を受けた
制御回路4Aは、信号235Aを“1"とする。この状態では、
既に出力装置1Bのフリップフロップ23Bはセットされて
いるから、第５図のアンドゲート82A出力はもし信号234
Aが“1"になると“1"となり、ノアゲート81Aを介してフ
リップフロップ23Aをリセットする。信号234Aは出力装
置1Aからの出力電流のどれか（第１図では１つの負荷だ
が、一般には複数ある）が無しとなったときに制御回路
4Aにより“1"にされるから、エラー検出時にフリップフ
ロップ23Aが自動的にリセットされて第１図のフォトカ
プラ10Aがオンとなり、トランジスタ21Aがオフして出力
装置1Aは出力を停止する。これと同時にフリップフロッ
プ23Aのリセットでナンドゲート83Aの出力は“1"となる
から、今度は切換信号24Bがオンして出力装置1Bの方か
ら電流が出力される。即ち常用系に以上が発生したとき
にはことれを検出して自動切換えが行われるという、エ
ラー検出モードになる。

以上の処理により、出力装置1Aは常用系、出力装置1B
は待機系となり、出力装置1Aで断線等の出力異常が起こ
った場合には、待機系への出力自動切換えが行われる。

第８図は計算機３によるソフト故障診断と切換処理の
フローチャートである。この処理ではまずステップ801
で第６図の信号（４）を用いて出力装置1Aのステータス
情報STATUS及び出力用の信号Ao Codeを、計算機３が制
御回路4Aから読み取る。そしてそれぞれの内容をステッ
プ802,803で調べ、異常があったときは異常処理804を実
行する。この処理804は、第６図信号（３）の送信によ
る発光ダイオード15A（エラー発生を示す）の点灯、ダ
イオード６図の信号（１）の送信によるフリップフロッ
プ23Aのリセット（データのビット０を“0"にして送
り、制御回路4Aからこれに応じて第５図の信号233を
“1"として出力することによる。これで切換えが行われ
る）等である。

第９図は本実施例における故障発生時の自動出力切換
時の波形を示すものである。第１図では負荷を１つとし
たが、一般にはこれは複数個あってそれらはポイントア
ドレスPOINTで指定されることを第４図で説明した。そ
こで今、ある１つのポイントに対する出力系（チャネル
と呼ぶ）で異常がｔ＝t₀に発生したとすると、このチャ
ネルの常用系（Ａ系）の出力は徐々に低下し、ｔ＝t₁で
フォトカプラ11Aの域値I_THにまで下がる。これによって
待機系（Ｂ系）への自動切換えが行われてＢ系出力がほ
ぼフォトカプラ10Aとトランジスタ21Aのスイッチング時
間（＝t₂−t₁）で立上がる。この立上り時間は前述のよ
うに十分小さくできるから、A,B系出力を突き合せた二
重化出力が変動する時間はほぼ検出時間（＝t₂−t₀）に
よって決まることになり、従来のようにトランスの過渡
応答による大きな復帰時間の影響をなくすことができ
る。また、異常ではないが同一スロットアドレスをもつ
他のチャネルもこのとき切換えが行われるが、こちらは
検出時間中の出力低下時間帯がなく、切換用のトランジ
スタとそれを制御するためのフォトカプラの立ち下がり
（Ａ系）、立ち上がり（Ｂ系）の合計時間で切換えられ
るから、第９図下部に示したようにその二重化出力の変
動時間は極めて小さくなる。

なお以上に示した実施例では、出力装置は電流を出力
するものとしたが、電圧出力の場合も本発明は同様に適
用できる。第２図は電圧出力の時の実施例を示してお
り、回路構成は第１図とほぼ同じであるが、電圧／電流
変換と切換えのためのトランジスタ21A,21Bとそのオン
オフのためのフォトカプラ10A,10Bを取り除き、アンプ7
C,7Dの出力電圧をオンオフ手段とてのフォトカプラ30C,
30D経由で出力している点だけが異なる。この場合の切
換時の立ち上がりの遅れは、フォトカプラ30C,30Dのみ
でスイッチング時間であり、これは十分に小さいので高
速な出力切換えが可能である。但し第２図では、第１図
のフォトカプラ11A,11Bに相当する出力（電圧）の検出
手段は図示を省略している。

〔発明の効果〕

本発明によれば、二重化出力切換時の故障チャネル出
力の高速復帰が行え、またその他のチャネルではほとん
ど出力変動を起こさないで切換えられるから、二重化出
力装置の高速応答が要求されるシステムへの適用が可能
になるという効果がある。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の方法を適用した出
力装置の実施例を示す図、第３図は従来技術による二重
化出力装置の構成を示す図、第４図は二重化出力装置を
用いたプラント制御システムの構成を示す図、第５図は
二重化出力装置の切換回路の回路図、第６図は二重化出
力装置を制御するための計算機からのアドレス及びデー
タ信号のフォーマットを示す図、第７図及び第８図は計
算機による二重化出力装置の出力開始及びソフト故障診
断処理のフローチャート、第９図は本発明の方法による
出力の切換特性の説明図である。 1A,1B……電流出力装置、1C,1D……電圧出力装置、6A〜
6D……絶縁アンプ、8A〜8D……切換回路、10A,10B,11A,
11B,30C,30D……フォトカプラ、21A,21B……トランジス
タ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者長山修一茨城県日立市大みか町５丁目２番１号日立プロセスコンピュータエンジニアリング株式会社内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) G05B 9/03

Claims

(57)【特許請求の範囲】

【請求項１】計算機からバスを介して送られたディジタ
ル信号をアナログ信号に変換し、電気的に絶縁したのち
その出力部を介して出力するところの出力装置を二重化
し、該二重化した出力装置のどちらを動作系としどちら
を待機系とするかの切換えを行う二重化絶縁出力切換方
法において、各出力装置の上記出力部を切換信号により
切換可能な構成とし、かつ上記切換を行うための切換回
路と該切換回路からの出力を電気的に絶縁するための絶
縁回路とを設けるとともに、該絶縁回路出力を上記切換
信号として上記出力部をオンオフさせることにより各出
力装置の動作／待機状態を切換えることを特徴とする二
重化絶縁出力切換方法。
【請求項２】前記出力部からの出力信号の有無を検出
し、かつその検出信号を上記出力部とは電気的に絶縁し
て取り出せる検出手段を設け、前記動作系になっている
出力装置の前記検出手段により出力信号が無いことが検
出されたときは前記切換回路を動作させて前記動作系と
待機系との切換えを行うことを特徴とする請求項１記載
の二重化絶縁出力切換方法。
【請求項３】計算機からエラーサプレッサーのための信
号が送られてきた出力装置においては、前記検出手段に
より出力信号なしが検出されても前記切換回路による切
換動作を行わないことを特徴とする請求項２記載の二重
化絶縁出力切換方法。