JPH05100882A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 １台の処理装置と緊急制御部とを付加するの
みで、冗長性のないシングル構成の情報処理装置を、冗
長性を持たせた信頼性の高い２重化構成の情報処理装置
とする。 【構成】 外部とのインタフェース部１と、エラー検出
回路及びエラー再開制御回路を持った同一構成の処理装
置２０、２１と、処理装置のエラー検出時に処理装置を
切替える緊急制御部３とから構成される。各処理装置
は、緊急制御部の有無を検出する手段と、緊急制御部が
付加されているとき、前記エラー検出回路の出力を緊急
制御部に通知し処理装置内のエラー再開制御回路を禁止
する手段と、緊急制御部が付加されてないとき、前記エ
ラー検出回路の出力により処理装置内のエラー再開制御
回路により自装置内でエラー再開を行う手段とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に係り、
特に、シングル構成にも冗長構成にも対応可能な情報処
理装置に関する。

【０００２】

【従来の技術】情報処理装置における処理装置の冗長構
成方式に関する従来技術として、例えば、特開平２−１
５３４３８号公報等に記載された技術が知られている。

【０００３】この従来技術は、それぞれに独立した電源
部を持ち、また、同一のタイミングで同一のデータ転送
制御及び障害検出動作を行う２つの制御装置により情報
処理装置を構成することにより装置の制御部を二重化
し、制御中一方の制御装置に論理障害、電源障害のいず
れかが発生した場合、直ちに他方の制御装置による制御
に切替え可能としたものである。

【０００４】

【発明が解決しようとする課題】前記従来技術は、ユー
ザが使用する情報処理装置として要求される信頼性の強
弱について配慮されておらず、２つの処理装置で構成さ
れる２重化冗長構成を最初から持っているものである。
そして、一般に、情報処理装置は、ユーザの装置として
要求される信頼性の強弱に応じて、シングル構成とする
場合と、２重化構成とする場合とで、それぞれ別々に設
計を行う必要があった。

【０００５】このため、前記従来技術は、シングル構成
で使用している情報処理装置を、信頼性の向上のために
２重化構成としようとするばあいに、シングル構成の情
報処理装置をそのまま使用して、２重化構成の情報処理
装置に変更することができないという問題点を有してい
る。

【０００６】本発明の目的は、前記従来技術の問題点を
解決し、１台の処理装置と緊急制御部とを付加するのみ
で、冗長性のないシングル構成による情報処理装置を、
冗長性をもたせた信頼性の高い２重化構成の情報処理装
置とすることができ、装置の生産性を高めることができ
る情報処理装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば前記目的
は、外部とのインタフェ−ス部と、エラー検出回路及び
エラー再開制御回路を持った１台または２台の処理装置
と、処理装置のエラー検出時に処理装置を切替える緊急
制御部とを用意し、前記処理装置のそれぞれに、緊急制
御部の有無を検出する手段と、緊急制御部が付加されて
いるとき、前記エラー検出回路の出力を緊急制御部に通
知し処理装置内のエラー再開制御回路を禁止する手段
と、緊急制御部が付加されてないとき、前記エラー検出
回路の出力により処理装置内のエラー再開制御回路によ
り自装置内でエラー再開を行う手段とを備え、シングル
構成の処理装置とする場合に、外部とのインタフェ−ス
部と、１台の処理装置とにより情報処理装置を構成し、
２重化構成の処理装置とする場合、さらに１台の処理装
置と緊急制御部とを付加して情報処理装置を構成するよ
うにすることにより達成される。

【０００８】

【作用】インタフェース部と処理装置（現用系）が１台
の場合、シングル構成の情報処理装置として動作し、そ
のシングル構成に同一の処理装置（待機系）１台と緊急
制御部を付加することにより、現用系の処理装置を何ら
変更することなく、緊急制御部は、現用系の処理装置に
障害が発生したとき待機系の処理装置に切替えて処理を
続けさせることができる。

【０００９】このため、本発明は、シングル構成の情報
処理装置に同一の処理装置１台と緊急制御部とを付加す
るだけで２重化冗長構成を持つ信頼性の高い情報処理装
置を構成することができる。

【００１０】

【実施例】以下、本発明による情報処理装置の一実施例
を図面により詳細に説明する。

【００１１】図１は本発明の一実施例の構成を示すブロ
ック図、図２はインタフェース部の構成を示す回路図、
図３は処理装置内の本発明に関する部分の構成を示す回
路図、図４は緊急制御部の構成を示す回路図である。図
１〜図４において、１はインタフェース部、１Ｂは信号
インタフェース、１Ｃはセレクタ、２Ｂはエラー検出回
路、２Ｃ、３Ｂはエラー再開制御回路、３は緊急制御
部、３Ｃはフリップフロップ、２０、２１は処理装置で
ある。

【００１２】まず、本発明の一実施例の構成と入出力さ
れる各種信号の意味を各図面を参照して説明する。

【００１３】本発明の一実施例による情報処理装置は、
図１に示すように、外部とのインタフェース部１と、同
一の２台の処理装置２０、２１と、緊急制御部３とによ
り構成される。

【００１４】このような構成を備える本発明の一実施例
において、信号２０ｅは処理装置２０の装置番号であ
り、ここでは論理値“０”とする。また、信号２１ｅは
処理装置２１の装置番号であり、ここでは論理値“１”
とする。

【００１５】信号２０ａ、２１ａは、インタフェース部
１と処理装置２０、２１との接続の有無を示す信号であ
り、該信号が論理値“０”のとき、インタフェース部１
と処理装置２０との接続が、論理値“１”のとき、イン
タフェース部１と処理装置２１との接続が行われる。ま
た、信号４０、４１は、インタフェース部１を介して外
部との間で送受信される入出力信号群１ａに相当する信
号群である。

【００１６】信号３０ａ、３１ａは、緊急制御部３から
の出力信号であり、論理値“０”のとき、処理装置２０
とインタフェース部１との接続を指示し、論理値“１”
のとき、処理装置２１とインタフェース部１との接続を
指示する。信号３０ｂ、３１ｂは、緊急制御部３から処
理装置２０、２１に対するエラー再開指示信号、信号３
０ｃ、３１ｃは、緊急制御部３から処理装置２０、２１
に対するエラー検出切替信号であり、また、信号２０
ｄ、２１ｄは処理装置２０、２１からの出力信号であ
り、緊急制御部３に対するエラー検出信号である。

【００１７】インタフェース部１は、図２に示すよう
に、外部との間で送受信される入出力信号群１ａを制御
装置の目的にあわせて内部の入出力信号群に変換する回
路、例えば、電気レベルの変換回路等の信号インタフェ
ース１Ｂと、公知のセレクタ１Ｃとにより構成される。
セレクタ１Ｃは、信号１ｄが論理値“０”のとき、信号
インタフェース１Ｂからの信号群を処理装置２０に対す
る信号群４０として接続し、信号１ｄが論理値“１”の
とき、信号インタフェース１Ｂからの信号群を処理装置
２１に対する信号群４１として接続する。また、オア回
路１ｅは、入力信号２０ａ、２１ａの論理和を行って、
信号１ｄを生成する。

【００１８】処理装置２０、２１は、本発明に関する部
分として、図３に示すように、例えばパリティエラー検
出回路、ウォッチドグタイマ回路等による公知のエラー
検出回路２Ｂと、該エラー検出回路２Ｂからの出力によ
り、自処理装置にエラー再開を指示するエラー再開制御
回路２Ｃとを備えて構成されている。エラー検出回路２
Ｂの出力信号２ｄは、処理装置２０の場合、信号２０ｄ
として緊急制御部３に送出され、処理装置２１の場合、
信号２１ｄとして緊急制御部３に送出される。

【００１９】また、図３において、信号３ａは、緊急制
御部３の有無を示す緊急制御部３からの入力信号であ
り、処理装置２０、２１に対する緊急制御部３からの信
号３０ａ、３１ａに対応する。そして、この信号３ａ
は、緊急制御部３が付加されていないとき、論理値
“１”とされており、緊急制御部３が付加されていると
き、論理値“０”とされている。

【００２０】アンド回路２ｆは、エラー検出回路２Ｂか
らの信号と信号３ａとの論理積をとるアンド回路であ
り、緊急制御部３が付加されていないときに、エラー検
出回路２Ｂの出力を、自処理装置内のエラー再開制御回
路２Ｃへ伝え、緊急制御部３が付加されているとき、エ
ラー検出回路２Ｂの出力をエラー再開制御回路２Ｃへ伝
えないように制御している。

【００２１】エラー再開制御回路２Ｃは、公知のエラー
再開制御回路であり、自処理装置にに対してエラー再開
を指示するものである。信号３ｂは、緊急制御部３から
の出力信号であり、エラー再開指示信号３０ｂ、３１ｂ
に対応するものである。オア回路２ｇは、処理装置内の
エラー再開制御回路２Ｃの出力と緊急制御部３からのエ
ラー再開制御信号３ｂとの論理和をとるものである。

【００２２】信号３ｃは、緊急制御部３からの出力信号
３０ｃ、３１ｃに対応するものであり、緊急制御部３が
未接続のときは常に“１”とされている。信号２ｅは、
処理装置の装置番号であり、インバ−タ回路２ｈにより
反転される。排他的論理和回路２ｉは、その出力２ａを
処理装置２０、２１からの出力信号２０ａ、２１ａとし
て、インタフェース部１に対して出力する。

【００２３】緊急制御部３は、図４に示すように、公知
のエラー再開制御回路３Ｂと、処理装置２０、２１とイ
ンタフェース部１との接続を示すフリップフロップ３Ｃ
と、各種ゲート回路とにより構成されており、信号３０
ａ、３１ａは、通常、論理値“０”を出力して、処理装
置２０、２１に対して緊急制御部３が接続されているこ
とを示している。

【００２４】フリップフロップ３Ｃは、その値が論理値
“０”のとき、処理装置２０とインタフェース部１とが
接続されていることを示し、論理値“１”のとき、処理
装置２１とインタフェース部１とが接続されていること
を示す。そして、このフリップフロップ３Ｃは、処理装
置２０、２１からのエラー検出信号２０ｄ、２１ｄに基
づいて、エラー再開制御回路３Ｂによりセット、リセッ
トの制御が行われ、その出力の否定信号が信号３０ｃと
して処理装置２０へ伝えられ、そのままの出力信号が信
号３１ｃとして処理装置２１へ伝えられる。

【００２５】次に、前述のように構成される本発明の一
実施例の動作を説明する。

【００２６】まず、情報処理装置がインタフェース部１
及び処理装置２０のみから構成される場合、すなわち、
シングル構成の場合について説明する。

【００２７】この場合、図３に示す信号３ａ、すなわ
ち、緊急制御部３の接続の有無を示す信号は、緊急制御
部３が接続されていないため、常に“１”となってい
る。このため、図３に示す構成を持つ処理装置２０内に
おける処理の結果にエラーが生じて、このエラーがエラ
ー検出回路２Ｂにより検出されると、エラー検出回路２
Ｂの出力は、エラー再開制御回路２Ｃに伝播され、エラ
ー再開制御回路２Ｃは、自処理装置にエラーの再開を行
うように指示する。

【００２８】また、信号３ｃは常に“１”であり、信号
２ｅは“０”であるので、信号２ａは“０”となり、図
２に示す信号２０ａ、２１ａが共に“０”となる。この
ため、処理装置２０の入出力信号群４０は、外部の入出
力信号群１ａと接続され、処理装置２０は、外部の入出
力信号１ａの処理を行うことができる。

【００２９】前述したように、情報処理装置がインタフ
ェース部１及び処理装置２０のみから構成される場合、
本発明の実施例は、エラー発生時、処理装置自身でエラ
ー再開を行うように制御される。

【００３０】次に、情報処理装置が、図１に示すよう
に、インタフェース部１と処理装置２０、２１と緊急制
御部３とにより構成される場合、すなわち、２重化冗長
構成の場合の動作について説明する。

【００３１】この場合、処理装置２０、２１は、緊急制
御部３のフリップフロップ３Ｃの値に従ってその一方が
インタフェース部１と接続されている。すなわち、フリ
ップフロップ３Ｃが“０”のとき、処理装置２０に与え
られる緊急制御部３からの信号３ｃすなわち信号３０ｃ
は“１”、信号２ｅすなわち信号２０ｅは“０”である
ので、処理装置２０からインタフェース部１に出力され
る信号２ａすなわち信号２０ａは“０”となる。また、
このとき、処理装置２１に与えられる緊急制御部３から
の信号３ｃすなわち信号３１ｃは“０”、信号２ｅすな
わち信号２１ｅは“１”であるので、処理装置２１から
インタフェース部１に出力される信号２ａすなわち信号
２１ａは“０”となる。

【００３２】この結果、図２に示す信号２０ａ、２１ａ
は共に“０”となるので、処理装置２０とインタフェー
ス部１とが接続され、処理装置２０が現用系として動作
することになる。

【００３３】また、図４に示すフリップフロップ３Ｃが
“１”のとき、処理装置２０に与えられる信号３ｃは
“０”、信号２ｅは“０”であるので、処理装置２０か
らインタフェース部１に出力される信号２ａすなわち信
号２０ａは“１”となる。このとき、処理装置２１に与
えられる信号３ｃは“１”、信号２ｅは“１”であるの
で、処理装置２１からインタフェース部１に出力される
信号２ａすなわち信号２１ａは“１”となる。

【００３４】この結果、図２に示す信号２０ａ、２１ａ
は共に“１”となるので、処理装置２１とインタフェー
ス部１とが接続され、処理装置２１が現用系として動作
することになる。

【００３５】いま、処理装置２０が現用系として動作し
ており、その処理動作中にエラーが発生したものとし
て、予備系である処理装置２１への動作の切り替えにつ
いて説明する。

【００３６】図３において、処理装置２０内のエラー検
出回路２Ｂでエラーが検出されると、そのエラー検出信
号は、信号３ａが緊急制御部３が接続されていることを
示す“０”となっているので、信号２ｄすなわち信号２
０ｄとして緊急制御部３に送出される。

【００３７】図４において、緊急制御部３は、前述の信
号２０ｄを受け、これにより、エラー再開制御回路３Ｂ
が、フリップフロップ３Ｃを“１”とする。この結果、
前述したように、処理装置２０、２１からインタフェー
ス部１に対する信号２０ａ、２１ａは共に“１”となる
ので、処理装置２１とインタフェース部１とが接続され
る。また、エラー再開制御回路３Ｂは、同時に処理装置
２１に対するエラー再開指示信号３１ｂを“１”とす
る。

【００３８】この結果、処理装置２１は、インタフェー
ス部１を介して外部と接続され、また、緊急制御部３か
らの再開指示により動作可能な状態となり、処理装置２
０に代わって処理を続けることが可能になる。

【００３９】前述したように、本発明の２重化された実
施例は、処理装置２０、２１の一方が現用系として動作
中に、エラー検出回路２Ｂが動作すると、図３に示す信
号３ａが“０”のため、エラー再開制御回路２Ｃへはエ
ラー検出回路２Ｂの出力が伝達されず、緊急制御部３が
信号２０ｄ、２１ｄによるエラー検出信号によりエラー
再開制御回路３Ｂを動作させて、フリップフロップ３Ｃ
を“０”または“１”の値にし、処理装置２０、２１の
他方に再開処理を行わせることができる。

【００４０】前述した本発明の実施例によれば、同一の
処理装置を使用して、冗長性のないシングル構成の情報
処理装置を構成することができ、また、冗長性を持たせ
た信頼性の高い２重化構成の情報処理装置をも構成する
ことができる。このため、製造メ−カは、情報処理装置
の設計に当たって、シングル構成と２重化構成とで別々
の設計をする必要がなくなり、一種の処理装置と緊急制
御部とを設計するのみでよい。従って、前述した本発明
の実施例は、製造段階における生産性の向上を図ること
ができる。

【００４１】また、前述した本発明の実施例によれば、
情報処理装置を使用するユ−ザにおいて、当初シングル
構成を購入し運用を開始し、その後、信頼性の高いもの
にするときに、さらに１台の処理装置と緊急制御部とを
購入することにより２重化構成の情報処理装置を構成す
ることができるので、既存の装置を生かして利用するこ
とができるという効果を得ることができる。

【００４２】

【発明の効果】以上制御したように本発明によれば、処
理装置が１台の場合にもシングル構成の情報処理装置と
して動作し、また、同一の処理装置を２台にし、緊急制
御部を付加することにより２重化された冗長構成の情報
処理装置として動作可能な情報処理装置を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】インタフェース部の構成を示す回路図である。

【図３】処理装置内の本発明に関する部分の構成を示す
回路図である。

【図４】緊急制御部の構成を示す回路図である。

【符号の説明】 １ インタフェース部 １Ｂ 信号インタフェース １Ｃ セレクタ ２Ｂ エラー検出回路 ２Ｃ、３Ｂ エラー再開制御回路 ３ 緊急制御部 ３Ｃ フリップフロップ ２０、２１ 処理装置

───────────────────────────────────────────────────── フロントページの続き (71)出願人 000153524 株式会社日立情報ネツトワーク 東京都千代田区大手町２丁目６番２号 (72)発明者 濱田 千治 神奈川県秦野市堀山下１番地 株式会社日 立コンピユータエレクトロニクス内 (72)発明者 岡田 充弘 東京都港区虎ノ門二丁目３番13号 国際電 気株式会社内 (72)発明者 滝 義春 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 高木 誠浩 東京都千代田区大手町二丁目６番２号 株 式会社日立情報ネツトワーク内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部とのインタフェ−ス部と、エラー検
   出回路及びエラー再開制御回路を持った１台または２台
   の同一構成の処理装置とにより構成される情報処理装置
   において、前記処理装置に、緊急制御部の有無を検出す
   る手段と、緊急制御部が付加されているとき、前記エラ
   ー検出回路の出力を緊急制御部に通知し処理装置内のエ
   ラー再開制御回路を禁止する手段と、緊急制御部が付加
   されてないとき、前記エラー検出回路の出力により処理
   装置内のエラー再開制御回路により自装置内でエラー再
   開を行わせる手段とを備え、外部とのインタフェ−ス部
   と、１台の処理装置とによりシングル構成の処理装置と
   して動作し、さらに、１台の処理装置と緊急制御部とを
   付加することにより２重化構成の処理装置として動作す
   ることを特徴とする情報処理装置。