JPS61815A - シ−ケンス回路の異常個所発見装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （目的） 本発明は一定のタイムスケジュールでステップ変化する
シーケンス回路の異常個所発見装置に関する。

（従来技術） 複数個の動作に伴う入力信号により、複数個の出力信号
を出すシーケンスロジック等の回路で、例えばインター
ロック回路のように入力信号が異常時のみに変化し、定
常時には変化しない回路では入力射出カバターンに異常
がある場合、複数個の入力信号のうちどれが異常の第一
原因となったかを発見するためには実際の入力信号な正
規の入カバターンと比較して発見する方法がある。第１
図がこの方法のブロック図の一例である。この方法では
入力信号ｌが入力インターフェース回路λに入ると、こ
の入力信号は判別回路３に入力される。

判別回路３は各入力信号が正常か異常かを予めセットさ
れた判別基準に従って判別し判別信号を出力する。シス
テムの電気系統に異常が発生し、七の電気回路からの入
力信号が異常と判別すると、判別回路３より異常である
旨の判別信号を出力する０ 先行優先回路！は判別回路３によって複数の入力信号が
異常であると判別した際、その複数の入力信号に対する
判別信号のうち、最初に異常と判別した入力信号に対す
る判別信号を判定し、最初に異常が発生した箇所を判定
し記憶すると共に異常発生信号を出力する。優先表示装
置６はこの異常発生信号を入力して異常発生箇所を表示
する。

文だ判別回路３の各入力信号は記憶装置グに常時入力さ
れて一定時間の間記憶される。一方、先行優先回路！か
うの異常発生信号は時計装置７に入力されて該時計装置
２が起動し、異常発生から一定時間後に出力する信号に
より記憶装置グを停止させ、記憶装置４ｔＶＣ異常発生
前後の入力状態を永久記憶する。

この記憶装置ダの出力は優先表示装置６及びプリンタ♂
に入力し、これらによって異常発生前後の人力状態を弄
示し記録するものである。

しかしこのような装置では入力信号があるタイムスケジ
ュールでパターン変化しているシーケンス動作回路には
使用出来ない〇 （具体的説明） 本発明はこのようなシーケンス動作をしている回路にお
いて異常が発生した場合に、その異常の発生源となった
個所を発見するためのデータな入手する装置を提供する
ものである。以下図面により詳細に説明する。

第２図は本発明の異常個所発見装置のブロック図である
。この図では誤動作の原因となると推定される接点の動
作状態または電圧などの複数個の入力信号りをインター
フェース回路ｌ０ＶＣ接続する。

これらの入力信号は時間の経過とともにそれぞれ決まっ
た０Ｎ−ＯＦＦ動作をシーケンシャルｔ＜行なって、一
つの所定のパターンを形成する。この所定のパターン以
外の異なったパターン（異常パターン）を描いた場合に
は、前記所定のパターンと異なっている部分が異常状態
である０この異常パターンは複数個考えられるが、これ
らの異常パターンな異常パターン検出回路ｌ／に設定し
ておく。

入力信号９がシーケンシャルに入力インターフェース回
路１０に入力されると、この入力信号はデータラッチ回
路／２に送られ、さらに入カバターン変化検出回路１３
に送られる。シーケンスが７ステツグ進むと、このとき
の入力信号（新入力）　と前ステップのときの入力信号
（前人力）の変化が入カバターン変化検出回路１３で検
出され、この検出結果によりタイミングパルス発生回路
／ｌからのタイミングパルスでデータラッチ回路／２に
入カバターンをラッチさせる。このようにして入力信号
のｌステップずつデータをラッチさせていく。この動作
と同一のタイミングで前記タイミングパルスゲごとにリ
ードライトメモリ回路／Ａにアドレス黒／かも順次書き
込んで行く。

一方入力インター７エース回路１０の入力信号りは各ス
テップごとに異常パターン検出面＆送られる。この回路
ではあらかじめ設定しである異常パターンと比較し、設
定されている何れの異常パターンとも入力信号？の変化
のパターンが一致しなければ前記リードライトメモリ回
路１６への書き退入動作は続行されて行く。シーケンス
動作に異常が発生し、前記設定されである何れかの異常
パターンと入力信号の変化のパターンとが一致すると、
異常パターン検出回路ｌ／からアドレスカウンター回路
かにストップ信号を出し、次のステップからメモリ書き
込みを中止する〇 このメモリ書き込み方法は第３図に示すよ５［。

入力信号のパターンが／ステップ変化するごとにアドレ
スＡ／から順次書き込んで行き、アドレスカウンター回
路にあらかじめ、ＥＩＥＴしたアドレスステップまで達
するとＡ／にもどり第３図の如くくり返し書き込んで行
＜０シたがって前記のように異常パターンが発生すると
上記の１１次書き込みが停止するので、このメモリ員所
定のパターンのどこで異常が起ったかが記録されること
になる。

また、書き込みが停止したアドレスから予じめ設定した
アドレスステツブ数だけさ嘉のほって読み出し、グリン
タインターフエイス回路１７を経由して表示装置として
用いたグリ／り／ざにプリントアウトする。このプリン
トアウトを見ればリードライトメモリ回路ｌ乙の書き込
み内容、具体的には異常が発生したステップより予じめ
設定したアドレスステップ数をさかのほるステップから
異常発生までのパターン変化な知る事ができ、異常の有
無と異常個所とさらに異常に至るパターン変化の順序を
容易に知ることが出来る。

（効果） 以上のように一定のタイムスケジュールでステツブ変化
して行くシーケンス回路では、予測される異常パターン
を設定して登録しておけば、この異常パターンと実際の
入カバターンとの一致、不一致を検出することにより、
どこのステップの時に、すなわちどの部分で異常を起し
たかな容易に知ることが出来、必要な処理を速かに取り
、正常状態に容易に修復出来るので、実用効果は極めて
太きい。

また、メモリーはアドレスステップをくり返し使用する
ので７−ケ／スステツグの多少又は異常発生までの時間
の大小にかかわらず非常に少いメモリーにて対処できる
為非常にコンパクトになりポータプル型として最適であ
る。

【図面の簡単な説明】

第１図は入力信号を正規の入カバターンと比較する従来
の装置のブロック図、第２図は本発明の異常個所発見装
置のブロック図、第３図は第２図の入力信号のメモリ状
帽を示す説明図である。 図において１０は入力インターフェース回路、ｌｌは異
常パターン検出回路、〆２はデータラッチ回路、１３は
入カバターン変化検出回路、／りはタイミングパルス発
生回路、／Ｓはアドレスカウンター、１６はリードライ
トメモリ回路、／７はグリンタインターフェース回路、
ｔｔはプリンタである。 ノ甲嗜 神□−Ｃ

Claims (1)

【特許請求の範囲】
1. 一定のタイムスケジュールでステップ変化するシーケン
   ス回路の動作状態を監視して異常発生時にその異常発生
   個所を検出する装置において、正規以外のあらかじめ想
   定出来る入力信号の異常パターンを設定しかつ入力信号
   のパターンと比較して入力信号のパターンの異常を検出
   する異常パターン検出回路と、前記入力信号をその入力
   順に順次書き込むリードライトメモリ回路と、前記異常
   パターン検出回路で入力信号の異常パターンが検出され
   たときに、この検出結果に基づいて前記リードライトメ
   モリ回路の書き込みを中止させるアドレスカウンタ回路
   と、前記リードライトメモリ回路の書き込み中止の場合
   にすでに書き込まれている内容を表示する表示装置とを
   設けたことを特徴とするシーケンス回路の異常個所発見
   装置。