KR860007592A - 컴퓨터 오동작 방지 인터페이스 회로 - Google Patents

컴퓨터 오동작 방지 인터페이스 회로 Download PDF

Info

Publication number
KR860007592A
KR860007592A KR1019850001340A KR850001340A KR860007592A KR 860007592 A KR860007592 A KR 860007592A KR 1019850001340 A KR1019850001340 A KR 1019850001340A KR 850001340 A KR850001340 A KR 850001340A KR 860007592 A KR860007592 A KR 860007592A
Authority
KR
South Korea
Prior art keywords
interface circuit
ram
input
malfunction prevention
computer
Prior art date
Application number
KR1019850001340A
Other languages
English (en)
Other versions
KR880001219B1 (ko
Inventor
장석주
Original Assignee
최선래
금성 계전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최선래, 금성 계전 주식회사 filed Critical 최선래
Priority to KR1019850001340A priority Critical patent/KR880001219B1/ko
Publication of KR860007592A publication Critical patent/KR860007592A/ko
Application granted granted Critical
Publication of KR880001219B1 publication Critical patent/KR880001219B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음

Description

컴퓨터 오동작 방지 인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 제 1 실시예의 컴퓨터 오동작 방지 인터페이스 회로.
제 3 도는 본 발명의 제 2 실시예의 컴퓨터 오동작 방지 인터페이스 회로.
제 4 도는 컴퓨터 시스템의 출력 파형을 보인 것으로,
A 는 RAM에 대한 쓰기 신호 파형도,
B는 RAM에 대한 인에이블 신호 파형도,
C는 RAM의 단자(CE)에 대한 최종 신호 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 컴퓨터 시스템, 2 : RAM, 3 : 어드레스 버스, 4 : 데이터 버스, 5 : 읽기/쓰기 신호라인, 6 : RAM인에이블 신호라인, 7 : 키, 8 : NOT회로, 9,12 : NOR게이트, 10,13 : OR게이트, 11 : NAND게이트.

Claims (2)

  1. 컴퓨터의 오동작을 방지하는 인터페이스 회로에 있어서, 컴퓨터 시스템의 읽기/쓰기 신호 및 RAM인 에이블 신호를 입력으로 하면서, 키 입력을 반전시킨 NOT회로(8)의 출력을 입력으로 하여 키 조작시에만 정상적인 RAM인 에이블신호로서 RAM (2)의 단자(CE)에 인가하여 RAM (2)내에 정보쓰기를 가능하게하는 논리 회로를 구비한 인터페이스 회로.
  2. 제 1 항에 있어서, RAM의 일부분에 대하여서만 컴퓨터 시스템의 탈조시 보호받게 하도록 선택적으로 어드레스단자 입력을 가짐과 동시에 출력을 입력으로 하여 상기 NOT회로와 동일한 기능을 갖게한 논리회로로 구성시킨 인터페이스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850001340A 1985-03-04 1985-03-04 컴퓨터 오동작 방지 인터페이스 회로 KR880001219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850001340A KR880001219B1 (ko) 1985-03-04 1985-03-04 컴퓨터 오동작 방지 인터페이스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850001340A KR880001219B1 (ko) 1985-03-04 1985-03-04 컴퓨터 오동작 방지 인터페이스 회로

Publications (2)

Publication Number Publication Date
KR860007592A true KR860007592A (ko) 1986-10-15
KR880001219B1 KR880001219B1 (ko) 1988-07-11

Family

ID=19239929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850001340A KR880001219B1 (ko) 1985-03-04 1985-03-04 컴퓨터 오동작 방지 인터페이스 회로

Country Status (1)

Country Link
KR (1) KR880001219B1 (ko)

Also Published As

Publication number Publication date
KR880001219B1 (ko) 1988-07-11

Similar Documents

Publication Publication Date Title
KR860006743A (ko) 데이타 처리 시스템
KR850008017A (ko) Cmos 입출력회로
KR900008526A (ko) 반도체 기억장치
KR860003556A (ko) 인터럽트 제어 시스템
KR850007154A (ko) Lsi메모리회로
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR960018880A (ko) 배경 모드에서 투명 동작을 갖는 데이타 처리기 및 그 방법
KR860003551A (ko) 기 억 회 로
KR860007592A (ko) 컴퓨터 오동작 방지 인터페이스 회로
KR890015119A (ko) 데이타 처리기
KR920702511A (ko) 레지스터회로
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
KR970049689A (ko) Ibm 컴퓨터의 입출력 버스의 확장회로
KR910012969A (ko) 양방향 병렬포트
KR870003510A (ko) 메모리 접속상태 검출회로
KR950025548A (ko) 베사 로컬버스와 아이사 버스의 겸용회로
KR880002072A (ko) 씨알티(crt) 제어회로
KR910013712A (ko) 순차 버스용 클럭 장치
KR970051344A (ko) 전기적 소거가능 롬
KR880004377A (ko) 프로그램 가능 메모리 보호회로
KR900016878A (ko) 세어드 메모리 방식의 이스네트카드의 버퍼램 보호방법
KR920003170A (ko) 듀얼 포트램의 악세스 제어회로
KR920004972A (ko) 듀얼포트 메모리 소자의 칩인에이블신호 제어회로
KR910010319A (ko) 3중 메모리 방법 및 회로
KR970029093A (ko) 다이내믹 ram 데이타의 리드 및 라이트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee