JPS61198489A - バブルカセツト装置 - Google Patents
バブルカセツト装置Info
- Publication number
- JPS61198489A JPS61198489A JP60039101A JP3910185A JPS61198489A JP S61198489 A JPS61198489 A JP S61198489A JP 60039101 A JP60039101 A JP 60039101A JP 3910185 A JP3910185 A JP 3910185A JP S61198489 A JPS61198489 A JP S61198489A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- bubble
- bubble memory
- cassette
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バブルメモリカセットをアクセス中に電源ス
イッチがオフになった場合に、データを破壊させずに安
全に電源をオフさせることのできるバブルカセット装置
に関する。
イッチがオフになった場合に、データを破壊させずに安
全に電源をオフさせることのできるバブルカセット装置
に関する。
バブルカセット装置は機械的動作部分を持たない大容量
メモリとして有望であるが、電源断時のデータ保護対策
は他のハードディスク記憶装置などと同様に重要な問題
である。
メモリとして有望であるが、電源断時のデータ保護対策
は他のハードディスク記憶装置などと同様に重要な問題
である。
従来のバブルカセット装置においては、バブルメモリコ
ントローラがバブルメモリカセット本体を制御しており
、電源スイッチがオフになった場合には電源装置からパ
ワーフェイル信号がバブルメモリコントローラに出力さ
れ、これによりバブルメモリコントローラは外部のホス
トシステムがバブルメモリカセット本体をアクセス中で
あっても、これを３０μｓ （マイクロセカンド）程度
の短時間のうちに急停止させる方式を用いていた。
ントローラがバブルメモリカセット本体を制御しており
、電源スイッチがオフになった場合には電源装置からパ
ワーフェイル信号がバブルメモリコントローラに出力さ
れ、これによりバブルメモリコントローラは外部のホス
トシステムがバブルメモリカセット本体をアクセス中で
あっても、これを３０μｓ （マイクロセカンド）程度
の短時間のうちに急停止させる方式を用いていた。
上記のような従来方式によると２例えばホストシステム
からバブルメモリカセット本体に対してデータの書き込
み動作が行なわれている最中に電源スイッチがオフにな
った場合、直ちにバブルメモリカセット本体の動作が急
停止されるため書き込み中のデータが破壊される可能性
は最小限に抑えられる。しかし、データが破壊される可
能性が完全になくなったわけではないため、上記従来方
式は万全の方式とはいえないという問題を有していた。
からバブルメモリカセット本体に対してデータの書き込
み動作が行なわれている最中に電源スイッチがオフにな
った場合、直ちにバブルメモリカセット本体の動作が急
停止されるため書き込み中のデータが破壊される可能性
は最小限に抑えられる。しかし、データが破壊される可
能性が完全になくなったわけではないため、上記従来方
式は万全の方式とはいえないという問題を有していた。
本発明は上記問題点を除（ために、ホストシステムがバ
ブルカセット装置をアクセス中にバブルカセット装置の
電源スイッチがオフになった場合には、バブルカセット
装置へのアクセスが終了した後に電源断が行なわれるよ
うにすることによって、アクセス中のデータを確実に保
護することのできるバブルカセット装置を提供すること
を目的とする。
ブルカセット装置をアクセス中にバブルカセット装置の
電源スイッチがオフになった場合には、バブルカセット
装置へのアクセスが終了した後に電源断が行なわれるよ
うにすることによって、アクセス中のデータを確実に保
護することのできるバブルカセット装置を提供すること
を目的とする。
本発明は上記問題点を解決するために、バブルカセット
装置において、バブルメモリカセント本体と、該バブル
メモリカセット本体の動作を制御する第１の制御手段と
、該第１の制御手段及び前記バブルメモリカセット本体
を駆動する第１の電源手段と、前記バブルカセット装置
の電源スイッチと、該電源スイッチのオン・オフ及び前
記第１の制御手段による前記バブルメモリカセット本体
の駆動状態を検知し前記電源スイッチがオフになった時
に前記第１の制御手段が前記バブルメモリカセット本体
を駆動中である場合には該駆動状態が終了した後に前記
第１の電源手段の出力をオフにし駆動中でない場合には
直ちに前記第１の電源手段の出力をオフにする第２の制
御手段と、該第２の制御手段を駆動する第２の電源手段
とを有することを特徴とするバブルカセット装置を提供
するものである。
装置において、バブルメモリカセント本体と、該バブル
メモリカセット本体の動作を制御する第１の制御手段と
、該第１の制御手段及び前記バブルメモリカセット本体
を駆動する第１の電源手段と、前記バブルカセット装置
の電源スイッチと、該電源スイッチのオン・オフ及び前
記第１の制御手段による前記バブルメモリカセット本体
の駆動状態を検知し前記電源スイッチがオフになった時
に前記第１の制御手段が前記バブルメモリカセット本体
を駆動中である場合には該駆動状態が終了した後に前記
第１の電源手段の出力をオフにし駆動中でない場合には
直ちに前記第１の電源手段の出力をオフにする第２の制
御手段と、該第２の制御手段を駆動する第２の電源手段
とを有することを特徴とするバブルカセット装置を提供
するものである。
上記手段において、外部のホストシステムからバブルカ
セット装置にアクセスが行なわれた場合。
セット装置にアクセスが行なわれた場合。
前記第１の制御手段を介してバブルメモリカセット本体
に対するアクセス動作が制御される。この状態で前記バ
ブルカセット装置の電源スイッチがオフされた場合、該
電源スイッチのオフを前記第２、の制御手段が検出する
。同時に前記第２の制御手段は前記第１の制御手段によ
る前記バブルメモリカセット本体の駆動状態をも監視し
ており、上記のように、もしアクセス動作が行なわれて
いれば、前記第２の制御手段は前記第１の制御手段及び
前記バブルメモリカセ−／ ）本体を駆動する前記第１
の電源手段の出力を直ちにオフにせず、上記アクセス動
作が終了した後に、前記第１の電源手段の出力をオフに
する。これにより、ホストシステムが前記バブルカセッ
ト装置をアクセス中に該バブルカセット装置の電源スイ
ッチがオフにされても、該アクセス動作が終了した後に
電源断が行なわれるため、アクセス中のデータが破壊さ
れることはない。また、前記第２の制御手段は前記電源
スイッチのオン・オフに無関係な前記第２の電源手段に
よって駆動される。
に対するアクセス動作が制御される。この状態で前記バ
ブルカセット装置の電源スイッチがオフされた場合、該
電源スイッチのオフを前記第２、の制御手段が検出する
。同時に前記第２の制御手段は前記第１の制御手段によ
る前記バブルメモリカセット本体の駆動状態をも監視し
ており、上記のように、もしアクセス動作が行なわれて
いれば、前記第２の制御手段は前記第１の制御手段及び
前記バブルメモリカセ−／ ）本体を駆動する前記第１
の電源手段の出力を直ちにオフにせず、上記アクセス動
作が終了した後に、前記第１の電源手段の出力をオフに
する。これにより、ホストシステムが前記バブルカセッ
ト装置をアクセス中に該バブルカセット装置の電源スイ
ッチがオフにされても、該アクセス動作が終了した後に
電源断が行なわれるため、アクセス中のデータが破壊さ
れることはない。また、前記第２の制御手段は前記電源
スイッチのオン・オフに無関係な前記第２の電源手段に
よって駆動される。
゛ 〔実 施 例〕
以下１本発明の実施例につき詳細に説明を行なう。
第１図は本発明によるバブルカセット装置の全体的な構
成図である。ホストシステムはデータ線１２を介してバ
ブルメモリコントローラ４（第１の制御手段）と相互に
接続され、バブルメモリコントローラ４はデータ線１３
を介してバブルメモリカセット本体５と相互に接続され
る。一方、システムコントローラ１（第２の制御手段）
にはバブルメモリコントローラ４からＢＵＳＹ信号８が
入力し、また、電源スイッチ７の一方の端子からの信号
が入力する。電源スイッチ７の他方の端子はアースに接
続される。さらにシステムコントローラ１には接続線１
１を介して電源回路３（第２の電源手段）からの電源出
力が入力する。また、システムコントローラ１から電源
回路２（第１の電源手段）にリモートコントロール信号
９が入力する。
成図である。ホストシステムはデータ線１２を介してバ
ブルメモリコントローラ４（第１の制御手段）と相互に
接続され、バブルメモリコントローラ４はデータ線１３
を介してバブルメモリカセット本体５と相互に接続され
る。一方、システムコントローラ１（第２の制御手段）
にはバブルメモリコントローラ４からＢＵＳＹ信号８が
入力し、また、電源スイッチ７の一方の端子からの信号
が入力する。電源スイッチ７の他方の端子はアースに接
続される。さらにシステムコントローラ１には接続線１
１を介して電源回路３（第２の電源手段）からの電源出
力が入力する。また、システムコントローラ１から電源
回路２（第１の電源手段）にリモートコントロール信号
９が入力する。
電源回路２の電源出力は接続線１０を介してバブルメモ
リコントローラ４及びバブルメモリカセット本体５に入
力する。電源回路２及び電源回路３にはＡＣ電源６が供
給される。
リコントローラ４及びバブルメモリカセット本体５に入
力する。電源回路２及び電源回路３にはＡＣ電源６が供
給される。
次に上記のような構成のバブルカセット装置の動作につ
き第２図のタイミングチャートを用いながら説明を行な
う。まず、システムコントローラ１には電源スイッチ７
とは無関係に接続線１１を介してＡＣ電源６．電源回路
３から常に電源出力が供給され、これによってシステム
コントローラ１が駆動されている。この状態で電源スイ
ッチ７がオンになると、システムコントローラ１からの
リモートコントロール信号９がハイレベルになることに
よってＡＣ電源６．電源回路２からの電源出力が接続線
１０を介してバブルメモリコントローラ４及びバブルカ
セット本体５に供給され、バブルメモリコントローラ４
とバブルカセット本体５が動作可能状態になる。次に、
ホストシステムからバブルメモリカセット本体５へのデ
ータの読み書き（アクセス）は、データ線１２．１３及
びバブルメモリコントローラ４を介して行なわれる。
き第２図のタイミングチャートを用いながら説明を行な
う。まず、システムコントローラ１には電源スイッチ７
とは無関係に接続線１１を介してＡＣ電源６．電源回路
３から常に電源出力が供給され、これによってシステム
コントローラ１が駆動されている。この状態で電源スイ
ッチ７がオンになると、システムコントローラ１からの
リモートコントロール信号９がハイレベルになることに
よってＡＣ電源６．電源回路２からの電源出力が接続線
１０を介してバブルメモリコントローラ４及びバブルカ
セット本体５に供給され、バブルメモリコントローラ４
とバブルカセット本体５が動作可能状態になる。次に、
ホストシステムからバブルメモリカセット本体５へのデ
ータの読み書き（アクセス）は、データ線１２．１３及
びバブルメモリコントローラ４を介して行なわれる。
そして、ホストシステムがバブルメモリカセット本体５
へのアクセスを行なうと、その間バブルメモリコントロ
ーラ４からシステムコントローラ１へ出力されるＢ［Ｉ
ＳＹ信号８が第２図（ａ）に示すようにハイレベルとな
る。アクセスが終了すれば、 ＢｔｌＳＹ信号８はロー
レベルに立ち下がる。システムコントローラ１はこのＢ
ＵＳＹ信号８を監視しており、第２図（ｂ）に示すよう
にＢυＳＹ信号８が立ち上っている時点Ａにおいて、も
し電源スイッチ７がオフになった場合、システムコント
ローラ１は電源回路２をすぐにオフにはせず、ホストシ
ステムからバブルカセット装置へのアクセスを続行させ
る。そして、第２図（Ｃ）に示すように該アクセス動作
が終了し、バブルメモリコントローラ４からのＢＵＳＹ
信号８がローレベルに立ち下がった後の時点Ｂにおいて
、システムコントローラ１からのリモートコントロール
信号９がローレベルに立ち下がり、これによって電源回
路２か：ら接続線１０への電源出力がオフになり、バブ
ルメモリコントローラ４及びバブルメモリカセット本体
５を動作禁止状態にする。
へのアクセスを行なうと、その間バブルメモリコントロ
ーラ４からシステムコントローラ１へ出力されるＢ［Ｉ
ＳＹ信号８が第２図（ａ）に示すようにハイレベルとな
る。アクセスが終了すれば、 ＢｔｌＳＹ信号８はロー
レベルに立ち下がる。システムコントローラ１はこのＢ
ＵＳＹ信号８を監視しており、第２図（ｂ）に示すよう
にＢυＳＹ信号８が立ち上っている時点Ａにおいて、も
し電源スイッチ７がオフになった場合、システムコント
ローラ１は電源回路２をすぐにオフにはせず、ホストシ
ステムからバブルカセット装置へのアクセスを続行させ
る。そして、第２図（Ｃ）に示すように該アクセス動作
が終了し、バブルメモリコントローラ４からのＢＵＳＹ
信号８がローレベルに立ち下がった後の時点Ｂにおいて
、システムコントローラ１からのリモートコントロール
信号９がローレベルに立ち下がり、これによって電源回
路２か：ら接続線１０への電源出力がオフになり、バブ
ルメモリコントローラ４及びバブルメモリカセット本体
５を動作禁止状態にする。
以上のような動作によって２例えばホストシステムがバ
ブルカセット装置にデータを書き込んでいる時に電源ス
イッチ７がオフになっても、該バブルカセット装置の動
作はすぐには停止せずアクセスが続行されるため、アク
セス中のデータが破壊されることはない。また読み出し
時においても同様である。なお、ホストシステムがアク
セスを行なっていない時に電源スイッチ７がオフされた
場合は、 ＢＵＳＹ信号８が立ち上がっていないのでシ
ステムコントローラ１は電源回路２を即ちにオフにする
。
ブルカセット装置にデータを書き込んでいる時に電源ス
イッチ７がオフになっても、該バブルカセット装置の動
作はすぐには停止せずアクセスが続行されるため、アク
セス中のデータが破壊されることはない。また読み出し
時においても同様である。なお、ホストシステムがアク
セスを行なっていない時に電源スイッチ７がオフされた
場合は、 ＢＵＳＹ信号８が立ち上がっていないのでシ
ステムコントローラ１は電源回路２を即ちにオフにする
。
本発明によれば、ホストシステムがバブルカセット装置
をアクセス中にバブルカセット装置の電源スイッチがオ
フになっても、該アクセスが終了するまで電源断になら
ないため、アクセス中のデータを確実に保護することが
可能となる。
をアクセス中にバブルカセット装置の電源スイッチがオ
フになっても、該アクセスが終了するまで電源断になら
ないため、アクセス中のデータを確実に保護することが
可能となる。
第１図は本発明によるバブルカセット装置の全体的な構
成図。 第２図は第１図のバブルカセット装置の動作タイミング
チャートである。 １・・・システムコントローラ。 ２．３・・・電源回路。 ４・・・バブルメモリコントローラ。 ５・・・バブルメモリカセット本体。 ７・・・電源スイッチ。 ８・ ・ ・Ｂ［ＩＳＹ信号。
成図。 第２図は第１図のバブルカセット装置の動作タイミング
チャートである。 １・・・システムコントローラ。 ２．３・・・電源回路。 ４・・・バブルメモリコントローラ。 ５・・・バブルメモリカセット本体。 ７・・・電源スイッチ。 ８・ ・ ・Ｂ［ＩＳＹ信号。
Claims (1)
- バブルカセット装置において、バブルメモリカセット本
体と、該バブルメモリカセット本体の動作を制御する第
１の制御手段と、該第１の制御手段及び前記バブルメモ
リカセット本体を駆動する第１の電源手段と、前記バブ
ルカセット装置の電源スイッチと、該電源スイッチのオ
ン・オフ及び前記第１の制御手段による前記バブルメモ
リカセット本体の駆動状態を検知し前記電源スイッチが
オフになった時に前記第１の制御手段が前記バブルメモ
リカセット本体を駆動中である場合には該駆動状態が終
了した後に前記第１の電源手段の出力をオフにし駆動中
でない場合には直ちに前記第１の電源手段の出力をオフ
にする第２の制御手段と、該第２の制御手段を駆動する
第２の電源手段とを有することを特徴とするバブルカセ
ット装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039101A JPS61198489A (ja) | 1985-02-28 | 1985-02-28 | バブルカセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039101A JPS61198489A (ja) | 1985-02-28 | 1985-02-28 | バブルカセツト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198489A true JPS61198489A (ja) | 1986-09-02 |
Family
ID=12543679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039101A Pending JPS61198489A (ja) | 1985-02-28 | 1985-02-28 | バブルカセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198489A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471487B2 (en) | 2000-06-26 | 2008-12-30 | Fujifilm Corporation | Recording medium cartridge |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467340A (en) * | 1977-11-09 | 1979-05-30 | Hitachi Ltd | Magnetic bubble unit |
| JPS5616988A (en) * | 1979-07-19 | 1981-02-18 | Fanuc Ltd | Electric power supply unit for bubble memory unit |
| JPS57130284A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Magnetic bubble memory device |
| JPS589283A (ja) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | 磁気バブルメモリ装置 |
-
1985
- 1985-02-28 JP JP60039101A patent/JPS61198489A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467340A (en) * | 1977-11-09 | 1979-05-30 | Hitachi Ltd | Magnetic bubble unit |
| JPS5616988A (en) * | 1979-07-19 | 1981-02-18 | Fanuc Ltd | Electric power supply unit for bubble memory unit |
| JPS57130284A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Magnetic bubble memory device |
| JPS589283A (ja) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | 磁気バブルメモリ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471487B2 (en) | 2000-06-26 | 2008-12-30 | Fujifilm Corporation | Recording medium cartridge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04232521A (ja) | 共有パワー制御装置 | |
| US5640357A (en) | Storage device using dynamic RAM | |
| JPS61198489A (ja) | バブルカセツト装置 | |
| JPS5855591B2 (ja) | バブルメモリ・ユニット用電源装置 | |
| KR0168529B1 (ko) | 간이 교환장치의 정전시 메모리 보존 회로 | |
| JPH0377996B2 (ja) | ||
| CA1162647A (en) | Multiplexed operation of write enable terminal of a memory circuit for control and backup power functions | |
| JP2734563B2 (ja) | ダイレクトメモリアクセス監視回路 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| JPS61193222A (ja) | 可搬形記憶装置 | |
| JPH0656604B2 (ja) | 情報処理装置 | |
| JPS60215262A (ja) | 半導体記憶システム | |
| JPH06332808A (ja) | データ保護装置 | |
| JPH05143479A (ja) | データ保持制御装置 | |
| JPH01199245A (ja) | 外部記憶装置を有する出力装置 | |
| JPS60167190A (ja) | 磁気バブル記憶装置 | |
| JPH0214461A (ja) | 磁気デイスク保護方式 | |
| JPS62123517A (ja) | 電源制御方式 | |
| JPH0311444A (ja) | データ記憶装置制御方式 | |
| JPH01199257A (ja) | データ転送制御装置 | |
| JPS6253738U (ja) | ||
| JPS59221897A (ja) | 半導体記憶装置 | |
| JPS60215264A (ja) | 半導体記憶システム | |
| JPS5864700A (ja) | 記憶保護回路 | |
| JPH01295351A (ja) | メモリ保護回路 |