JPS59221897A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置に使用される半導体記憶装置に関
し、特にそのイニシャライズ方式に関する。

（従来技術） ダイナミック形式のＭＯ８メモリＩ　Ｏを記憶素子とし
て使用する半導体記憶装置では、電源投入直後にすべて
の素子を対象として、少なくとも数サイクルのダミー読
出し、捷たはダミー書込動作を実行させないと、正常な
書込み動作や読出し動作などが保証されがい。このダミ
・−書込み、またはダミー読出し動作をイニシャライズ
と呼ぶことにする。このとき、一般にはダミー読出しに
よっては不要な読出しエラーが発生することがあって、
システム運用上好ましくないので、ダミー書込みが採用
されている。

いっぽう、データ処理装置の内部には、その使用目的圧
よって電源切断時の記憶内容のバッテリによる保持、す
なわちバッテリバックアップが必要な装置がある。斯か
る装置では、可能々限り消費電力を減少させ、バッテリ
バックアツプ１寺間な長くするため、バッテリバックア
ップサポート用の記憶素子として、スタティック形式の
ＣＭＯＳメモリＩＣが使用されることが多い。しかし、
０Ｍ０Ｓメモリ素子は記憶容量が小さいため、０ＭＯ８
素子のみで記憶装置を構成するわけにはいかない場合が
多く、大容量のダイナミック形式のＭＯＳメモリ素子と
混在させて使用することが必要になってくる。いっぽう
、ダイナミック形式のＭＯＳメモリ素子は消費電力が大
きいので、バッテリバックアップのサポート対象から外
されることになシ、結局、記憶装置の内部にバッテリバ
ックアップサポート領域と、非バツテリバックアップサ
ポート領域とを混在させることが必要となる。

斯かる構成の記憶装置のノ（ツテリノくツクアップサポ
ートをする場合には、最初、すべての電源が投入された
直後はともかくとして、いったん電源が投入された後に
は、ＡＣ電源の瞬断後に再び電源が復帰したとしても、
）くツテリ／くツクアップサポートの有無に応じて、イ
ニシャライズが不要な領域と、必要な領域とが存在する
。

すなわち、バッテリバックアップサポートが行われてい
る領域では、瞬断前の記憶内容が保持されているわけで
ある。従って、これを乱さないためにはイニシャライズ
をしては力らないわけである。いっぽう、バッテリバッ
クアップサポートが行われていない領域では、逆にイニ
シャライズをして、次に送出されるであろう中央処理装
置からの読出し、または書込み動作の要求に対する準備
をしておかなくてはならない。″従来技術によれば、中
央処理装置から記憶装置に対してイニシャライズをさせ
る場合には、何らかの方法でイニシャライズの必要な領
域と、不必要な領域とを中央処理装置は予め知っておく
必要がある。その方法を実現する装置の１例を第１図に
示す。第１図におけるイニシャライズ装置は、それぞれ
の＾己慎モジュール１１０〜１１３にイニシャライズ可
否情報設定、ならびに記憶谷叶設定用のスイッチ１’２
０〜１２３を設け、イニシャライズ開始前にこの情報を
スキャンアウトのような周知の技術により中央処理装置
１００にａ取らせ、読取られた情報をもとにして中央処
理装置１ｉｘｏｏ側でイニシャライズ開始アドレスと終
了アドレスとを生成し、イニシャライズを実行するもの
である。第１図では、第１〜第４の記５４　モジュール
１１０〜１１３から成る記憶装置１６０を実例として中
央処理袋Ｎ１００と共に示す。

第１図には、それぞれの記憶モジュール１１０〜１１３
に搭載された記憶素子の形式と、ノ（ツテリバツクアツ
プサボー）（ＢＢＵ）、の必要性の有無と、記憶容量の
数値例とが示されている。

この実例では、イニシャライズの対象領域は１．５Ｍ１
１］〜７．５　ＭＢである。また、イニシアライズ可否
情報と記憶容量信号とは信号線１０２を介して転送され
、書込み指令と、アドレス情報と、データ情報と、記憶
モジュール識別信号とは信号線１０３を介して転送され
ている。この例では、情報を設定するためにスイッチを
使用しているが、他の方法として、公知のラッピング布
線法、あるいはジャンパーコネクタ法などを使用しても
良い。

従って、上記従来技術によれば、それぞれの記憶モジュ
ールではスイッチの１史定個所が多く、記憶モジュール
の増設、記憶容量の変更、記憶装置の保守交換などの時
に設定ミスを誘発する恐れが強くなる。さらに、従来技
術の他の例を第２図に示す。第２図において、イニシャ
ライズは中央処理装置２００にイニシャライズの開始ア
ドレスと終了アドレスとを設定するためのスイッチ２０
１を設けて行う。すなわち、これは第１〜第４の記憶モ
ジュール２１０〜２１３に対して、イニシャライズの可
否、および記憶容量の値を目視により確認した後で、中
央処理装置２００のスイッチ２０１を設定し、これを公
知の技術により中央処理装置２００のファームウェア２
０２　　に読取らせ、イニシャライズを実・行する方法
である。

第２図において、半導体記憶装置２６０は第１〜第４の
記憶モジュール２１０〜２１３から成立つ。

まり、書込み指令と、アドレス情報と、データ情報と、
記憶モジュール識別信号とは信号線２０３を介して転送
される。

従来技術による半導体記憶装置２６０の第２の例におい
ては、第１図に示された第１の例と同様に設定ミスの誘
発を招く恐れがある。特に、第２の実例においては、第
１〜第４の記憶モジュール２１０〜２１３の初期値が変
更さＫるべきものであっても、中央処理装置２００側の
スイッチ２０１も設定変更をする必要があるので、設定
ミスがさらに増加する恐れがある。

従って、以上説明したように従来技術によれば、イニシ
ャライズを実行するために、スイッチ設定ミスの誘発を
招くという欠点を有してｂた。

本発明の目的は、中央処理装置から転送されたモジュー
ル識別信号とモジュール識別番号とを比較し、イニシャ
ライズ実行中信号とイニシャライズ可否情報とを比較す
るための手段を備えると共に、記憶素子に対するイニシ
ャライズ動作の起動々らびに停止を制御するための手段
を備えて構成することにより上記欠点を解決し、イニシ
ャライズの必要な領域と不要な領域とを２ 中央処理装置があらかじめ知ることなくても正確にイニ
シャライズすることができる半導体記憶装置を提供する
ことにある。

（発明の構成） 本発明による半導体記憶装置は、モジュール識別信号を
転送し、さらにイニシャライズの期間にはイニシャライ
ズ実行中信号と、アドレス情報と、データ情報と、書込
み指令信号とを転送するための手段を備えた中央処理装
置に接続され、それぞれ独立に制御部を有する１個以上
の記憶モジュールから成立つものである。

本発明においては、記憶モジュールに比較手段と制御手
段とを具備したものである。

比較手段は中央処理装置から転送されたモジュール識別
信号と、格納されて込るモジュール識別番号とを比較し
、さらにイニシャライズ実行中信号と格納されているイ
ニシャライズ可否情報とを比較するためのものである。

制御手段は、上記比較の結果に応じて記憶モジュールに
対するイニシャライズの起動、ならびに停止を制御する
ためのものである。

本発明においては、イニシャライズの必要な記憶モジュ
ールに対してのみ選択的にイニシャライズを実行するよ
うに構成したものである。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

本発明の一実施例を示す第３図において、半導体記憶装
置３６０は第１〜第４の記憶モジュール３１０〜３１３
から成立ち、第１の記憶モジュール３１０ニは第１の比
較ならびにイニシャライズ起動停止制御手段３２０、第
２の記憶モジュール３１１には第２の比較ならびにイニ
シャライズ起動停止制御手段３２１、第３の記憶モジュ
ール３１２には第３の比較ならびにイニシャライズ起動
停止制御手段３２２、第４の記憶モジュール３１３には
第４の比較ならびにイニシャライズ起動停止制御手段３
２３がそれぞれ対応して備えである。信号線３０３は記
憶モジュール識別信号、書込み指令信号、アドレス情報
、データ情報などの一連のイニシャライズに必要な信号
を転送するものである。信号線３０２は、イニシャライ
ズ期間中にイニシャライズ実行中であることを示すため
のイニシャライズ実行中信号を転送するものである。そ
れぞれの比較々らびにイニシャライズ起動停止制御手段
３６０〜３６３は記憶モジュール識別信号と記憶モジュ
ール識別番号とを比較し、イニシャライズ実行中信号と
イニシャライズ可否信号とを比較すると共に、比較結果
に応じて記憶素子に対してイニシャライズの動作を起動
、あるいは停止させるためのものである。

第Ｊの比較ならびにイニシャライズ起動停止制御手段３
２０にはイニシャライズ可否信号線３３０と、記憶モジ
ュール識別信号線３４０と、記憶素子アクセス信号線３
５０とを備えている。第２の比較ならびにイニシャライ
ズ起動停止制御手段３２１にはイニシャライズ信号線３
３１と、記・Ｌａモジュール識別信号線３４１と、記憶
素子アクセス信号線３５１とを備えている。第３の比較
ならびにイニシャライズ起動停止制御手段３２２にはイ
ニシャライズ信号線３３２と、記憶モジュール識別信号
線３４２と、記憶素子アクセス信号線３５２とを備えて
いる。第４の比較ならびにイニシャライズ起動停止制御
手段３２３にはイニシャライズ信号線３３３と、記・厖
モジュール識別信号線３４３と、記憶素子アクセス信号
線３５３とを備えている。

半導体記憶袋ｆｉｆ３６ｏによシ構成された情報処理装
置においてイニシャライズを行う場合、中央処理装置３
００は第１〜第４の記１．ひモジュール３１０〜３１３
　　のうち、いずれがイニシャライズ不要であって、込
ずれが必要であるかを知ることなく、信号線３０３とイ
ニシャライズ実行中信号線３０２とを介して必要な情報
を転送するのみで、適宜イニシャライズが実行可能であ
る。第３図に示す本発明の一実施例におりでは、第１図
と第２図とに示す従来例と比較する意味で、第１〜第４
の記憶モジュール３１０〜３１３の構成をまったく同じ
にしである。すなわち、第１の記憶モジュール３１０は
スタティックＭＯ８形記憶素子を使用してバッテリバッ
クアップサポートが必要な、記憶容量がＩＭＢの記憶モ
ジュールである。同様に、第２の記憶モジュール３］１
は記憶容量のみが第１の記憶モジュール３１０とは異な
り、ｏ、５ＭＢとなっている。また、第２の記憶モジュ
ール３１２はダイナミックＭＯ８形記憶素子を使用した
もので、バッテリバックアップサポートが不必要々、記
憶容量が４ＭＢのモジュールである。第３の記憶モジュ
ール３１３は記憶モジュール３１２と記憶容量のみが異
なり、２ＭＢである。

さて、中央処理装置３００がイニシャライズを行う場合
には、イニシャライズ実行中信号３０２を真にして、イ
ニシャライズすべきアドレスと、データと、記憶モジュ
ール識別信号とを、実装されている最大記憶番地にまで
順次転送すれば、例えば第１の記憶モジュール３１０に
おいてはバッテリバックアップが必要なため、イニシャ
ライズ可否信号３３０が偽となる。このため、中央処理
装置３００からの記憶モジュール識別信号と信号線３４
０上の記憶モジュール識別番号３４０とが合致しても、
イニシャライズ可否信号が第１の比較ならびにイニシャ
ライズ起動停止制御手段３２０の出力の記憶素子アクセ
ス信号線３５０に発生するので、第１の記憶モジュール
３１０においてはイニシャライズは行われない。第３の
記憶モジュール３１２においてハ、バッテリバックアン
プが不要なため、信号線３３２上でイニシャライズ可否
信号が真となり、中央処理装置３００からの記憶モジュ
ール識別信号と信号線３４２上の記憶モジュール識別番
号とが一致すれば、イニシャライズ可否信号が第３の比
較ならびにイニシャライズ起動停止制御手段３２２の出
力の記憶素子アクセス信号線３５２に発生し、第３の記
憶モジュール３１２ではイニシャライズが行われない。

同様にして、第２の記憶モジュール３１１ではイニシャ
ライズは行われな込が、第４の記憶モジュール３１３で
はイニシャライズが行われる。

このようにして、記憶モジュールごとに、スイッチ設定
ミスを誘発することがないようにすると共に信頼度の低
下を招くこともなりようにして選択的にイニシャライズ
を行うことができる。

なお、第３図にお込では成る特定の第１〜第４の記憶モ
ジュール３１０〜３１３により構成された半導体記憶装
置を例に挙げた。他の実施例とし“て、例えば記憶モジ
ュールが１個のみ、あるいは多数の場合、または複数個
の記憶モジュールのすべてにスタティックＭＯ８形記憶
素子を使用し、特定の記憶モジュールに限ってバッテリ
バックアップが不要であるような場合、あるいけ、複数
の記憶モジュールのすべてにダイナミック形ＭＯ８記憶
素子を使用している場合、あるいは４個以上の複数の記
憶モジュールのうちでバッテリバックアップが不要なも
のと必要なものとが互いに異なっているような場合には
、半導体記憶装置の構成に応じてさまざまなイニシャラ
・イズ方式が容易に実現可能であり、これを半導体記憶
装置に組込むことが可能であることは明白である。

（発明の効果） 本発明には以上説明したように、中央処理装置から転送
これたモジュール識別信号とモジュール識別用り号とを
比較し、イニシャライズ実行中信号とイニシャライズ可
否情報とを比較するための手段を備えると共に、記憶素
子に対するイニシャライズ動作の起動ならびに停止を制
御するための手段を備えて構成することにより、スイッ
チの設定ミスの誘発を防ぐことができると云う効果があ
る。

【図面の簡単な説明】

第１図および第２図は、従来技術によるイニシャライズ
方式を採用した半導体記憶装ｆ、Ｈの実例ノブロック図
である。 第３図は、本発明によるイニシャライズ方式を具備した
半導体記憶装置の一実施例のフ゛ロック図である。 １００．２００，３００・・・中央処理装置１１０〜１
１３，２１０〜２１３，３１０〜３１３・・・記憶モジ
ュール １６０．２６０，３６０・・・半導体記憶装置２０１．
１２０〜１２３・・・スイッチ２０２・・・ファームウ
ェア ３２０〜３２３・・・比較制御手段 １０２．１０３，２０３，３０２，３０３，３３０〜３
３３，３４０〜３４３゜３５０〜３５３・・・信号線 特許出願人　　日本亀気株式会社

Claims (1)

【特許請求の範囲】
1. モジュール識別信号を転送し、さらにイニシャライズの
   期間にはイニシャライズ実行中信号と、アドレス情報と
   、データ情報と、書込み指令信号とを転送するための手
   段を備えた中央処理装置に接続され、それぞれ独立に制
   御部を有する１個以上の記憶モジュールから成る半導体
   記憶装置において、前記記憶モジュールが前記中央処理
   装置から転送されてきた前記モジュール識別信号と格納
   されているモジュール識別番号とを比較すると共に前記
   イニシャライズ実行中信号と格納されているイニシャラ
   イズ可否情報とを比較するための比較手段と、前記比較
   の結果に応じて前記１個以上の記憶モジュールのひとつ
   に対するイニシャライズの起動、ならびに停止を制御す
   るための制御手段とを備え、前記イニシャライズの必要
   な記憶モジュールに対してのみ選択的に前記イニシャラ
   イズを実行するように構成したことを特徴項する半導体
   記憶装置。