JPS60215262A - 半導体記憶システム - Google Patents
半導体記憶システムInfo
- Publication number
- JPS60215262A JPS60215262A JP59072135A JP7213584A JPS60215262A JP S60215262 A JPS60215262 A JP S60215262A JP 59072135 A JP59072135 A JP 59072135A JP 7213584 A JP7213584 A JP 7213584A JP S60215262 A JPS60215262 A JP S60215262A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic disk
- circuit
- semiconductor
- data
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体記憶素子を使用した半導体記憶システム
に関するものである。
に関するものである。
（従来技術）
電子計算機システムにおいて、近年、中央処理装置及び
主記憶装置の急速な性能の伸びに比べて外部記憶の中心
である磁気ディスク装置の性能の伸び紘低い。これは中
央処理装置に使用される半導体論理素子の高速化や主記
憶装置に使用される半導体記憶素子の高速化、大容量化
の伸びに比べて、磁気ディスク装置の高速化、大容量化
の伸びが低いためである。
主記憶装置の急速な性能の伸びに比べて外部記憶の中心
である磁気ディスク装置の性能の伸び紘低い。これは中
央処理装置に使用される半導体論理素子の高速化や主記
憶装置に使用される半導体記憶素子の高速化、大容量化
の伸びに比べて、磁気ディスク装置の高速化、大容量化
の伸びが低いためである。
このため、磁気ディスク装置の性能が電子計算機システ
ムの性能に大きく影替することになり、これを防ぐ目的
で高性能の外部記憶装置が必要とされ、このために半導
体記憶素子を使用した半導体記憶装置が考えられた。
ムの性能に大きく影替することになり、これを防ぐ目的
で高性能の外部記憶装置が必要とされ、このために半導
体記憶素子を使用した半導体記憶装置が考えられた。
半導体記憶装置は主記憶装置と磁気ディスク装置とのギ
ャップを埋めるため、性能、容量、価格は両者の中間に
設定される。また、磁気ディスク装置が不揮発性記憶で
あるのに比較して、半導体記憶装置は半導体記憶素子を
使用するため揮発性記憶であるため、半導体記憶素子に
記憶されたデータを保存するため不揮発性の補助記憶装
置を含む半導体記憶システムを構成する必要がある。
ャップを埋めるため、性能、容量、価格は両者の中間に
設定される。また、磁気ディスク装置が不揮発性記憶で
あるのに比較して、半導体記憶装置は半導体記憶素子を
使用するため揮発性記憶であるため、半導体記憶素子に
記憶されたデータを保存するため不揮発性の補助記憶装
置を含む半導体記憶システムを構成する必要がある。
すなわち、主記憶装置の急速な性能の伸びに対応して、
それに適応した高性能な外部記憶装置としての半導体記
憶システムの実現が強くｇ望されている。
それに適応した高性能な外部記憶装置としての半導体記
憶システムの実現が強くｇ望されている。
（発明の目的）
本発明の目的は、上記要望を満たすために、半導体記憶
素子を使用した半導体記憶装置と磁気ディスク装置を使
用した補助記憶サブシステムから構成される高性能の外
部記憶装置としての半導体記憶システムを提供すること
にある。
素子を使用した半導体記憶装置と磁気ディスク装置を使
用した補助記憶サブシステムから構成される高性能の外
部記憶装置としての半導体記憶システムを提供すること
にある。
（発明の構成）
本発明の半導体記憶システム拡、少くとも１つのチャネ
ルに接続される第１のポート回路を含み前記チャネルと
の間でデータの送受を行う記憶制御装置と、少くとも１
つの前記記憶制御装置と接制御装置と前記半導体記憶素
子との間でデータの記憶／読出しを行う半導体記憶素子
制御回路とから成る半導体記憶装置と、少なくとも１つ
の磁気ディスク装置を含み少くとも１つの前記半導体記
憶素子制御回路に接続１−され前記磁気ディスク装置と
前記半導体記憶素子制御回路との間でデータ の送受を
行うことにより前記半導体記憶素子に記憶されたデータ
を前記磁気ディスク装置に退避し、また前記磁気ディス
ク装置に退避されたデータを前記半導体記憶素子に再記
憶せしめる磁気ディスク制御装置とから成る補助記憶サ
ブシステムとから構成される。
ルに接続される第１のポート回路を含み前記チャネルと
の間でデータの送受を行う記憶制御装置と、少くとも１
つの前記記憶制御装置と接制御装置と前記半導体記憶素
子との間でデータの記憶／読出しを行う半導体記憶素子
制御回路とから成る半導体記憶装置と、少なくとも１つ
の磁気ディスク装置を含み少くとも１つの前記半導体記
憶素子制御回路に接続１−され前記磁気ディスク装置と
前記半導体記憶素子制御回路との間でデータ の送受を
行うことにより前記半導体記憶素子に記憶されたデータ
を前記磁気ディスク装置に退避し、また前記磁気ディス
ク装置に退避されたデータを前記半導体記憶素子に再記
憶せしめる磁気ディスク制御装置とから成る補助記憶サ
ブシステムとから構成される。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図でト回路と
してのポート回路１１を含む記憶制御装置１０と、第２
のポート回路としてのボート回路２１、半導体記憶素子
制御回路２２及び半導体記憶素子２３から成る半導体記
憶装置２０と、磁気ディスク装置３２と磁気ディスク制
御装置３１から成る補助記憶サブシステム３０かも構成
され、ポート回路１１を介してチャネル１に接続されて
いる。
してのポート回路１１を含む記憶制御装置１０と、第２
のポート回路としてのボート回路２１、半導体記憶素子
制御回路２２及び半導体記憶素子２３から成る半導体記
憶装置２０と、磁気ディスク装置３２と磁気ディスク制
御装置３１から成る補助記憶サブシステム３０かも構成
され、ポート回路１１を介してチャネル１に接続されて
いる。
次に、本実施例の動作について説明する。
半導体記憶システム２を含む電子計算機システムの立上
げ時において、磁気ディスク装置３２の記憶データが以
下のようにして磁気ディスク制御装置３１と半導体記憶
素子制御回路２２によって半導体記憶素子２３に記憶さ
せられる。
げ時において、磁気ディスク装置３２の記憶データが以
下のようにして磁気ディスク制御装置３１と半導体記憶
素子制御回路２２によって半導体記憶素子２３に記憶さ
せられる。
電子計算機システムの立上げ時、チャネル１はボート回
路１１を通して記憶制御装置ｌＯに対し磁気ディスク装
置３２の記憶データを半導体記憶素子２３に記憶させる
リストア指示を行う。
路１１を通して記憶制御装置ｌＯに対し磁気ディスク装
置３２の記憶データを半導体記憶素子２３に記憶させる
リストア指示を行う。
リストア指示を受けた記憶制御装置１０は、ボート回路
２１を通して半導体記憶素子制御回路２２に対しリスト
ア指示を行う。リストア指示を受けた半導体記憶素子制
御回路２２は、リストア指示を磁気ディスク制御装置３
１に行い、磁気ディスク装置３２に記憶されているデー
タが、磁気ディスク制御装置３１から送られてくるのを
待つ。リストア指示を受けた磁気ディスク制御装置３１
は、磁気ディスク装置３２から記憶データを読出し、半
導体記憶素子制御−回路２２に送る。記憶データを受取
った半導体記憶素子制御回路２２は、記憶データを半導
体記憶素子２３に記憶せしめる。
２１を通して半導体記憶素子制御回路２２に対しリスト
ア指示を行う。リストア指示を受けた半導体記憶素子制
御回路２２は、リストア指示を磁気ディスク制御装置３
１に行い、磁気ディスク装置３２に記憶されているデー
タが、磁気ディスク制御装置３１から送られてくるのを
待つ。リストア指示を受けた磁気ディスク制御装置３１
は、磁気ディスク装置３２から記憶データを読出し、半
導体記憶素子制御−回路２２に送る。記憶データを受取
った半導体記憶素子制御回路２２は、記憶データを半導
体記憶素子２３に記憶せしめる。
以上のようにし℃、磁気ディスク装置３２の記憶データ
をすべて半導体記憶索子２３に記憶せしめ、終ると、半
導体記憶素子制御回路２２は、ボート回路２１を通して
リストア動作が完了したことを、記憶制御装置１０に知
らせる。リストア動作が完了したことを受信した記憶制
御装置１０は、ボート回路１１を通してチャネル１にリ
ストア動作が完了したことを知らせる。
をすべて半導体記憶索子２３に記憶せしめ、終ると、半
導体記憶素子制御回路２２は、ボート回路２１を通して
リストア動作が完了したことを、記憶制御装置１０に知
らせる。リストア動作が完了したことを受信した記憶制
御装置１０は、ボート回路１１を通してチャネル１にリ
ストア動作が完了したことを知らせる。
以上のようにしズ、磁気ディスク装置３２に１憶された
データが半導体記憶素子２３に記憶されこの後、半導体
記憶素子２３に記憶されたデータが、チャネルｌから使
用可能な状態となる。
データが半導体記憶素子２３に記憶されこの後、半導体
記憶素子２３に記憶されたデータが、チャネルｌから使
用可能な状態となる。
チャネ省１からの半導体記憶素子２３へのアクセスは以
下のように行われる。
下のように行われる。
チャネルｌからで一夕の読出し指示が、ボート回路１１
を通して記憶制御装置１０に送られると、記憶制御装置
１０は、ボート回路２１を通して半導体記憶素子制御回
路２２に読出し指示を送る。
を通して記憶制御装置１０に送られると、記憶制御装置
１０は、ボート回路２１を通して半導体記憶素子制御回
路２２に読出し指示を送る。
読出し指示を受けた半導体記憶素子制御回路２２は、半
導体記憶素子２３からデータを読出し、ボート回路２１
を通して記憶制御装置１０に送る。
導体記憶素子２３からデータを読出し、ボート回路２１
を通して記憶制御装置１０に送る。
読出しデータを受取った記憶制御装置１０は、ボート回
路１１を通してチャネル１に読出しデータを送る。
路１１を通してチャネル１に読出しデータを送る。
一方、チャネルｌからデータの書込み指示がボート回路
ｌｌを通して記憶制御装ｆｊｊｔ１０に送られると、記
憶制御装置１０は、ボート回路２１を通して半導体記憶
素子制御回路２２に書込み指示を送る。書込み指示を受
けた半導体記憶素子制御回路２２は、チャネルｌからボ
ート回路１１．記憶制御装置１０及びボート回路２１を
通して送られる書込みデータを半導体記憶素子２３に書
込む。
ｌｌを通して記憶制御装ｆｊｊｔ１０に送られると、記
憶制御装置１０は、ボート回路２１を通して半導体記憶
素子制御回路２２に書込み指示を送る。書込み指示を受
けた半導体記憶素子制御回路２２は、チャネルｌからボ
ート回路１１．記憶制御装置１０及びボート回路２１を
通して送られる書込みデータを半導体記憶素子２３に書
込む。
以上のようにして、チャネル１から半導体記憶素子２３
に記憶されたデータのアクセスが行われる。
に記憶されたデータのアクセスが行われる。
、半導体記憶システム２を含む電子計算機システムの電
源を落とすとき、半導体記憶素子２３に記憶されたデー
タは以下のようにして、磁気ディスク装置３２に退避さ
れる。
源を落とすとき、半導体記憶素子２３に記憶されたデー
タは以下のようにして、磁気ディスク装置３２に退避さ
れる。
電子計算機システムの電源を落とすとき、チャネルｌａ
ポート回路１１を通し曵記憶制御装置１０に対し、半導
体記憶素子２３の記憶データを磁気ディスク装置３２に
退避させるセーブ指示を行う。
ポート回路１１を通し曵記憶制御装置１０に対し、半導
体記憶素子２３の記憶データを磁気ディスク装置３２に
退避させるセーブ指示を行う。
セーブ指示を受けた記憶制御装置１０は、ボート回路２
１を通して半導体記憶素子制御回路２２に対しセーブ指
示を行う。セーブ殉示を受けた半導体記憶素子制御回路
２２は、磁気ディスク制御装置３１にセーブ指示を行う
と共に、半導体記憶素子に記憶されているデータを磁気
ディスク制御装置３１に送る。セーブ指示を受けた磁気
ディスク制御装置３１は、半導体記憶素子制御回路２２
から送られるデータを磁気ディスク装置３２に書込む。
１を通して半導体記憶素子制御回路２２に対しセーブ指
示を行う。セーブ殉示を受けた半導体記憶素子制御回路
２２は、磁気ディスク制御装置３１にセーブ指示を行う
と共に、半導体記憶素子に記憶されているデータを磁気
ディスク制御装置３１に送る。セーブ指示を受けた磁気
ディスク制御装置３１は、半導体記憶素子制御回路２２
から送られるデータを磁気ディスク装置３２に書込む。
以上のようにして、半導体記憶素子２３に記憶されてい
るデータをすべて磁気ディスク装置３２に書込み終わる
と、半導体記憶素子制御回路２２はボート回路２１を通
して、セーブ動作が完了したことを記憶制御装置１０に
知らせる。セーブ動作が完了したことを受信した記憶制
御装置１０はボート回路１１を通してチャネルｌＫ、−
ｔ！−、グ′動作が完了したことを知らせる。
るデータをすべて磁気ディスク装置３２に書込み終わる
と、半導体記憶素子制御回路２２はボート回路２１を通
して、セーブ動作が完了したことを記憶制御装置１０に
知らせる。セーブ動作が完了したことを受信した記憶制
御装置１０はボート回路１１を通してチャネルｌＫ、−
ｔ！−、グ′動作が完了したことを知らせる。
以上のようにして、半導体記憶素子２３に記憶されたデ
ータが磁気ディスク装置３２に退避され。
ータが磁気ディスク装置３２に退避され。
この後、電子計算機システムの電源を落としてもデータ
の保存は保障される。
の保存は保障される。
以上、説明したとおり、本実施例によれば、電子計算機
システムの動作時には、高速な半導体記憶素子を、電源
断時に祉不揮発性の磁気ディスク装置を用いることによ
り、高性能の外部記憶装置としての半導体記憶システム
が得られる。
システムの動作時には、高速な半導体記憶素子を、電源
断時に祉不揮発性の磁気ディスク装置を用いることによ
り、高性能の外部記憶装置としての半導体記憶システム
が得られる。
なお、本実施例において拡、チャネル及び磁気ディスク
装置もそれぞれ１つとしたが１本発明はこれに限定され
ることなく、チャネルの数が多い場合についてはその規
模の大きさに合せて適切な数とすることにより所望の効
果が得られる。
装置もそれぞれ１つとしたが１本発明はこれに限定され
ることなく、チャネルの数が多い場合についてはその規
模の大きさに合せて適切な数とすることにより所望の効
果が得られる。
（発明の効果）
以上、詳細に説明したとおり、本発明によれば上記の構
成により、高性能の外部記憶装置としての半導体記憶シ
ステムが得られ、その効果は犬である。
成により、高性能の外部記憶装置としての半導体記憶シ
ステムが得られ、その効果は犬である。
第１図は本発明の一実施例を示すブロック内である。
１・・・・・・チャネル、２・・・・・・半導体記憶シ
ステム、１０・・・・・・記憶制御装置、１１・・・用
ボート回路。
ステム、１０・・・・・・記憶制御装置、１１・・・用
ボート回路。
Claims (1)
- 【特許請求の範囲】 少なくとも１つのチャネルに接続される第１のホード回
路を含み前記チャネルとの間でデータの送受を行う記憶
制御装置と、少なくとも１つの前記記憶制御装置と接続
される第２のボート回路とデータを記憶する半導体記憶
素子と前記第２のポート回路を介して前記記憶制御装置
と前記半導体記憶素子との間でデータの記憶／読出しを
行う半導体記憶素子制御回路から成る半導体記憶装置と
。 少なくとも１つの磁気ディスク装置を含み少なくとも１
つの前記半導体記憶装置の前記半導体記憶素子制御回路
に接続され前記磁気ディスク装置と前記半導体記憶素子
制御回路との間でデータの送受を行うことにより前記半
導体記憶素子に記憶されたデータを前記磁気ディスク装
置に退避しまた前記磁気ディスク装置に退避したデータ
紮前記半導体記憶素子に再記憶せしめる磁気ディスク制
御装置から成る補助記憶サブシステムとから構成される
ことを特徴とする半導体記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072135A JPS60215262A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072135A JPS60215262A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215262A true JPS60215262A (ja) | 1985-10-28 |
Family
ID=13480540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072135A Pending JPS60215262A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215262A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004252933A (ja) * | 2002-06-03 | 2004-09-09 | Thomson Licensing Sa | メタデータ項目の伝達を制御する方法 |
-
1984
- 1984-04-11 JP JP59072135A patent/JPS60215262A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004252933A (ja) * | 2002-06-03 | 2004-09-09 | Thomson Licensing Sa | メタデータ項目の伝達を制御する方法 |
| US7934195B2 (en) | 2002-06-03 | 2011-04-26 | Thomson Licensing | Method for controlling the propagation of metadata items |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240020024A1 (en) | Non-volatile memory storage for multi-channel memory system | |
| US10783934B2 (en) | Power management integrated circuit with dual power feed | |
| US8037322B2 (en) | Power consumption reduction device for data backup | |
| JPS60215262A (ja) | 半導体記憶システム | |
| US20210294521A1 (en) | Semiconductor device | |
| JPS60215264A (ja) | 半導体記憶システム | |
| JPS60215263A (ja) | 半導体記憶システム | |
| JPS61201356A (ja) | 記憶装置 | |
| JPS61190644A (ja) | キヤツシユデイスクサプシステム | |
| JPS6331806B2 (ja) | ||
| JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
| JP2701323B2 (ja) | 半導体外部記憶装置 | |
| JPS60201430A (ja) | 半導体記憶システム | |
| JPS5931743B2 (ja) | 二重化システム | |
| JPS62140154A (ja) | 記憶装置のデ−タ保持方式 | |
| JPH04358243A (ja) | 半導体ディスク装置 | |
| JPS5665257A (en) | Data transfer system between external memory devices | |
| JPH01297756A (ja) | データ転送制御装置 | |
| JP2002366265A (ja) | 半導体ディスク装置 | |
| JPS61198489A (ja) | バブルカセツト装置 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPS59114661A (ja) | 磁気デイスクインタフエイス装置 | |
| JPH04321126A (ja) | データ処理装置 | |
| JPH05282107A (ja) | 外部記憶装置 | |
| JPS63180155A (ja) | 多重書きフアイルサブシステム |