JPH02201679A - システム構成認識方式 - Google Patents

システム構成認識方式

Info

Publication number
JPH02201679A
JPH02201679A JP2106889A JP2106889A JPH02201679A JP H02201679 A JPH02201679 A JP H02201679A JP 2106889 A JP2106889 A JP 2106889A JP 2106889 A JP2106889 A JP 2106889A JP H02201679 A JPH02201679 A JP H02201679A
Authority
JP
Japan
Prior art keywords
signal
system bus
expansion
adapter
sli
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2106889A
Other languages
English (en)
Inventor
Takehiko Kurashige
剛彦 蔵重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2106889A priority Critical patent/JPH02201679A/ja
Publication of JPH02201679A publication Critical patent/JPH02201679A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、情報処理システムに用いられるシステム構成
認識方式に係り、特に基本システムバスと拡張システム
バスとの間のアダプタに、拡張システムバスのモジュー
ルを構成認識対象に含ムか否かを拡張側の状態に応じて
判断する機能をもたせた情報処理システムのシステム構
成認識方式(従来の技術) 先ず、構成拡張のないシステム構成認識方式について説
明する。
ここでは−例として、第2図に示すようなシステムを考
える。
第2図に於いて、2■はCI)U、22はメモリモジュ
ール、23(1) 、 23(2) 、・・・23(n
)はそれぞれ■0モジュール(101,IO2,・・・
Ion)である。24はアドレスバス(A−BUS)、
25はデータバス(D−BUS)  2Gはコマンドバ
ス(C−BUS)であり、この各ハス24.25.26
は上記モジュール2L 22.23(1) 、 23(
2) 、・・・・・と接続されている。27(1) 、
 27(2) 、−27(n)はそれぞれ各モジュール
間にディジーチェン接続されたセレクト信号線上のセレ
クト信号である。また上記メモリモジュール22、及び
IOモジュール23(1) 、 23(2) 、・・・
は、それぞれモジュールの種別を表わすID番号を持っ
ている。
この第2図に示すシステムの動作を説明する。
ディジーチェン接続されたセ1ツク)・信号27(1)
 。
27(2) 、・・・はCPU21か制御している。メ
モリモジュール22、IOモジュール23(1) 、 
23(2) 、・・・は、SLI信号(セレクト信号入
力端の入力信号)がオフ(OF F)のとき、SLO信
号(セレクト信号出力端の出力信号)もオフ(OFF)
する。
従って、CPU21がSLO信号をオフすると、セレク
ト信号27(+、) 、 27(2) 、・・・は順次
オフしてゆき、最終的にセレクト信号27(n)により
CPU2](1)SLI信号がオフされる。
構成認識動作は、CPU21がSLO信号をオンにする
ことにより開始される。メモリモジュール22、及び1
0モジユール23(1) 、 23(2) 、・・は、
SLI信号かオン、SLO信号かオフであるときに構成
認識コマンドに対して、データバス25に自己モジュー
ルのID番号を出力し応答する。応答したモジュールは
応答直後にSLO信号をオンにする。
上記システム4;y、成認識手段に於いて、CPU21
はS L O(ハリをオフからオンにした後、構成認識
コマンドを逐次発行することによりシステム構成を認識
でき、CPU2+のS L I (2号かオンすること
により構成認識の完了を知る。
次に第3図に示すような構成拡張されたシステムを考え
る。ここで、3jは基本筐体301内のシステムバスで
、CPUはこのハスをコントロールする。32は」量比
ンステムバス31に接続された、構成拡張用のアダプタ
モジュール(ADPl、)、33は拡張筐体302内の
システムハス、34はシステムバス33をコントロール
するJM構成拡張用アダプタモジュール(AI)P2)
である。35は」−記両アダブタモジュール301 、
302のインターフェイス信号である。
構成拡張には以下の条件がある。
1)、拡張筐体は、基本筐体とは別電源。
2)、拡張側電源は、基本側電源かオンしているときは
オン/オフしない。
3)、構成拡張用のアダプタモジュール(ADPl)は
、拡張側電源がオフしているときは動作しない。
4)、拡張側の電源がオンのとき、CPUは拡張側に接
続されたモジュールを基本側と同様にアクセスできる。
このような構成拡張されたシステム構成を対象としたと
き、従来技術では、拡張側の構成を認識できないという
問題があった。
(発明が解決しようとする課題) 上記したように従来では、拡張側の電源がオンのとき、
CPUが拡張側に接続されたモジュールを基本側と同様
にアクセスできる構成拡張されたシステムを対象とした
とき、拡張側の構成を認識できないという問題があった
本発明は上記実情に鑑みなされたもので、構成拡張され
たシステムに於いて拡張側か電源オフのときは基本側の
みの構成を、又、拡張側が電源オンのときは拡張側を含
めた構成を自動的に認識することのできるシステム構成
認識方式を提9%することを目r白とする。
[発明の構成コ (課題を解決するための手段及び作用)本発明は、基本
側システムバスから(1)SLI信号を拡張側システム
バスのSLO信号としテ出力し、基本側システムバスへ
のSLO信号は、拡張側が電源オフのときは基本側シス
テムバス(1)SLI信号を、拡張側が電源オフのとき
は拡張側システムバスSLI信号を出力することにより
、構成認識に使用するセレクト信号のデイジー接続を、
拡張側が電源オフのときは基本側たけで、拡張側が電源
オンのときは拡張側まで含めた接続構成にし、構成拡張
されたシステムの運転状態での構成の自動認識を実現す
る。
これにより、構成拡張されたシステムに於いて、拡張側
の電源オン/オフに拘らず運転状態の構成が自動認識で
きるため、自動コンフィグレーショ等が可能となる。
(実施例) 以下図面を参照して本発明の一実施例を説明する。
第1図は本発明の一実施例を示すブロック図である。
図中、■は基本側アダプタ(ADPI)であり、基本側
システムバスのインターフェイスと、拡張側アダプタの
インターフェイスを有する。2は拡張側アダプタ(AD
P2)であり、基本側アダプタのインターフェイスと、
拡張側システムバスのインターフェイスを有する。3は
基本側システムバスであり、CPU (本図には表れな
い)がコントロールする。4は拡張側システムバスであ
り、拡張側アダプタがコントロールする。5はSLI信
号であり、拡張側システムバスに接続された1つ前のモ
ジュールのSLO信号か入力される。6ババス信号であ
り、アドレス、デコーダ、コマンドの信号等で構成され
る。7はSLO信号であり、アダプター、2間のパワー
オン信号(PWON)かオンのときは、アダプター、2
間(1)SLI信号10が基本側システムバス3に出力
され、又、オフのときは、基本側システムバス3のS 
L I (,4号5か同バス3に出力される。8はアダ
プタ1.2間のSLO信号であり、基本側システムバス
3(1)SLI信号5からアダプター内のレシーバ(R
)、及びドライバ(D)を経由してアダプタ2に出力さ
れる。9はアダプタ1.2間のバス信号である。
10はアダプタ1.2間(1)SLI信号であり、拡張
側システムバス4(1)SLI信号14からアダプタ2
内のレシーバ(R)、及びドライバ(D)を経由して基
本側アダプターに出力される。11はパワーオン信号(
PWON)であり、拡張側の電源がオンしていることを
表わす。12は拡張側システムバス4へのSLO信号で
あり、アダプター、2間のSLO信号8が拡張側アダプ
タ2内のレシーバ(R)、及びドライバ(D)を経由し
て拡張側システムバス4へ出力されるもので、拡張側シ
ステムハス4に接続された次の(1つ後ろの)モジュー
ル(1)SLI信号になる。13は拡張側システムバス
4のバス信号である。14は拡張側システムバス4から
(1)SLI信号で、拡張側システムバス4に接続され
た最終モジュールのSLO信号を拡張側システムバス4
から(1)SLI信号として入力している。
ここで第1図を参照して本発明の一実施例に於ける動作
を説明する。
まず、拡張側か電源オフのときの動作を説明する。
CPUがSLO信号をオフすると、基本側アダプタ1の
1つ前のモジュールまではSLI信号がオフなので、S
LO信号もオフし、基本側アダプタ1(1)SLI信号
5はオフとなる。
基本側アダプタ1内では、拡張側アダプタ2からのパワ
ーオン信号(PWON)かオフであるため、SLO信号
7には1つ前のモジュールから(1)SLI信号5がそ
のままオフで出力される。
基本側アダプタ■からのSLO信号8かオフで、基本側
アダプタ1の次のモジュールにSLI信号として出力さ
れると、それ以降のモジュールのSLO信号がオフとな
り、最終的にCPU(1)SLI信号がオフとなる。
次にCPUがSLO信号をオンにして「構成認識コマン
ド」を逐次発行すると、そのコマンド発行毎にCPUの
次のスロットから順次SLO信号かオンしていき、基本
側アダプタ1の1つ前のモジュールが応答した直後は基
本側アダプタ1(1)SLI信号5がオンとなる。この
状態では、基本側アダプタlのSLO信号7は拡張側ア
ダプタ2からのパワーオン信号(PWON)がオフであ
るため、そのままオンが出力される。その後さらに「構
成認識コマンド」を逐次発行してゆくと最終モジュール
が応答した後に最終モジュールのSLO信号がオンし、
その結果、CPUはSLI信号がオンしたことにより、
構成認識が完了したことを知る。
以上のように拡張側が電源オフの場合、基本側1 ] だけのシステム構成がCPUによって認識される。
次に、拡張側が電源オンのときの動作を説明する。CP
UがSLO信号をオフにしてから基本側アダプタ1(1
)SLI信号にオフが伝わった状態では基本側アダプタ
1(1)SLI信号はそのままアダプタ間のインターフ
ェイスのSLO信号を経由して拡張側アダプタ2に入力
され、拡張側システムバス4にSLO信号として出力さ
れる。
拡張側システムバス4側に接続された、拡張側アダプタ
2の次のモジュールからは、同様にSLI信号かオフと
なるため、それぞれのSLO信号がオフとなり、拡張側
最終モジュールのSLO信号のオフ状態がSLI信号に
伝わる。拡張側アダプタ2の拡張側システムバス4から
(1)SLI信号のオフ状態は、そのままアダプタ間イ
ンターフェイス(1)SLI信号を経由して基本側アダ
プタ1に入力されるが、基本側アダプタ1内では拡張側
アダプタ2からのパワーオン信号(PWON)がオンで
あるため、基本側システムバス3のSLO信号は拡張側
アダプタ2からのSLO信号のオンか出力される。
その後の「構成認識コマンド」からは基本側アダプタ1
の次のモジュールから逐次応答していき、基本側システ
ムバス8の最終モジュールが応答すると、CPU(1)
SLI信号がオンになり、構成認識が完了する。
以上のように、拡張側電源かオンの場合、拡張側システ
ムバス4に接続されたモジュールを含めたシステム構成
かCPUによって認識される。
このように、構成拡張されたシステムに於いて、拡張側
か電源オフのときは基本側のみの構成を、又、拡張側が
電源オンのときは拡張側を含めた構成を自動的に認識す
ることができる。
[発明の効果] 以上詳記したように本発明のシステム構成認識方式によ
れば、基本システムバスと拡張システムハス間をコント
ロールするアダプタに於いて、上記基本システムバス側
に接続された、」量比アダプタの一つ前のモジュールが
SLO信号として出力し、上記アダプタが上記基本シス
テムバスを介して同バス(1)SLI信号として入力す
る第1の信号と、上記アダプタが上記基本システムバス
のSLO信号として出力し、上記基本システムバス側に
接続された、上記アダプタの次のモジュールがSLI信
号として入力する第2の信号と、上記アダプタ内に存在
し、拡張側の電源オン/オフ状態を表わす第3の信号と
、上記第1の信号を」量比拡張システムバスのSLO信
号として出力し、拡張システムバス側に接続された次の
モジュールがSLI信号として入力する第4の信号と、
上記拡張システムバス側に接続された最後のモジュール
がSLO信号として出力し、上記アダプタが上記拡張シ
ステムバスから同バス(1)SLI信号として入力する
第5の信号と、上記第3の信号が拡張側の電源オフを示
しているとき上記第1の信号を上記第2の信号として出
力し、上記第3の信号が拡張側の電源オンを示している
とき上記第5の信号を上記第2の信号として出力する手
段とを備えてなる構成としたことにより、拡張側が電源
オフのときは基本側のみの構成を、又、拡張側が′電源
オフ 4 ンのときは拡張側を含めた構成を自動認識できる。
【図面の簡単な説明】
第1図は本発明の一実施例による構成を示す回路ブロッ
ク図、第2図、及び第3図はそれぞれ従来の構成を説明
するためのブロック図である。 1・・・基本側アダプタ(ADPI)  2・・・拡張
側アダプタ(ADP2 ) 、3・・・基本側システム
バス、4・・・拡張側システムバス、5 、 In、 
14・・・SLI信号、B、9,1.3・・・バス信号
(BUS)7.8.12・・・SLO信号、11・・・
パワーオン信号(PWON)。 出願人代理人 弁理士 鈴江弐J3 第 図

Claims (1)

  1. 【特許請求の範囲】 基本システムバスと拡張システムバスとの間を制御する
    アダプタに於いて、 上記基本システムバス側に接続された上記アダプタの一
    つ前のモジュールがSLO信号として出力し、上記アダ
    プタが上記基本システムバスを介して同バスのSLI信
    号として入力する第1の信号と、 上記アダプタが上記基本システムバスのSLO信号とし
    て出力し、上記基本システムバス側に接続された上記ア
    ダプタの次のモジュールがSLI信号として入力する第
    2の信号と、 上記アダプタ内に存在し、拡張側の電源オン/オフ状態
    を表わす第3の信号と、 上記第1の信号を上記拡張システムバスの SLO信号として出力し、拡張システムバス側に接続さ
    れた次のモジュールがSLI信号として入力する第4の
    信号と、 上記拡張システムバス側に接続された最後のモジュール
    がSLO信号として出力し、上記アダプタが上記拡張シ
    ステムバスから同バスのSLI信号として入力する第5
    の信号と、 上記第3の信号が拡張側の電源オフを示しているとき上
    記第1の信号を上記第2の信号として出力し、上記第3
    の信号が拡張側の電源オンを示しているとき上記第5の
    信号を上記第2の信号として出力する手段とを具備し、 上記基本システムバス側に接続されたCPUが自己のS
    LO信号をオフからオンにした後、上記CPU(1)S
    LI信号がオンになるまで構成認識コマンドを逐次発行
    することにより、拡張側が電源オフのときは上記基本シ
    ステムバス上のシステム構成を自動認識し、拡張側が電
    源オンのときは上記拡張システムバスを含めたシステム
    構成を自動認識することを特徴としたシステム構成認識
    方式。
JP2106889A 1989-01-31 1989-01-31 システム構成認識方式 Pending JPH02201679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2106889A JPH02201679A (ja) 1989-01-31 1989-01-31 システム構成認識方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2106889A JPH02201679A (ja) 1989-01-31 1989-01-31 システム構成認識方式

Publications (1)

Publication Number Publication Date
JPH02201679A true JPH02201679A (ja) 1990-08-09

Family

ID=12044568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106889A Pending JPH02201679A (ja) 1989-01-31 1989-01-31 システム構成認識方式

Country Status (1)

Country Link
JP (1) JPH02201679A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0542143A (ja) * 1991-08-20 1993-02-23 Fujitsu Ltd スタツク接続方式の超音波プローブおよび超音波診断装置ならびに超音波診断システム
US6975472B2 (en) * 2003-09-12 2005-12-13 Seagate Technology Llc Head with heating element and control regime therefor
JP2008097523A (ja) * 2006-10-16 2008-04-24 Omron Corp Plc装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0542143A (ja) * 1991-08-20 1993-02-23 Fujitsu Ltd スタツク接続方式の超音波プローブおよび超音波診断装置ならびに超音波診断システム
US6975472B2 (en) * 2003-09-12 2005-12-13 Seagate Technology Llc Head with heating element and control regime therefor
JP2008097523A (ja) * 2006-10-16 2008-04-24 Omron Corp Plc装置

Similar Documents

Publication Publication Date Title
US4975838A (en) Duplex data processing system with programmable bus configuration
US5070476A (en) Sequence controller
JPH02201679A (ja) システム構成認識方式
KR100441533B1 (ko) 반도체장치에사용된주변디바이스식별방법
JPS6091475A (ja) ストアドプログラム式自動化装置
EP0268342A1 (en) Coordination of processing elements in a multiprocessor computer
JP2859184B2 (ja) フィールドプログラマブルゲートアレイ
JP2003124947A (ja) シリアル通信方式によるデージーチェーン・データ入出力システム
JP3353819B2 (ja) インテリジェント系ボードとコンソール端末との接続機構および接続方法
JPS6027035A (ja) 入出力装置の遠隔保守方式
JPS6246897B2 (ja)
JP2842803B2 (ja) Pcカード
KR920002667B1 (ko) 로컬버스 콘트롤 서브 유니트
SU1456966A1 (ru) Устройство управлени доступом к системной магистрали в двухпроцессорной системе
JPS5860361A (ja) オンラインデバッグ方法
JPH0114616B2 (ja)
JPS58106932A (ja) 端末機認識装置
JPH0363098B2 (ja)
JPS58184629A (ja) デイジタル計算機のための優先度制御回路
JPH0229844A (ja) 入出力装置の割込制御方式
JPH06223046A (ja) バストレース実行方法
JPH05134976A (ja) セレクシヨン応答回路
JPH053018B2 (ja)
JPS6086607A (ja) デ−タ・プロセスの順序制御方式
JPH05143521A (ja) 情報処理システムおよびそれを使用した入出力命令応答方式