KR920002667B1

KR920002667B1 - 로컬버스 콘트롤 서브 유니트

Info

Publication number: KR920002667B1
Application number: KR1019890019505A
Authority: KR
Inventors: 이규호; 이장선
Original assignee: 재단법인한국전자통신연구소; 경상현
Priority date: 1989-12-26
Filing date: 1989-12-26
Publication date: 1992-03-31
Also published as: KR910012939A

Abstract

내용 없음.

Description

로컬버스 콘트롤 서브 유니트

제1도는 본 발명의 블럭 구성도.

제2a, b도는 본 발명의 어드레스 및 데이타 래치의 콘트롤 신호들을 나타낸 개략도.

제3도는 본 발명의 어드레스 디코우더의 구성을 나타낸 블럭도.

제4도는 본 발명의 로컬 디코우더의 출력상태를 나타낸 블럭도.

제5도는 본 발명의 로컬 사이클 콘트롤러의 출력상태를 나타낸 블럭도.

제6도는 본 발명의 로컬 사이클 콘트롤러의 동작상태를 나타낸 플로우챠트.

* 도면의 주요부분에 대한 부호의 설명

1 : 로컬 메모리 2 : 어드레스 래치

2a, 2b, 2c, 2d : 데이타 래치 3 : 로컬 사이클 콘트롤러

4 : 스페이서 디코우더 5 : 로컬 디코우더

본 발명은 다중처리 시스템에서의 로컬버스 콘트롤러에 관한 것으로 특히 타임-멀티플랙싱(Time-multiplexing)방식으로 전달되는 로컬버스의 어드레스/데이타 신호선들을 어드레스 신호선과 데이타 신호선으로 분리시키거나 분리되어 전달된 어드레스 및 데이타 신호선을 로컬버스의 프로토콜에 맞게 어드레스 데이타 신호선에 전달되도록 한 로컬버스 서브 유니트에 관한 것이다.

다중처리 시스템의 로컬버스는 어드레스 신호선과 데이타 신호선을 분리시키지 않고 동일한 32비트 신호선을 타임-멀티플랙싱 방식으로 운용하는 프로토콜을 지니고 있지만, 시스템 버스는 32비트의 어드레스 신호선과 64비트의 데이타 신호선을 갖고 있기 때문에 이를 사이에서 효과적인 신호 전달 경로를 만들어주어야만 한다.

이에 따라 본 발명은 로컬버스와 시스템 버스간의 효과적인 신호전달 작용을 행하도록 한 로컬버스 콘트롤 서브 유니트를 제공하는 것을 목적으로 한다.

이를 위하여 본 발명은 래치와 로컬 사이클 콘트롤러와 스페이스 디코우더 및 로컬 디코우더로 이루어진 로컬버스 인터페이스 및 로컬 메모리로 구성하여 시스템 버스와 로컬버스간의 신호전달이 원활히 이루어지도록 한다.

본 발명을 첨부 도면에 의거 상세히 기술하여 보면 다음과 같다.

제1도는 전체적인 구성을 블럭으로 나타낸 것으로, ROM과 RAM과 RTC(Real Time Clock)및 다수의 레지스터(REG)로 이루어진 로컬 메모(1)와, 어드레스와 데이타 신호선등을 분리시키는 어드레스 래치(2) 및 데이타 래치(2a),(2b),(2c),(2d)들과, 래치의 입출력을 제어하여 로컬버스 프로토콜을 실현시키는 로컬 사이클 콘트롤러(3)와, 트랜잭션의 호출(access)영역을 구분하여 스페이스 디코우더(4)와, 로컬 메모리내의 각 디바이스들을 선택하는 로컬 디코우더(5) 및 내부의 각 라인들을 선택적으로 연결하여 주는 라인선택부(6)들로 구성한다.

제2도는 시스템 버스와 로컬버스 프로토콜을 인터페이스하기 위한 어드레스 래치 및 데이타 래치에서 정보의 입출력을 양방향으로 콘트롤하는 콘트롤 신호들을 나타낸 것이다.

제2a도는 어드레스 래치(2)의 어드레스 전송동작의 경우를 도시한 것으로, 상기 어드레스 (2)는 시스템 버스로 어드레스를 보내거나 시스템 버스로부터 어드레스를 받아들이는 인터페이스의 기능을 한다.

여기서 aonq는 로컬버스의 어드레스를 시스템 버스로 출력하기 위해 어드레스 래치(2)로 정보를 입력시키는 제어신호이고, aodq는 상기 어드레스 (2)에 입력된 상기 로컬버스의 어드레스를 시스템 버스로 출력시키는 제어신호이며, ainq는 시스템 버스로부터의 어드레스를 로컬버스로 전달하기 위하여 상기 어드레스 래치(2)로 입력시키는 제어신호이고, aidq는 상기 어드레스 래치(2)에 입력된 어드레스를 로컬버스로 출력시키는 제어신호이다.

제2b도는 데이타 래치 (2a∼2d)의 데이타 전송동작의 경우을 도시한 것으로 상기 데이타 래치(2a∼2d)는 데이타를 시스템 버스로 보내거나, 즉 읽기 모우드 중이거나, 데이타를 시스템 버스로부터 받아들이는, 즉 쓰기 모우드의 기능을 하는 인터페이스의 작용을 한다.

제2b도에서는 상기 데이타 래치(2a∼2d)중 하나의 데이타 래치 동작에 대해서 설명하고 기타의 데이타 래치의 설명은 동일하기 때문에 생략한다.

여기서 dwnq는 데이타를 시스템 버스로 출력시키기 위해 즉 쓰기 모우드를 의해 상기 데이타 래치로 정보를 입력시키는 제어신호이고, dwdq는 상기 데이타 래치에 입력된 데이타를 시스템 버스로 출력시키는 제어신호이며, drnq는 시스템 버스로부터의 데이타를 로컬버스로 전달하기 위해 즉, 읽기 모우드를 위해 상기 데이타 래치로 정보를 입력시키는 제어신호이고, drdq는 상기 데이타 래치에 입력된 데이타를 로컬버스로 출력시키는 제어신호이다.

이와 같은 콘트롤 신호는 로컬 사이클 콘트롤러(3)에 의해 적절한 시기에 만들어진다.

제3도는 스페이스 디코우더(4)와 로컬 디코우더(5)를 합한 어드레스 디코우더의 구성을 도시한 것으로, 로컬버스의 어드레스 페이즈에서 어드레스 페리티인 AP신호가 어서트(assert)되었을때 인에이블되는 스페이스 디코우더(4)는 AD(A32.....A24)를 디코우딩하여 시스템 콘트롤 유니트에서 사용하는 어드레스 영역(SCB), 하드웨어 시험영역(HWTEST), 공유메모리 영역(SHATED) 또는 로컬 메모리 영역 (LOCAL)인가를 구분하여 해당되는 신호를 어서트하고, 사용하지 않은 영역이나 정의되지 않은 영역인 경우에는 버스에러신호(BUSERROR)를 어서트한다.

그리고 상기 어드레스 래치(2)에 입력된 어드레스 값을 출력시키는 제어신호(aodg)와 로컬 버스의 캐쉬인히비트(cache inhibit)의 신호(CI)가 어서트되면 인에이블 되는 로컬 디코우더(5)는 로컬버스의 어드레스신호선 LA(LA23...LA15,La7,La..4)를 디코우딩하여 로컬 메모리(1)내에 있는 ROM, RAM, 레지스터 (REG) 또는 RCT의 디바이스를 선택하는 신호들을 각각 AND 게이트 (A1),(A2),(A3),(A4)의 일측으로 인가되도록 하는 한편, 해당하는 디바이스가 없는 경우에는 AND 게이트(A5)의 일측으로 인가되도록 하고, 스페이스 디코우더(4)의 로컬 메모리 신호(LOCAL)가 AND 게이트(A1)∼(A5)의 타측으로 인가되도록 하여 로컬 메모리 신호가 어서트라는 경우에만 각 AND 게이트(A1)∼(A5)의 출력단에서 ROM, RAM, REG, RCT의 디바이스를 선택하는 신호 또는 로컬버스 에러시호(LBUSERROR)가 출력되도록 하며, 각 디바이스(ROM), (RAM), (REG), (RCT)에는 할당된 어드레스 영역을 어드레싱할 어드레스 신호선이 입력되도록 한 것이다.

제4도는 로컬 디코우더에서 출력되는 신호를 더 상세히 나타낸 것으로, 로컬 디코우더(5)에서 출력되는 신호 romcs ROM 칩 선택을, ramcs는 RAM칩 선택을, rtccs는 RTC칩 선택을, int tegcs는 인터럽트 레지스터 칩 선택을, sysregcs는 시스템 레지스터 칩 선택을 srcs0는 상대 레지스터 0칩 선택을, srcs1는 상태 레지스터 1선택을 drcs0는 콘트롤 레지스터 0칩 선택을, drcs1는콘트롤 레지스터 1칩 선택을, ihsrcs는 인터럽트 핸들러 상태 레지스터 칩 선택을, ihcrcs는 인터럽트 핸들러 콘트롤 레지스터 칩선택을, irsrcs는 인터럽트 요청기 레지스터 칩 선택을, ircrcs는 인터럽트 콘트롤 레지스터 칩 선택을, iackres는 인터럽트 응답 콘트롤 레지스터 칩 선택을, reg filecs는 레지스터 파일칩 선택을, pprcs는 프로세스 우선레지스터 칩 선택을, evectfilecs는 E-타입 벡터 파일 칩 선택을, nvectfilecs는 N-타입 백터 파일 칩 선택을, ivectfilecs는 I-타입 백터 파일 칩 선택을, qvectfilecs는 Q-타입 벡터 파일 칩 선택을 위한 신호가 각각 출력된다.

제5도는 로컬 사이클 콘트롤러에서 출력되는 신호들을 나타낸 것으로, 스페이스 디코우더로부터 입력되는 로컬 메모리 영역(COCAL) 및 공유 메모리 영역(SHARED)의 신호와, 로컬버스의 콘트롤 신호(C〈6..0〉)및 콘트롤 신호의 패리티 신호 (CP)와, 버스응답 신호(BA)와, 라인선택부(6)를 사용할 때 로컬 아비터(도면에 도시되지 않음)로부터 받는 허가신호(local grant)와, 로컬 메모리 (1)의 각 싸이드로부터의 응답신호(local stop) 및 클럭신호(CLK)들이 입력되고, 로컬버스의 시스템 상태신호(SSx)와, 라인 선택부(6)를 사용하기 위해 로컬 아비터로 보내는 요청신호(local reg)와, 로컬 메모리(1)를 요청할 때 트랜잭션의 시작신호(local start)와, 트랜잭션의 종류를 알려주는 신호(local read) 및 (local write)들이 출력되는 로컬 사이클 콘트롤러(3)에서는 어드레스 래치 콘크롤 신호(aonq), (aodq), (aihq), (aidq)와 데이타 래치콘트롤 신호(dwnq 0,1,2,3,), (dwdq 0,1,2,3), (drnq 0,1,2,3), (drdq 0,1,2,3)들을 적절할 때 출력하는 것이다.

상기 로컬 사이클 콘트롤러(3)에서 출력되는 제반신호들은 어드레스 래치(2) 및 데이타 래치(2a~2d)를 제어하는 신호들이다.

제6도 (가), (나)는 로컬 메모리를 호출하는 읽기/쓰기의 트랜잭션이 수행될 때의 로컬 사이클 콘트롤러(3)의 동작상태를 나타낸 것이다.

(가)도는 읽기 트랜잭션의 기능을 수행하는 상태를 나타낸 것으로, 어드레스 래치를 사용중인가를 확인하여 (단계 10), 사용하지 않은 경우에만 어드레스 페이즈 신호(AP)와 캐쉬 인히비트 신호(CI) 및 읽기 신호(RD)가 모두 입력되었는가를 확인하고(단계 11), AP 와 CI 및 RD가 모두 입력된 경우에만 어드레스 데이타 신호선이 주어진 어드레스 래치를 온시키면서(단계 12) 어드레스 페이즈의 응답신호(OK)를 출력시킨다(단계 13). 동시에 슬라이브 디바이스로 사이클을 시작하는 신호(aonq와 aodq)를 출력한다(단계 14).

그리고 여기서 데이타 페이즈의 시작을 의미하는 신호(DP)와 마지막 데이타 전송신호(LDT)가 입력되기를 기다리다가(단계 15), 입력되면 각 디바이스로부터의 응답신호(local-stop)를 기단린다(단계 16).

여기서 응답신호(local-stop)가 입력되면 매스터로 데이타 종료신호(EOP)를 출력한다.

한편 제2b도는 쓰기 트랜잭션의 기능을 수행하는 상태를 나타낸 것으로, 어드레스 래치를 사용중 인가를 확인하여 (단계 20), 사용하지 않는 경우에만 어드레스 페이즈 신호(AP)와 캐쉬 인히비트 신호(CI) 및

가 모두 입력되었는가를 확인하고,(단계 21), AD와 CI가 모두 입력된 경우에만 어드레스/데이타 신호선이 주어진 어드레스 래치를 온시키면서(단계 22), 어드레스 페이즈의 응답신호(OK)를 출력시킨다(단계 23).

동시에 슬라이브 디바이스로 사이클을 시작하는 신호(aonq)와 (aodq)를 출력한다(단계 24).

그리고 여기서 데이타 페이즈의 시작을 의미하는 신호(DP)와 마지막 데이타 전송신호(LDT)가 입력되기를 기다리다가(단계 25), 입력이 되면 데이타 래치를 온시면서 (단계 26), 응답신호(local-stop)를 기다린다(단계 27).

각 디바이스로부터 응답신호(local-stop)가 입력되면 트랜젝션의 시작신호(local start)와 종류를 알려주는 신호(local-write)를 출력시키고(단계 28), 매스터로 데이타 종료신호(EOD)를 출력시키면서(단계 28)시이클을 종료하는 것이다.

따라서, 본 발명은 슬라이브 디바이스(ROM,RAM,RTC,REG)가 구비된 로컬 메모리(1)와, 어드레스와 데이타 신호선을 분리시키는 어드레스 래치 및 데이타 래치(2), (2a), (2b), (2c), (2d)들과, 래치의 입출력을 제어하면서 로컬 프로토콜을 실현하는 로컬 사이클 콘트롤러(3)와, 트랜잭션의 호출 영역을 구분하는 스페이스 디코우더(4)와, 각 디바이스들을 선택하는 로컬 디바이스(5)로 구성함으로써 시스템 버스와 로컬버스간의 신호전달이 원활해지도록 한 것임을 알 수 있다.

Claims

ROM과 RAM과 RTC 및 다수의 REG의 슬라이브 디바이스가 구비된 로컬 메모리(1)와, 어드레스와 데이타 신호선들을 분리시키고, 양방향성의 래치로 구성된 어드레스 래치(2) 및 데이타 래치(2a), (2b), (2c), (2d)들과, 트랜젝션의 호출 영역을 구분하는 스페이스 디코우더(4)와, 상기 스페이스 디코우더(4)에서 출력되는 로컬 메모리 신호가 입력될 때 상기 로컬 메모리(1)의 각 디바이스를 선택하는 신호를 출력하는 로컬 디코우더(5)와, 상기 로컬 메모리(1)를 호출하는 읽기/쓰기의 트랜젝션이 수행될 때 다음의 스텝들을 수행하는 로컬 사이클 콘트롤러(3)와, 사이 로컬 사이클 콘트롤러(3)의 읽기 트랜잭션의 스텝은 상기 어드레스 래치(2)를 사용중인가를 확인하여, 사용하지 않는 경우에만, 어드레스 페이즈 신호(AP)와, 캐쉬 인히비트 신호(CI) 및 읽기신호(RD)의 입력을 확인하는 단계와, 상기의 신호 AP와 CI 및 RD가 모두 입력된 경우에만 어드레스 데이타 신호선이 주어진 상기 어드레스 래치(2)를 온시키면서 어드레스 페이즈의 응답신호(OK)를 출력하고, 동시에 슬라이브 디바이스로 사이클을 시작하는 래치제어신호 aonq와 aodq를 출력하는 단계와, 그리고 데이타 페이즈의 개시신호(DP)와 마지막 데이타 전송신호(LDT)가 입력되기를 기다리다가 입력되면 각 디바이스로부터의 응답신호(local-stop)를 기다리는 단계와, 여기서 응답신호(local-stop)가 입력되면 매스터로 데이타 종료신호(EOP)를 출력하는 단계를 포함하고, 상기 로컬 사이클 콘트롤러(3)의 쓰기 트랜잭션의 스텝은 상기 어드레스 래치(2)를 사용중인가를 확인하여 사용하지 않는 경우에만 어드레스 페이즈 신호(AP)와 캐쉬 인히비트 신호(CI) 및
의 입력을 확인하는 단계와, 상기의 신호 AD와 CI및
가 모두 입력된 경우에만 어드레스/데이타 신호선이 주어진 어드레스 래치(2)를 온시키면서 어드레스 페이즈의 응답신호(OK)를 출력하고 동시에 슬라이브 디바이스로 사이클을 시작하는 신호 aonq와 aodq를 출력하는 단계와 그리고 데이타 페이즈의 개시신호(DP)와마지막 데이타 전송신호(LDT)가 입력되기를 기다리다가 입력되면 데이타 래치를 온시키면서 응답신호(local-stop)를 기다리는 단계와, 각 디바이스로부터 응답신호(local-stop)가 입력되면 트랜잭션의 시작신호(local-start)와 종류를 알려주는 신호(local-write)를 출력한 다음 매스터로 데이타 종료신호(EOD)를 출력하는 단계를 포함하며, 내부의 각 라인들을 선택적으로 연결하는 라인 선택부(6)로 구성됨을 특징으로 하는 로컬버스 콘트롤 서브 유니트.