RU98100483A - Архитектура процессора ввода-вывода, который объединяет мост межсоединения первичных компонент (pci-pci) - Google Patents
Архитектура процессора ввода-вывода, который объединяет мост межсоединения первичных компонент (pci-pci)Info
- Publication number
- RU98100483A RU98100483A RU98100483/09A RU98100483A RU98100483A RU 98100483 A RU98100483 A RU 98100483A RU 98100483/09 A RU98100483/09 A RU 98100483/09A RU 98100483 A RU98100483 A RU 98100483A RU 98100483 A RU98100483 A RU 98100483A
- Authority
- RU
- Russia
- Prior art keywords
- bus
- specified
- local
- integrated circuit
- interface
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims 5
- 230000002093 peripheral Effects 0.000 claims 4
- 230000005540 biological transmission Effects 0.000 claims 2
Claims (26)
1. Интегральная схема для соединения первой внешней шины ко второй внешней шине, содержащая a) первую внутреннюю шину, подсоединенную к указанной первой внешней шине, b) вторую внутреннюю шину, подсоединенную к указанной второй внешней шине, a) средство шинного моста, имеющее первый шинный интерфейс, подсоединенный к указанной первой внутренней шине, и второй шинный интерфейс, подсоединенный к указанной второй внутренней шине, указанный шинный мост позволяет пропускать транзакции между первой и второй внешними шинами, b) средство локального процессора, подсоединенное к указанному средству шинного моста для обработки транзакций, принятых от внешних источников, и транзакций, поступающих на указанный первый шинный интерфейс и указанный второй шинный интерфейс, c) локальную шину для прохождения данных между указанным процессорным средством и внешней памятью.
2. Интегральная схема по п.1, дополнительно содержащая a) первую схему преобразования адреса, подсоединенную к указанной локальной шине и указанной первой внутренней шине, приспособленную для преобразования адресов входящих транзакций на указанной первой внутренней шине в адреса, используемые указанным средством локального процессора, и для преобразования адресов выходящих транзакций на указанной локальной шине в адреса, используемые устройством, подсоединенным к указанной первой внешней шине, b) вторую схему преобразования адреса, подсоединенную к указанной локальной шине и указанной второй внутренней шине, приспособленную для преобразования адресов входящих транзакций на указанную вторую внутреннюю шину, в адреса, используемые указанным средством локального процессора, и для преобразования адресов выходящих транзакций на указанной локальной шине в адреса, используемые устройством, подключенным к указанной второй внешней шине.
3. Интегральная схема по п.2, дополнительно содержащая схему передачи сообщений, подсоединенную к указанной первой схеме преобразования адреса, приспособленную для формирования прерывания для использования указанным средством локального процессора, когда новые данные поступают на указанную первую внутреннюю шину, и для формирования прерывания, по меньшей мере, на одной лини прерывания указанной первой внутренней шины, когда указанное средство локального процессора помещает данные на указанную локальную шину для использования устройством, подсоединенным к указанной внешней шине.
4. Интегральная схема по п.1, дополнительно содержащая первое средство контроллера прямого доступа к памяти (DMA), подсоединенное к указанной локальной шине и указанной первой внутренней шине для передачи блоков данных между указанной первой внутренней шиной и указанной локальной памятью, второе средство контроллера прямого доступа к памяти (DMA), подсоединенное к указанной локальной шине и указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шиной и указанной локальной памятью.
5. Интегральная схема по п.2, дополнительно содержащая a) первое средство арбитража шины для управления доступом к указанной первой шине между указанным первым шинным интерфейсом и указанной первой схемой преобразования адреса, b) второе средство арбитража шины для управления доступом к указанной второй шине от указанных второго шинного интерфейса и указанной второй схемы преобразования адреса.
6. Интегральная схема по п.2, дополнительно содержащая средство арбитража локальной шины для управления доступом к указанной локальной шине от указанного локального процессора, указанной первой схемы преобразования адреса и указанной второй схемы преобразования адреса.
7. Интегральная схема по п.1, дополнительно содержащая средство контроллера памяти для управления записью и считыванием от указанной внешней памяти с использованием данных и адресов на указанной локальной шине.
8. Интегральная схема по п.1, дополнительно содержащая a) средство контроллера прерываний периферийных устройств для маршрутизации множества источников прерываний на вход единственного прерывания к указанному средству локального процессора, b) регистр состояния, определяющий, какой из указанного множества источников прерывания вызвал указанное единственное прерывание.
9. Интегральная схема по п.1, дополнительно содержащая a) шину межсоединения интегральных схем (I2C) для подсоединения к внешним датчикам, подходящим для управления системы с использованием указанной интегральной схемы, b) средство межсоединения интегральных схем (I2C) интерфейса для разрешения указанному средству локального процессора служить в качестве ведущего и подчиненного устройства, постоянно находящего на указанной шине I2C.
10. Интегральная схема по п.1, дополнительно содержащая a) шину усовершенствованного программируемого контроллера прерываний (APIC) для подключения к внешним процессорам, b) средство интерфейса шины APIC для разрешения обмена между указанными внешними процессорами и указанным локальным процессором.
11. Система, включающая в себя, по меньшей мере, один главный процессор, подсоединенный к первичной шине межсоединения периферийных компонент (PCI) и, по меньшей мере, одно периферийное устройство, подсоединенное к вторичной PCI-шине, содержащая в единственной интегральной схеме a) первую внутреннюю шину, подсоединенную к указанной первой PCI-шине, b) вторую внутреннюю шину, подсоединенную к указанной второй PCI-шине, a) средство шинного моста, имеющее первый шинный интерфейс, подсоединенный к указанной первой внутренней шине, и второй шинный интерфейс, подсоединенный к указанной второй внутренней шине, указанный шинный мост позволяет пропускать транзакции между указанной первичной PCI-шиной и указанной вторичной PCI-шинами, b) средство локального процессора, подсоединенное к указанному средству шинного моста для обработки транзакций, принятых от внешних источников, и транзакций, поступающих на указанный первый шинный интерфейс и указанный второй шинный интерфейс, c) локальную шину для прохождения данных между указанным процессорным средством и внешней памятью.
12. Система по п.11, в которой указанная интегральная схема дополнительно содержит a) первую схему преобразования адреса, подсоединенную к указанной локальной шине и указанной первой внутренней шине, приспособленную для преобразования адресов входящих транзакций на указанной первой внутренней шине в адреса, используемые указанным средством локального процессора, и для преобразования адресов выходящих транзакций на указанной локальной шине в адреса, используемые устройством, подключенным к указанной первичной шине, межсоединения первичных (PCT), b) вторую схему преобразования адреса, подсоединенную к указанной локальной шине и указанной второй внутренней шине, приспособленную для преобразования адресов входящих транзакций на указанную вторую внутреннюю шину, в адреса, используемые указанным средством локального процессора, и для преобразования адресов выходящих транзакций на указанной локальной шине в адреса, используемые устройством, подсоединенным к указанной второй PCI-шине.
13. Система по п.12, в которой указанная интегральная схема дополнительно содержит схему передачи сообщений, подсоединенную к указанной первой схеме преобразования адреса, приспособленную для формирования прерывания для использования указанным средством локального процессора, когда новые данные поступают на указанную первую внутреннюю шину, и для формирования прерывания, по меньшей мере, на одной линии прерывания указанной первой внутренней шины, когда указанное средство локального процессора помещает данные на указанную локальную шину для использования устройством, подсоединенным к указанной первой PCI-шине.
14. Система по п.11, в которой указанная интегральная схема дополнительно содержит первое средство контроллера прямого доступа к памяти (DMA), подсоединенное к указанной локальной шине и указанной первой внутренней шине для передачи блоков данных между указанной первой внутренней шиной и указанной локальной памятью, второе средство контроллера DMA, подсоединенное к указанной локальной шине и указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шиной и указанной локальной памятью.
15. Система по п.12, в которой указанная интегральная схема дополнительно содержит a) первое средство арбитража шины для управления доступами к указанной первой внутренней шине между указанным первым интерфейсом шины и указанной первой схемой преобразования адреса, b) второе средство арбитража шины для управления доступами к указанной второй внутренней шине между указанным вторым интерфейсом шины и указанной второй схемой преобразования адреса.
16. Система по п.12, в которой указанная интегральная схема дополнительно содержит средство арбитража локальной шины для управления доступами к указанной локальной шине от указанного локального процессора, указанной первой схемы преобразования адреса и указанной второй схемы преобразования адреса.
17. Система по п.11, в которой указанная интегральная схема дополнительно содержит средство контроллера памяти для управления записями в и считываниями от указанной внешней памяти с использованием данных и адресов на указанной локальной шине.
18. Система по п.11, в которой указанная интегральная схема дополнительно содержит a) средство контроллера прерываний периферийных устройств для маршрутизации множества источников прерываний на вход единственного прерывания к указанному средству локального процессора, b) регистр состояния, определяющий, какой из указанного множества источников прерывания вызвал указанное единственное прерывание.
19. Система по п.11, в которой указанная интегральная схема дополнительно содержит a) шину межсоединения интегральных схем (I2C) для подключения к внешним датчикам, подходящим для управления системы с использованием указанной интегральной схемы, b) средство I2C интерфейса для разрешения указанному средству локального процессора служить в качестве ведущего и подчиненного устройства, находящегося на указанной шине I2C.
20. Система по п.11, в которой указанная интегральная схема дополнительно содержит a) шину усовершенствованного программируемого контроллера прерываний (APIC) для подключения к внешним процессорам, b) средство интерфейса шины APIC для разрешения обмена между указанными внешними процессорами и указанным локальным процессором.
21. Интегральная схема по п.1, в которой указанное средство шинного моста дополнительно содержит a) буфер пересылки вниз, включенный между указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, b) буфер пересылки вверх, включенный между указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, c) набор регистров конфигурации, подключенный к указанному первому шинному интерфейсу.
22. Интегральная схема по п.1, в которой указанное средство локального процессора содержит микропроцессор.
23. Система по п.11, в которой указанное средство мостового интерфейса дополнительно содержит a) буфер пересылки вниз, включенный между указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, b) буфер пересылки вверх, включенный между указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, c) набор регистров конфигурации, подключенный к указанному первому шинному интерфейсу.
24. Система по п.11, в которой указанное средство локального процессора содержит микропроцессор.
25. Интегральная схема по п.4, дополнительно содержащая a) первое средство арбитража шины для управления доступами к указанной первой внутренней шине от указанного первого интерфейса шины, указанной первой схемы преобразования адреса и указанного первого средства контроллера прямого доступа к памяти (DMA), b) второе средство арбитража шины для управления доступами к указанной второй внутренней шине от указанного второго интерфейса шины, указанной второй схемы преобразования адреса и указанного первого средства контроллера DMA.
26. Система по п.14, в которой указанная интегральная схема дополнительно содержит a) первое средство арбитража шины для управления доступами к указанной первой шине от указанного первого интерфейса шины, указанной первой схемы преобразования адреса и указанного первого средства контроллера DMA, b) второе средство арбитража шины для управления доступами к указанной второй шине от указанного второго интерфейса шины, указанной второй схемы преобразования адреса и указанного первого средства контроллера DMA.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49065495A | 1995-06-15 | 1995-06-15 | |
US08/490,654 | 1995-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU98100483A true RU98100483A (ru) | 1999-11-20 |
RU2157000C2 RU2157000C2 (ru) | 2000-09-27 |
Family
ID=23948953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU98100483/09A RU2157000C2 (ru) | 1995-06-15 | 1996-06-17 | Архитектура процессора ввода-вывода, который объединяет мост межсоединения первичных компонент |
Country Status (9)
Country | Link |
---|---|
US (1) | US5884027A (ru) |
EP (1) | EP0834135B1 (ru) |
JP (1) | JPH11513150A (ru) |
KR (1) | KR100263277B1 (ru) |
CN (1) | CN1137442C (ru) |
AU (1) | AU6334496A (ru) |
DE (1) | DE69625597D1 (ru) |
RU (1) | RU2157000C2 (ru) |
WO (1) | WO1997000480A1 (ru) |
Families Citing this family (175)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5828865A (en) * | 1995-12-27 | 1998-10-27 | Intel Corporation | Dual mode bus bridge for interfacing a host bus and a personal computer interface bus |
US5953538A (en) * | 1996-11-12 | 1999-09-14 | Digital Equipment Corporation | Method and apparatus providing DMA transfers between devices coupled to different host bus bridges |
US6021483A (en) * | 1997-03-17 | 2000-02-01 | International Business Machines Corporation | PCI-to-PCI bridges with a timer register for storing a delayed transaction latency |
US6502208B1 (en) | 1997-03-31 | 2002-12-31 | International Business Machines Corporation | Method and system for check stop error handling |
US5951686A (en) * | 1997-03-31 | 1999-09-14 | International Business Machines Corporation | Method and system for reboot recovery |
US6065139A (en) * | 1997-03-31 | 2000-05-16 | International Business Machines Corporation | Method and system for surveillance of computer system operations |
US6119246A (en) * | 1997-03-31 | 2000-09-12 | International Business Machines Corporation | Error collection coordination for software-readable and non-software readable fault isolation registers in a computer system |
US6557121B1 (en) * | 1997-03-31 | 2003-04-29 | International Business Machines Corporation | Method and system for fault isolation for PCI bus errors |
US6269412B1 (en) | 1997-05-13 | 2001-07-31 | Micron Technology, Inc. | Apparatus for recording information system events |
US6219734B1 (en) | 1997-05-13 | 2001-04-17 | Micron Electronics, Inc. | Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver |
US6138250A (en) | 1997-05-13 | 2000-10-24 | Micron Electronics, Inc. | System for reading system log |
US6134673A (en) | 1997-05-13 | 2000-10-17 | Micron Electronics, Inc. | Method for clustering software applications |
US6163853A (en) * | 1997-05-13 | 2000-12-19 | Micron Electronics, Inc. | Method for communicating a software-generated pulse waveform between two servers in a network |
US6247080B1 (en) | 1997-05-13 | 2001-06-12 | Micron Electronics, Inc. | Method for the hot add of devices |
US6145098A (en) | 1997-05-13 | 2000-11-07 | Micron Electronics, Inc. | System for displaying system status |
US6170028B1 (en) | 1997-05-13 | 2001-01-02 | Micron Electronics, Inc. | Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
US6170067B1 (en) | 1997-05-13 | 2001-01-02 | Micron Technology, Inc. | System for automatically reporting a system failure in a server |
US6173346B1 (en) | 1997-05-13 | 2001-01-09 | Micron Electronics, Inc. | Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals |
US6122746A (en) | 1997-05-13 | 2000-09-19 | Micron Electronics, Inc. | System for powering up and powering down a server |
US6243773B1 (en) | 1997-05-13 | 2001-06-05 | Micron Electronics, Inc. | Configuration management system for hot adding and hot replacing devices |
US6202160B1 (en) | 1997-05-13 | 2001-03-13 | Micron Electronics, Inc. | System for independent powering of a computer system |
US5987554A (en) | 1997-05-13 | 1999-11-16 | Micron Electronics, Inc. | Method of controlling the transfer of information across an interface between two buses |
US5892928A (en) | 1997-05-13 | 1999-04-06 | Micron Electronics, Inc. | Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver |
US6179486B1 (en) | 1997-05-13 | 2001-01-30 | Micron Electronics, Inc. | Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver |
US6192434B1 (en) | 1997-05-13 | 2001-02-20 | Micron Electronics, Inc | System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
US6134668A (en) | 1997-05-13 | 2000-10-17 | Micron Electronics, Inc. | Method of selective independent powering of portion of computer system through remote interface from remote interface power supply |
US6304929B1 (en) | 1997-05-13 | 2001-10-16 | Micron Electronics, Inc. | Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
US6324608B1 (en) * | 1997-05-13 | 2001-11-27 | Micron Electronics | Method for hot swapping of network components |
US6292905B1 (en) | 1997-05-13 | 2001-09-18 | Micron Technology, Inc. | Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure |
US6269417B1 (en) | 1997-05-13 | 2001-07-31 | Micron Technology, Inc. | Method for determining and displaying the physical slot number of an expansion bus device |
US6148355A (en) | 1997-05-13 | 2000-11-14 | Micron Electronics, Inc. | Configuration management method for hot adding and hot replacing devices |
US6182180B1 (en) | 1997-05-13 | 2001-01-30 | Micron Electronics, Inc. | Apparatus for interfacing buses |
US6202111B1 (en) | 1997-05-13 | 2001-03-13 | Micron Electronics, Inc. | Method for the hot add of a network adapter on a system including a statically loaded adapter driver |
US6243838B1 (en) | 1997-05-13 | 2001-06-05 | Micron Electronics, Inc. | Method for automatically reporting a system failure in a server |
US6195717B1 (en) | 1997-05-13 | 2001-02-27 | Micron Electronics, Inc. | Method of expanding bus loading capacity |
US6073255A (en) | 1997-05-13 | 2000-06-06 | Micron Electronics, Inc. | Method of reading system log |
US6249828B1 (en) | 1997-05-13 | 2001-06-19 | Micron Electronics, Inc. | Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver |
US6499073B1 (en) | 1997-05-13 | 2002-12-24 | Micron Electronics, Inc. | System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals |
US6330690B1 (en) | 1997-05-13 | 2001-12-11 | Micron Electronics, Inc. | Method of resetting a server |
US6338150B1 (en) * | 1997-05-13 | 2002-01-08 | Micron Technology, Inc. | Diagnostic and managing distributed processor system |
US6249834B1 (en) | 1997-05-13 | 2001-06-19 | Micron Technology, Inc. | System for expanding PCI bus loading capacity |
US6247079B1 (en) | 1997-05-13 | 2001-06-12 | Micron Electronics, Inc | Apparatus for computer implemented hot-swap and hot-add |
US6122758A (en) | 1997-05-13 | 2000-09-19 | Micron Electronics, Inc. | System for mapping environmental resources to memory for program access |
US6418492B1 (en) | 1997-05-13 | 2002-07-09 | Micron Electronics | Method for computer implemented hot-swap and hot-add |
US6363497B1 (en) | 1997-05-13 | 2002-03-26 | Micron Technology, Inc. | System for clustering software applications |
US6189109B1 (en) | 1997-05-13 | 2001-02-13 | Micron Electronics, Inc. | Method of remote access and control of environmental conditions |
US6253334B1 (en) | 1997-05-13 | 2001-06-26 | Micron Electronics, Inc. | Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses |
US6163849A (en) | 1997-05-13 | 2000-12-19 | Micron Electronics, Inc. | Method of powering up or powering down a server to a maintenance state |
EP0887740A1 (en) * | 1997-06-19 | 1998-12-30 | Canon Kabushiki Kaisha | Device and method for communication between computer buses |
JP3288261B2 (ja) * | 1997-06-19 | 2002-06-04 | 甲府日本電気株式会社 | キャッシュシステム |
JP3264319B2 (ja) * | 1997-06-30 | 2002-03-11 | 日本電気株式会社 | バスブリッジ |
DE19733526A1 (de) * | 1997-08-02 | 1999-02-04 | Philips Patentverwaltung | Kommunikationssystem mit einer Schnittstelle |
US6065102A (en) * | 1997-09-12 | 2000-05-16 | Adaptec, Inc. | Fault tolerant multiple client memory arbitration system capable of operating multiple configuration types |
US6023748A (en) * | 1997-09-12 | 2000-02-08 | Adaptec, Inc. | Multiple client memory arbitration system capable of operating multiple configuration types |
US6175490B1 (en) | 1997-10-01 | 2001-01-16 | Micron Electronics, Inc. | Fault tolerant computer system |
US6154835A (en) | 1997-10-01 | 2000-11-28 | Micron Electronics, Inc. | Method for automatically configuring and formatting a computer system and installing software |
US6065053A (en) | 1997-10-01 | 2000-05-16 | Micron Electronics, Inc. | System for resetting a server |
US6009541A (en) | 1997-10-01 | 1999-12-28 | Micron Electronics, Inc. | Apparatus for performing an extensive diagnostic test in conjunction with a bios test routine |
US6199173B1 (en) | 1997-10-01 | 2001-03-06 | Micron Electronics, Inc. | Method for mapping environmental resources to memory for program access |
US6138179A (en) | 1997-10-01 | 2000-10-24 | Micron Electronics, Inc. | System for automatically partitioning and formatting a primary hard disk for installing software in which selection of extended partition size is not related to size of hard disk |
US6263387B1 (en) | 1997-10-01 | 2001-07-17 | Micron Electronics, Inc. | System for automatically configuring a server after hot add of a device |
US6088816A (en) | 1997-10-01 | 2000-07-11 | Micron Electronics, Inc. | Method of displaying system status |
US6212585B1 (en) | 1997-10-01 | 2001-04-03 | Micron Electronics, Inc. | Method of automatically configuring a server after hot add of a device |
US6208772B1 (en) * | 1997-10-17 | 2001-03-27 | Acuity Imaging, Llc | Data processing system for logically adjacent data samples such as image data in a machine vision system |
EP0917066A3 (en) * | 1997-11-14 | 2000-05-31 | Compaq Computer Corporation | Method and apparatus for concurrent data transfer in a PCI to PCI input output processor |
US6178462B1 (en) * | 1997-11-24 | 2001-01-23 | International Business Machines Corporation | Protocol for using a PCI interface for connecting networks |
US6018810A (en) * | 1997-12-12 | 2000-01-25 | Compaq Computer Corporation | Fault-tolerant interconnection means in a computer system |
US6199127B1 (en) * | 1997-12-24 | 2001-03-06 | Intel Corporation | Method and apparatus for throttling high priority memory accesses |
US5941972A (en) | 1997-12-31 | 1999-08-24 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
USRE42761E1 (en) | 1997-12-31 | 2011-09-27 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
US6065085A (en) * | 1998-01-27 | 2000-05-16 | Lsi Logic Corporation | Bus bridge architecture for a data processing system capable of sharing processing load among a plurality of devices |
US7007126B2 (en) * | 1998-02-13 | 2006-02-28 | Intel Corporation | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge |
EP0945807A1 (en) * | 1998-03-27 | 1999-09-29 | Hewlett-Packard Company | Adress remapping for a bus |
US6260093B1 (en) * | 1998-03-31 | 2001-07-10 | Lsi Logic Corporation | Method and apparatus for arbitrating access to multiple buses in a data processing system |
US6163835A (en) * | 1998-07-06 | 2000-12-19 | Motorola, Inc. | Method and apparatus for transferring data over a processor interface bus |
US6223234B1 (en) | 1998-07-17 | 2001-04-24 | Micron Electronics, Inc. | Apparatus for the hot swap and add of input/output platforms and devices |
US6205503B1 (en) | 1998-07-17 | 2001-03-20 | Mallikarjunan Mahalingam | Method for the hot swap and add of input/output platforms and devices |
US7734852B1 (en) | 1998-08-06 | 2010-06-08 | Ahern Frank W | Modular computer system |
US6330632B1 (en) | 1998-09-30 | 2001-12-11 | Hewlett-Packard Company | System for arbitrating access from multiple requestors to multiple shared resources over a shared communications link and giving preference for accessing idle shared resources |
US6336158B1 (en) * | 1998-10-30 | 2002-01-01 | Intel Corporation | Memory based I/O decode arrangement, and system and method using the same |
US6247086B1 (en) * | 1998-11-12 | 2001-06-12 | Adaptec, Inc. | PCI bridge for optimized command delivery |
US6253304B1 (en) * | 1999-01-04 | 2001-06-26 | Advanced Micro Devices, Inc. | Collation of interrupt control devices |
US6339808B1 (en) | 1999-01-04 | 2002-01-15 | Advanced Micro Devices, Inc. | Address space conversion to retain software compatibility in new architectures |
US6360291B1 (en) | 1999-02-01 | 2002-03-19 | Compaq Computer Corporation | System and method for hiding peripheral devices in a computer system |
US6301632B1 (en) * | 1999-03-26 | 2001-10-09 | Vlsi Technology, Inc. | Direct memory access system and method to bridge PCI bus protocols and hitachi SH4 protocols |
TW413756B (en) * | 1999-04-23 | 2000-12-01 | Via Tech Inc | PCI bus compatible master and residing arbiter and arbitration method |
US6445711B1 (en) * | 1999-04-23 | 2002-09-03 | Sony Corporation | Method of and apparatus for implementing and sending an asynchronous control mechanism packet used to control bridge devices within a network of IEEE STD 1394 serial buses |
US6253250B1 (en) * | 1999-06-28 | 2001-06-26 | Telocity, Incorporated | Method and apparatus for bridging a plurality of buses and handling of an exception event to provide bus isolation |
GB2352064A (en) * | 1999-07-13 | 2001-01-17 | Thomson Training & Simulation | Multi-processor system with PCI backplane |
US6282626B1 (en) * | 1999-07-15 | 2001-08-28 | 3Com Corporation | No stall read access-method for hiding latency in processor memory accesses |
US6687240B1 (en) * | 1999-08-19 | 2004-02-03 | International Business Machines Corporation | Transaction routing system |
US6625683B1 (en) * | 1999-08-23 | 2003-09-23 | Advanced Micro Devices, Inc. | Automatic early PCI transaction retry |
US6742074B2 (en) * | 1999-08-31 | 2004-05-25 | Micron Technology, Inc. | Bus to system memory delayed read processing |
US6510475B1 (en) * | 1999-10-22 | 2003-01-21 | Intel Corporation | Data fetching control mechanism and method for fetching optimized data for bus devices behind host bridge |
US6757762B1 (en) | 1999-10-29 | 2004-06-29 | Unisys Corporation | Multi-mode processor bus bridge |
KR100331633B1 (ko) * | 1999-12-14 | 2002-04-09 | 이계안 | 무선 통신을 이용한 차량 속도 제어 장치 및 그 방법 |
US6611882B1 (en) * | 1999-12-31 | 2003-08-26 | Intel Corporation | Inbound and outbound message passing between a host processor and I/O processor local memory |
US6629157B1 (en) * | 2000-01-04 | 2003-09-30 | National Semiconductor Corporation | System and method for virtualizing the configuration space of PCI devices in a processing system |
US6636916B1 (en) | 2000-02-14 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Assigning PCI device interrupts in a computer system |
US6658545B1 (en) * | 2000-02-16 | 2003-12-02 | Lucent Technologies Inc. | Passing internal bus data external to a completed system |
US6732209B1 (en) * | 2000-03-28 | 2004-05-04 | Juniper Networks, Inc. | Data rate division among a plurality of input queues |
US6753885B2 (en) | 2000-04-06 | 2004-06-22 | Microsoft Corporation | System and theme file format for creating visual styles |
US20010048448A1 (en) | 2000-04-06 | 2001-12-06 | Raiz Gregory L. | Focus state themeing |
US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
WO2001079962A2 (en) * | 2000-04-13 | 2001-10-25 | Stratus Technologies International, S.A.R.L. | Fault-tolerant maintenance bus, protocol, and method for using the same |
US6691257B1 (en) | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
US6633996B1 (en) | 2000-04-13 | 2003-10-14 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus architecture |
US6594719B1 (en) | 2000-04-19 | 2003-07-15 | Mobility Electronics Inc. | Extended cardbus/pc card controller with split-bridge ™technology |
US6970957B1 (en) * | 2000-04-24 | 2005-11-29 | Microsoft Corporation | Dynamically configuring resources for cycle translation in a computer system |
US7757272B1 (en) * | 2000-06-14 | 2010-07-13 | Verizon Corporate Services Group, Inc. | Method and apparatus for dynamic mapping |
US6407960B1 (en) * | 2000-09-01 | 2002-06-18 | Advanced Micro Devices | Arrangement for programming selected device registers during initialization from an external memory |
US6804737B2 (en) * | 2000-12-26 | 2004-10-12 | Lsi Logic Corporation | Methods and systems for intelligent I/O controller with channel expandability via master/slave configuration |
US6754749B1 (en) * | 2001-01-22 | 2004-06-22 | Sharewave, Inc. | Multiple use integrated circuit for embedded systems |
US6898740B2 (en) * | 2001-01-25 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Computer system having configurable core logic chipset for connection to a fault-tolerant accelerated graphics port bus and peripheral component interconnect bus |
US20020144037A1 (en) * | 2001-03-29 | 2002-10-03 | Bennett Joseph A. | Data fetching mechanism and method for fetching data |
US20020166004A1 (en) * | 2001-05-02 | 2002-11-07 | Kim Jason Seung-Min | Method for implementing soft-DMA (software based direct memory access engine) for multiple processor systems |
US6738887B2 (en) * | 2001-07-17 | 2004-05-18 | International Business Machines Corporation | Method and system for concurrent updating of a microcontroller's program memory |
JP4117123B2 (ja) * | 2001-11-20 | 2008-07-16 | 株式会社日立製作所 | コントローラ |
US6883057B2 (en) * | 2002-02-15 | 2005-04-19 | International Business Machines Corporation | Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0 |
US6968415B2 (en) * | 2002-03-29 | 2005-11-22 | International Business Machines Corporation | Opaque memory region for I/O adapter transparent bridge |
US6823421B2 (en) * | 2002-04-19 | 2004-11-23 | Intel Corporation | Method, apparatus, and system for maintaining conflict-free memory address space for input/output memory subsystems |
CN100353347C (zh) * | 2002-11-25 | 2007-12-05 | 杭州士兰微电子股份有限公司 | 一种实现pci多功能卡的方法 |
US20040122973A1 (en) * | 2002-12-19 | 2004-06-24 | Advanced Micro Devices, Inc. | System and method for programming hyper transport routing tables on multiprocessor systems |
US6810443B2 (en) * | 2002-12-31 | 2004-10-26 | Intel Corporation | Optical storage transfer performance |
US8805981B2 (en) * | 2003-03-25 | 2014-08-12 | Advanced Micro Devices, Inc. | Computing system fabric and routing configuration and description |
US7107382B2 (en) * | 2003-04-03 | 2006-09-12 | Emulex Design & Manufacturing Corporation | Virtual peripheral component interconnect multiple-function device |
US7281076B2 (en) * | 2003-04-30 | 2007-10-09 | Hewlett-Packard Development Company, L.P. | Form factor converter and tester in an open architecture modular computing system |
US20040230866A1 (en) * | 2003-04-30 | 2004-11-18 | Hewlett-Packard Development Company, L.P. | Test system for testing components of an open architecture modular computing system |
US20040243757A1 (en) * | 2003-05-29 | 2004-12-02 | Oliver Brett Douglas | Connecting PCI buses |
US8041915B1 (en) | 2003-06-11 | 2011-10-18 | Globalfoundries Inc. | Faster memory access in non-unified memory access systems |
US7054774B2 (en) * | 2003-06-27 | 2006-05-30 | Microsoft Corporation | Midstream determination of varying bandwidth availability |
US7644194B2 (en) * | 2003-07-14 | 2010-01-05 | Broadcom Corporation | Method and system for addressing a plurality of Ethernet controllers integrated into a single chip which utilizes a single bus interface |
US8805966B2 (en) | 2003-07-28 | 2014-08-12 | Limelight Networks, Inc. | Rich content download |
JP2005070993A (ja) * | 2003-08-22 | 2005-03-17 | Fujitsu Ltd | 転送モード異常検出機能を有する装置並びにストレージ制御装置および同装置用インターフェイスモジュール |
US7200687B2 (en) * | 2003-09-25 | 2007-04-03 | International Business Machines Coporation | Location-based non-uniform allocation of memory resources in memory mapped input/output fabric |
CA2541158A1 (en) | 2003-10-03 | 2005-04-21 | Limelight Networks, Inc. | Rich content download |
US7721254B2 (en) | 2003-10-24 | 2010-05-18 | Microsoft Corporation | Programming interface for a computer platform |
US7039747B1 (en) * | 2003-12-18 | 2006-05-02 | Cisco Technology, Inc. | Selective smart discards with prefetchable and controlled-prefetchable address space |
US7363393B2 (en) * | 2003-12-30 | 2008-04-22 | Intel Corporation | Chipset feature detection and configuration by an I/O device |
US7162533B2 (en) | 2004-04-30 | 2007-01-09 | Microsoft Corporation | Session description message extensions |
US8146867B2 (en) * | 2004-06-14 | 2012-04-03 | Aeroastro, Inc. | Modular spacecraft design architecture |
KR100606163B1 (ko) * | 2004-07-10 | 2006-08-01 | 삼성전자주식회사 | 디렉트 메모리 엑세스 장치, 디렉트 메모리 엑세스 장치를통한 데이터를 송수신하는 시스템 및 방법 |
JP4685414B2 (ja) * | 2004-11-11 | 2011-05-18 | 三菱電機株式会社 | バス転送装置 |
CN1645347B (zh) * | 2004-11-15 | 2010-04-21 | 威盛电子股份有限公司 | 动态调整高速周边元件连接接口的根端口传输资料的方法 |
US9026744B2 (en) | 2005-03-23 | 2015-05-05 | Qualcomm Incorporated | Enforcing strongly-ordered requests in a weakly-ordered processing |
US20070073955A1 (en) * | 2005-09-29 | 2007-03-29 | Joseph Murray | Multi-function PCI device |
US20070088857A1 (en) * | 2005-09-30 | 2007-04-19 | Travis Schluessler | Using sequestered memory for host software communications |
US7917676B2 (en) | 2006-03-10 | 2011-03-29 | Qualcomm, Incorporated | Efficient execution of memory barrier bus commands with order constrained memory accesses |
US8726279B2 (en) * | 2006-05-06 | 2014-05-13 | Nvidia Corporation | System for multi threaded multi processor sharing of asynchronous hardware units |
US8290819B2 (en) | 2006-06-29 | 2012-10-16 | Microsoft Corporation | Electronic commerce transactions over a peer-to-peer communications channel |
CN102859514B (zh) * | 2010-04-30 | 2016-04-06 | 惠普发展公司,有限责任合伙企业 | 处理器之间的管理数据传输 |
JP5483020B2 (ja) * | 2010-10-13 | 2014-05-07 | 日本電気株式会社 | 通信制御装置、ネットワーク、及びネットワークシステム |
RU2488161C1 (ru) * | 2011-11-14 | 2013-07-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Саратовский Государственный Университет Имени Н.Г. Чернышевского" | Устройство перестановок и сдвигов битов данных в микропроцессорах |
US9053248B2 (en) * | 2012-08-31 | 2015-06-09 | Nxp B.V. | SRAM handshake |
US9244874B2 (en) | 2013-06-14 | 2016-01-26 | National Instruments Corporation | Selectively transparent bridge for peripheral component interconnect express bus systems |
US9389906B2 (en) | 2013-12-23 | 2016-07-12 | Intel Corporation | Latency agnostic transaction buffer for request-grant protocols |
US9965320B2 (en) * | 2013-12-27 | 2018-05-08 | Intel Corporation | Processor with transactional capability and logging circuitry to report transactional operations |
CN103823782B (zh) * | 2014-03-06 | 2016-08-17 | 深圳市辰卓科技有限公司 | 一种iic桥接通讯方法、装置及系统 |
US9734121B2 (en) | 2014-04-28 | 2017-08-15 | Qualcomm Incorporated | Sensors global bus |
US10417172B2 (en) | 2014-04-28 | 2019-09-17 | Qualcomm Incorporated | Sensors global bus |
US10062354B2 (en) | 2014-10-10 | 2018-08-28 | DimensionalMechanics, Inc. | System and methods for creating virtual environments |
US10163420B2 (en) | 2014-10-10 | 2018-12-25 | DimensionalMechanics, Inc. | System, apparatus and methods for adaptive data transport and optimization of application execution |
US9619674B2 (en) | 2014-12-12 | 2017-04-11 | International Business Machines Corporation | Access and protection of I2C interfaces |
CN105068951B (zh) * | 2015-07-27 | 2018-05-08 | 中国科学院自动化研究所 | 一种具有非等时传输结构的片上系统总线 |
CN105354167B (zh) * | 2015-11-17 | 2018-01-19 | 无锡江南计算技术研究所 | 一种pci桥次级总线复位的缓冲排空方法 |
CN105389275B (zh) * | 2015-11-17 | 2018-02-06 | 无锡江南计算技术研究所 | 基于AMBA架构的虚拟PCIe‑PCI桥接系统 |
CN109982720A (zh) | 2016-11-22 | 2019-07-05 | 豪夫迈·罗氏有限公司 | 抗体药物缀合物 |
US10120829B2 (en) * | 2016-11-23 | 2018-11-06 | Infineon Technologies Austria Ag | Bus device with programmable address |
TWI611296B (zh) * | 2017-04-13 | 2018-01-11 | 慧榮科技股份有限公司 | 記憶體控制器與資料儲存裝置 |
EP3602311A4 (en) * | 2017-06-20 | 2020-11-25 | Hewlett-Packard Development Company, L.P. | SIGNAL COMBINATOR |
US10395722B2 (en) | 2017-09-29 | 2019-08-27 | Intel Corporation | Reading from a mode register having different read and write timing |
JP7326863B2 (ja) * | 2019-05-17 | 2023-08-16 | オムロン株式会社 | 転送装置、情報処理装置、および、データ転送方法 |
CN113778925A (zh) * | 2021-09-28 | 2021-12-10 | 中国北方车辆研究所 | 通过cpci总线读写板外ram数据的方法及板外数据读写模块 |
CN114138702B (zh) * | 2022-01-29 | 2022-06-14 | 阿里云计算有限公司 | 计算系统、pci设备管理器及其初始化方法 |
CN116909639B (zh) * | 2023-09-13 | 2023-12-12 | 珠海星云智联科技有限公司 | 一种挂载系统、方法、集群以及存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4935894A (en) * | 1987-08-31 | 1990-06-19 | Motorola, Inc. | Multi-processor, multi-bus system with bus interface comprising FIFO register stocks for receiving and transmitting data and control information |
WO1989007349A1 (en) * | 1988-02-05 | 1989-08-10 | Commodore-Amiga, Inc. | Universal connector device |
US4935868A (en) * | 1988-11-28 | 1990-06-19 | Ncr Corporation | Multiple port bus interface controller with slave bus |
US5664142A (en) * | 1990-10-01 | 1997-09-02 | International Business Machines Corporation | Chained DMA devices for crossing common buses |
US5353417A (en) * | 1991-05-28 | 1994-10-04 | International Business Machines Corp. | Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access |
US5379384A (en) * | 1992-06-05 | 1995-01-03 | Intel Corporation | Configuration data loopback in a bus bridge circuit |
US5396602A (en) * | 1993-05-28 | 1995-03-07 | International Business Machines Corp. | Arbitration logic for multiple bus computer system |
US5398244A (en) * | 1993-07-16 | 1995-03-14 | Intel Corporation | Method and apparatus for reduced latency in hold bus cycles |
US5548730A (en) * | 1994-09-20 | 1996-08-20 | Intel Corporation | Intelligent bus bridge for input/output subsystems in a computer system |
-
1996
- 1996-06-17 DE DE69625597T patent/DE69625597D1/de not_active Expired - Lifetime
- 1996-06-17 CN CNB96196300XA patent/CN1137442C/zh not_active Expired - Lifetime
- 1996-06-17 KR KR1019970709420A patent/KR100263277B1/ko not_active IP Right Cessation
- 1996-06-17 RU RU98100483/09A patent/RU2157000C2/ru active
- 1996-06-17 WO PCT/US1996/010451 patent/WO1997000480A1/en active IP Right Grant
- 1996-06-17 AU AU63344/96A patent/AU6334496A/en not_active Abandoned
- 1996-06-17 JP JP9503391A patent/JPH11513150A/ja active Pending
- 1996-06-17 EP EP96922485A patent/EP0834135B1/en not_active Expired - Lifetime
-
1997
- 1997-06-05 US US08/870,141 patent/US5884027A/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU98100483A (ru) | Архитектура процессора ввода-вывода, который объединяет мост межсоединения первичных компонент (pci-pci) | |
US5826048A (en) | PCI bus with reduced number of signals | |
EP0428330A2 (en) | Computer interface circuit | |
JPS58500145A (ja) | 割込連結と監視システム | |
CA2124031A1 (en) | System Direct Memory Access (DMA) Support Logic for PCI Based Computer System | |
US5752043A (en) | Interrupt control system provided in a computer | |
US6567881B1 (en) | Method and apparatus for bridging a digital signal processor to a PCI bus | |
US5968144A (en) | System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information | |
KR19990071464A (ko) | 범용멀티소스인터럽트구성을갖는고체데이터프로세서 | |
US5933613A (en) | Computer system and inter-bus control circuit | |
US5640570A (en) | Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer | |
JPS6242306B2 (ru) | ||
US6940311B2 (en) | Data transmission system | |
US5933648A (en) | Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input | |
JPS6361697B2 (ru) | ||
KR910010137B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
KR0155659B1 (ko) | 프로세서-노드간 정합장치 | |
KR100191242B1 (ko) | 데이타 전송장치 | |
TWI257551B (en) | Bus arbitration system and method | |
JP3415474B2 (ja) | バスブリッジ調停方式 | |
KR0166259B1 (ko) | 개선된 데이타 전송장치 | |
KR100258866B1 (ko) | 피씨아이 버스의 브릿지회로 | |
JP2667285B2 (ja) | 割込制御装置 | |
KR940010807B1 (ko) | 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스 | |
KR920002667B1 (ko) | 로컬버스 콘트롤 서브 유니트 |