JP4117123B2 - コントローラ - Google Patents
コントローラ Download PDFInfo
- Publication number
- JP4117123B2 JP4117123B2 JP2001353962A JP2001353962A JP4117123B2 JP 4117123 B2 JP4117123 B2 JP 4117123B2 JP 2001353962 A JP2001353962 A JP 2001353962A JP 2001353962 A JP2001353962 A JP 2001353962A JP 4117123 B2 JP4117123 B2 JP 4117123B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- processor
- memory
- interface
- plant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
- Control By Computers (AREA)
- Selective Calling Equipment (AREA)
- Computer And Data Communications (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発電プラント，交通制御システム，上下水処理の制御システム等に使用されるコントローラに関する。
【０００２】
【従来の技術】
近年のインターネット技術の普及に伴い、プラント監視用の端末をインターネットに接続することによりプラント監視をどこからでも行える利点があるため、プラント制御システムにインターネットを接続してリモート監視を行うことが望まれるようになった。
【０００３】
このため、従来の装置では、監視システムのローカルエリアネットワーク（以下、ＬＡＮと略す）上にインターネット接続用のサーバを設けることでインターネット接続を実現していた。しかし、専用のサーバを設けることは、システムの価格が高くなることや、ＬＡＮの回線異常が発生した場合はプラント制御状態を監視できなくなるという欠点があったため、最近では、コントローラの拡張装置として、システムバス上にインターネットに接続するためのモジュールを搭載したシステムも出現している。
【０００４】
又、特開平１１−１５０５５０号公報に記載のように、専用的な制御系ネットワークと汎用的な情報系ネットワークの相互通信を支援するために、制御装置との間で制御データを送受信するための制御系ネットワークに接続される第１の通信コントローラと、計算機と周辺機器との間を相互に接続するための情報ネットワークに接続される第２の通信コントローラと、第１及び第２の通信コントローラ間でデータを受け渡しするためのプロトコル変換をＣＰＵに実行させるプロトコル変換手段を具備したものがある。又、特開平９−１２８２５５号公報には、制御用の第１のプロセッサと通信用の第２のプロセッサを持ち、制御用の第１のプロセッサは、少なくとも１つの外部のシステムとデータ通信中に収集された応用プログラムに対して制御パラメータを引き継ぐ通信タスク期間を調整可能で実行するプログラマブル論理制御器が開示されている。
【０００５】
【発明が解決しようとする課題】
上記の従来技術は、システムバスに接続するため、プラントインターフェイスの処理とネットワークインターフェイスの処理の両方をＣＰＵが処理しなければならなく、制御のリアルタイム性が保証されないという問題があった。
【０００６】
又、特開平１１−１５０５５０号公報に記載の従来の装置では、第１及び第２の通信コントローラ間でデータを受け渡しするためのプロトコル変換をＣＰＵに実行させているため、コントローラでリアルタイムな制御ができないという問題があった。又、特開平９−１２８２５５号公報に記載のものは、制御用と通信用の２つのプロセッサを有しているが制御用のプロセッサは通信タスクを処理するため制御のリアルタイム性が保証されにくく、インターネット等での処理については配慮されていないものであった。
【０００７】
本発明の第１の目的は、制御のリアルタイム性を確保し、かつインターネット接続を可能としたコントローラを提供することにある。
【０００８】
本発明の第２の目的は、制御のリアルタイム性を確保し、かつシステムのコストアップを抑えたコントローラを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明のコントローラは、制御用プロセッサと、通信用プロセッサと、前記制御用プロセッサ及び通信用プロセッサのそれぞれに接続されたブリッジＬＳＩと、該ブリッジＬＳＩに接続されたメモリ，制御対象とシステムバスを介して接続するためのシステムバスインターフェイス，端末とインターネットを介して接続するためのネットワークインターフェイスを備えたことを特徴とする。
【００１０】
又、制御用プロセッサと、通信用プロセッサと、前記制御用プロセッサ及び通信用プロセッサのそれぞれに接続されたブリッジＬＳＩと、該ブリッジＬＳＩと接続されたメモリと、前記制御用プロセッサとブリッジＬＳＩを介して接続され制御用プロセッサが制御対象を監視，制御するためのシステムバスインターフェイスと、前記通信用プロセッサとブリッジＬＳＩを介して接続され通信用プロセッサが端末とインターネット通信するためのインターネットインターフェイスを備えたことを特徴とする。
【００１１】
又、前記通信用プロセッサのソフトウエアが、ファームウエア，ネットワークインターフェイスドライバを含むリアルタイムＯＳ，ｆｔｔｐ，ｔｔｐ等のインターネットプロトコルを含むミドルソフト，通信タスクで構成されているものである。
【００１２】
又、前記制御用プロセッサのソフトウエアが、ファームウエア，制御対象インターフェイスドライバを含むリアルタイムＯＳ，ミドルソフト，制御タスクで構成されているものである。
【００１３】
【発明の実施の形態】
以下、本発明の一実施例をプラント制御用のコントローラを例にとり、図１から図５により説明する。図１に示すように、本実施例のコントローラ１００
（ＣＰＵボード１００ともいう）には、システムバス２００を介してプラントインターフェイス３００が接続されている。コントローラ１００のネットワークインターフェイス１５０には、インターネット１０を介してプラント制御の状態を監視するためのプラント監視用の端末２０が接続され、コントローラ１００のプラントインターフェイス３００（制御対象インターフェイス３００ともいう）は制御対象であるプラント４００に接続されている。ここで、インターネット１０は、イントラネットであってもよい。
【００１４】
コントローラ１００には、通信用プロセッサ１１０と制御用プロセッサ１２０の２つのプロセッサが設けられ、この２つのプロセッサは、それぞれゲートアレイにて実現されたブリッジＬＳＩ１３０に接続され、ブリッジＬＳＩ１３０を介してメモリ１４０に接続されている。制御用プロセッサ１２０は、ブリッジ
ＬＳＩ１３０を介してシステムバスインターフェイス１６０に接続されている。システムバスインターフェイス１６０に接続されたシステムバス２００およびプラントインターフェイス３００を経由して制御対象であるプラント４００の制御，監視を行い、後述するように、制御状態はフィードバックされ、メモリ１４０に記憶される。このデータの送受信は互いにアドレス指定により行われる。
【００１５】
一方、通信用プロセッサ１１０は、ブリッジＬＳＩ１３０を介してネットワークインターフェイス１５０に接続されている。ブリッジＬＳＩ１３０は、制御用プロセッサ１２０とシステムバスインターフェイス１６０，メモリ１４０の接続切替え、システムバスインターフェイス１６０とメモリ１４０との接続切断、通信用プロセッサ１１０とネットワークインターフェイス１５０，メモリ１４０の接続切替え、ネットワークインターフェイス１５０とメモリとの接続切断を行う。この接続切替え、接続切断は、制御用プロセッサ１２０，通信用プロセッサ
１１０，端末２０等がセットアップとデータを有する構成の制御信号をブリッジＬＳＩ１３０に送信してブリッジＬＳＩ１３０内部の設定を切替えることにより行う。
【００１６】
このように、制御用プロセッサ１２０は、リアルタイムな制御を保証するために、通信処理を行わないようにして、通信用プロセッサ１１０が通信処理を行うようになっており、所謂、機能分散のマルチプロセッサとなっている。通信用プロセッサ１１０は、インターネット１０を介して接続された端末２０に、メモリ１４０に記憶されている最新のプラント情報を送信する。このように、プラント監視用の端末２０をインターネット１０へ接続し、ネットワークインターフェイス１５０を介して、通信用プロセッサ１１０とインターネット１０を接続しているので、コントローラの設置箇所の自由度が増し、プラント監視・制御を所望の場所から行えることができる。
【００１７】
コントローラ１００に設けられた通信用プロセッサ１１０と制御用プロセッサ１２０の２つのプロセッサのソフトウエア構成を図２により説明する。
【００１８】
通信用プロセッサ１１０は、ファームウエア１１１，リアルタイムＯＳ１１２，ミドルソフト１１４，通信タスク１１６のソフトウエアを有し、リアルタイムＯＳ１１２にはネットワークインターフェイスドライバ１１３が、ミドルソフト１１４には通信タスク１１６処理を専門に行うためのｈｔｔｐ，ｆｔｐ等のインターネットプロトコル１１５が設けられている。
【００１９】
制御用プロセッサ１２０は、ファームウエア１２１，リアルタイムＯＳ１２２，ミドルソフト１２４，制御タスク１２５のソフトウエアを有し、リアルタイムＯＳ１２２にはプラントインターフェイスドライバ１２３（制御対象プラントインターフェイスドライバ１２３ともいう）が設けられている。リアルタイム
ＯＳ１１２及びリアルタイムＯＳ１２２間にはプロセッサ間割り込み１０１インターフェイスが設けられている。
【００２０】
通信用プロセッサ１１０のファームウエア１１１，制御用プロセッサ１２０のファームウエア１２１は共に、電源投入時の初期化処理，自己診断等を行う。
【００２１】
このように、通信用プロセッサ１１０は、通信タスク１１６処理を専門に行うためのｈｔｔｐ，ｆｔｐ等のインターネットプロトコルが設けられるミドルソフト１１４を介してインターネット１０へ接続され、制御用プロセッサ１２０は、制御タスク１２５処理を専門に行うためのミドルソフト１２４を介してプラント４００へ接続されているので、従来は、ＣＰＵ内部にｈｔｔｐを実装すれば、通信と制御をシリアルに処理する必要があり、通信と制御をシリアルに処理するため、コントローラでリアルタイムな制御ができないという問題を解決できる。
【００２２】
２つのプロセッサは、通常は独立して動作しているが、監視・制御のため、互いに連絡や同期を取る必要がある場合は、リアルタイムＯＳ１１２とリアルタイムＯＳ１２２間でプロセッサ間割り込み１０１が行われる。なお、このプロセッサ間割り込みの代りに、メモリインターフェイスによる連絡を用いても良い。
【００２３】
次に、このように構成されたソフトウエアの具体的な処理の流れを説明する。図３に制御用プロセッサ１２０の制御の処理フローを示す。
【００２４】
制御用プロセッサ１２０は、Ｓ５００で、ファームウエア１２１による初期化が完了した後、制御開始の指示により、オペレータ等が予めメモリ１４０にダウンロードした制御プログラムをメモリ１４０から読み込み処理を開始する。
【００２５】
処理が開始されると、この制御プログラムに従い、Ｓ５１０で、プラントの状態データを取り込むために、システムバス２００上のプラントインターフェイス３００に対して、リード要求を行う。リード要求を受けたプラントインターフェイス３００は、Ｓ５２０で、プラント制御対象の入力データ、すなわちプラントの状態データを取り込む。
【００２６】
Ｓ５３０で、取り込んだ状態データをＣＰＵ１００へ応答データとして転送する。データを受け取った制御用プロセッサ１２０は、Ｓ５４０で、リード値をメモリ１４０へ記憶させる（退避するともいう）と共に、Ｓ５５０で、制御プログラムに従いリードデータを元に演算処理を行う。Ｓ５６０で、その演算結果を制御指示としてプラントインターフェイス３００へデータライト要求を行う。データライト要求を受けたプラントインターフェイス３００は、Ｓ５７０で、この要求に従いプラント制御対象へデータを出力して必要な制御を行う。
【００２７】
このように、制御用プロセッサ１２０は、Ｓ５１０からＳ５７０までの処理を、数ミリ秒から数百ミリ秒の周期で繰り返すことで制御のリアルタイム性を保証している。
【００２８】
次に、通信用プロセッサ１１０の通信の処理フローについて図４，図５により説明する。図４に、通信用プロセッサ１１０の監視の処理フローを示し、図５に、操作の処理フローの例を示す。
【００２９】
図４に示すように、通信用プロセッサ１１０も、制御用プロセッサ１２０と同様に、ファームウエア１１１による初期化が完了した後、Ｓ６００で、通信プログラムをメモリ１４０から読み込み、Ｓ６１０で、端末２０からの要求を待つ。
【００３０】
Ｓ６２０で、端末２０からデータ転送要求を受けると、通信用プロセッサ110は、Ｓ６３０で、データ転送要求に従いメモリ１４０に記憶している（退避しているともいう）プラント状態のデータをリードし、Ｓ６４０で、ブリッジＬＳＩ１３０，ネットワークインターフェイス１５０およびインターネット１０を介して、端末２０へデータを転送する。
【００３１】
ここで、インターネット１０を介した通信処理は、通信用プロセッサ１１０で処理されるため、制御用プロセッサ１２０の制御プログラム処理を阻害しないようにでき、プラントの監視を行うことができる。この結果、制御用プロセッサ
１２０の一定周期の処理が何らかの理由で阻害された場合、制御のリアルタイム性が保証されなくなり、プラントの装置破壊や、最悪の場合停電や断水等の社会的損害を与えるのを防止できる。
【００３２】
ここで、通信用プロセッサ１１０が、Ｓ６３０で、メモリリード処理を行う場合、制御用プロセッサ１２０との間でメモリバス競合が発生すると、一定周期の処理が阻害され、制御のリアルタイム性を損なう恐れがある。このため、本実施例では、制御用プロセッサ１２０と通信用プロセッサ１１０の両方からのメモリアクセスに対しては、ブリッジＬＳＩ１３０にてメモリアクセス時のオーバヘッドを吸収して、メモリバスの転送性能を向上させている。又、制御用プロセッサ１２０に内蔵されているキャッシュメモリに一時記憶させてキャッシュメモリを有効活用するようプログラムを作成している、あるいはメモリバス競合が発生すると、通信用プロセッサからの一度のメモリアクセスの量を制限しているので、メモリバス競合が発生した場合でも制御のリアルタイム性を保証することができる。
【００３３】
次に、インターネット経由でプラントの操作を行う例を図５にて説明する。通信用プロセッサ１１０の初期化およびプログラム読み込みについては、図４に示す監視の場合と同様に行われる。
【００３４】
図４に監視データを見て、監視者（オペレータともいう）がプラント制御パラメータを変更する必要が生じた場合、Ｓ７００で、端末２０上の操作画面等にてパラメータ変更の指示を行う。このパラメータ変更の指示は、Ｓ７１０で、端末２０からインターネット１０経由で対象となるコントローラ１００へ送信される。
【００３５】
通信用プロセッサ１１０は、Ｓ７２０で、端末２０からのパラメータ変更要求を受信すると、Ｓ７３０で、制御用プロセッサ１２０にプロセッサ間割り込み信号１０１を行い、パラメータ変更が必要であることを連絡する。
【００３６】
制御用プロセッサ１２０は、一定周期で制御プログラム処理を行っているが、この一連の処理が完了するまでの間は割り込み禁止状態で動作し、一連の処理の完了後は、Ｓ７４０で、割り込み受付け可能として、このタイミングで、プロセッサ間割り込み信号１０１を受付け、通信用プロセッサ１１０へパラメータ変更を許可する応答を行う。
【００３７】
パラメータ変更を許可する応答を受けた通信用プロセッサ１１０は、端末２０からの要求に従い、Ｓ７５０で、メモリ１４０のパラメータ領域のデータを変更し、再度プロセッサ間割り込み信号１０１を行い、制御用プロセッサ１２０へパラメータ変更が完了したことを応答すると共に、Ｓ７６０で、端末２０へパラメータ変更が完了したことを応答する。
【００３８】
ここで、パラメータ変更によるメモリ１４０へのアクセスの時間を演算し、メモリ１４０へのアクセスの時間が制御用プロセッサ１２０のリアルタイム処理に影響を与える恐れがあると判断される場合は、変更するパラメータの量に制限を設け、制御周期時間から変更するパラメータの量を設定して制御用プロセッサ
１２０へパラメータ変更を行う。この結果、端末から制御パラメータを変更する場合でも制御のリアルタイム性を保証することができる。
【００３９】
【発明の効果】
本発明によれば、コントローラに２つのＣＰＵモジュールを設け、ブリッジ
ＬＳＩによりメモリとの間を切替えて制御用プロセッサが通常通信処理を行なわないようにしているので、制御のリアルタイム性を保証しつつ、インターネットを介した監視，制御が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である制御システムの構成図である。
【図２】本実施例のコントローラの構成図である。
【図３】制御用プロセッサの制御の処理の流れ図である。
【図４】通信用プロセッサの監視の処理の流れ図である。
【図５】通信用プロセッサの操作の処理の流れ図である。
【符号の説明】
１０…インターネット、２０…監視操作端末、１００…コントローラ、１０１…プロセッサ間割り込み信号、１１０…通信用プロセッサ、１１１，１２１…ファームウエア、１１２，１２２…リアルタイムＯＳ、１１３…ネットワークインターフェイスドライバ、１１４，１２４…ミドルソフト、１１５…ｈｔｔｐ，ｆｔｐ等のインターネットプロトコル、１１６…通信タスク、１２０…制御用プロセッサ、１２３…プラントインターフェイスドライバ、１２５…制御タスク、１３０…ブリッジＬＳＩ、１４０…メモリ、１５０…ネットワークインターフェイス、１６０…システムバスインターフェイス、２００…システムバス、３００…プラントインターフェイス、４００…プラント。
【発明の属する技術分野】
本発明は、発電プラント，交通制御システム，上下水処理の制御システム等に使用されるコントローラに関する。
【０００２】
【従来の技術】
近年のインターネット技術の普及に伴い、プラント監視用の端末をインターネットに接続することによりプラント監視をどこからでも行える利点があるため、プラント制御システムにインターネットを接続してリモート監視を行うことが望まれるようになった。
【０００３】
このため、従来の装置では、監視システムのローカルエリアネットワーク（以下、ＬＡＮと略す）上にインターネット接続用のサーバを設けることでインターネット接続を実現していた。しかし、専用のサーバを設けることは、システムの価格が高くなることや、ＬＡＮの回線異常が発生した場合はプラント制御状態を監視できなくなるという欠点があったため、最近では、コントローラの拡張装置として、システムバス上にインターネットに接続するためのモジュールを搭載したシステムも出現している。
【０００４】
又、特開平１１−１５０５５０号公報に記載のように、専用的な制御系ネットワークと汎用的な情報系ネットワークの相互通信を支援するために、制御装置との間で制御データを送受信するための制御系ネットワークに接続される第１の通信コントローラと、計算機と周辺機器との間を相互に接続するための情報ネットワークに接続される第２の通信コントローラと、第１及び第２の通信コントローラ間でデータを受け渡しするためのプロトコル変換をＣＰＵに実行させるプロトコル変換手段を具備したものがある。又、特開平９−１２８２５５号公報には、制御用の第１のプロセッサと通信用の第２のプロセッサを持ち、制御用の第１のプロセッサは、少なくとも１つの外部のシステムとデータ通信中に収集された応用プログラムに対して制御パラメータを引き継ぐ通信タスク期間を調整可能で実行するプログラマブル論理制御器が開示されている。
【０００５】
【発明が解決しようとする課題】
上記の従来技術は、システムバスに接続するため、プラントインターフェイスの処理とネットワークインターフェイスの処理の両方をＣＰＵが処理しなければならなく、制御のリアルタイム性が保証されないという問題があった。
【０００６】
又、特開平１１−１５０５５０号公報に記載の従来の装置では、第１及び第２の通信コントローラ間でデータを受け渡しするためのプロトコル変換をＣＰＵに実行させているため、コントローラでリアルタイムな制御ができないという問題があった。又、特開平９−１２８２５５号公報に記載のものは、制御用と通信用の２つのプロセッサを有しているが制御用のプロセッサは通信タスクを処理するため制御のリアルタイム性が保証されにくく、インターネット等での処理については配慮されていないものであった。
【０００７】
本発明の第１の目的は、制御のリアルタイム性を確保し、かつインターネット接続を可能としたコントローラを提供することにある。
【０００８】
本発明の第２の目的は、制御のリアルタイム性を確保し、かつシステムのコストアップを抑えたコントローラを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明のコントローラは、制御用プロセッサと、通信用プロセッサと、前記制御用プロセッサ及び通信用プロセッサのそれぞれに接続されたブリッジＬＳＩと、該ブリッジＬＳＩに接続されたメモリ，制御対象とシステムバスを介して接続するためのシステムバスインターフェイス，端末とインターネットを介して接続するためのネットワークインターフェイスを備えたことを特徴とする。
【００１０】
又、制御用プロセッサと、通信用プロセッサと、前記制御用プロセッサ及び通信用プロセッサのそれぞれに接続されたブリッジＬＳＩと、該ブリッジＬＳＩと接続されたメモリと、前記制御用プロセッサとブリッジＬＳＩを介して接続され制御用プロセッサが制御対象を監視，制御するためのシステムバスインターフェイスと、前記通信用プロセッサとブリッジＬＳＩを介して接続され通信用プロセッサが端末とインターネット通信するためのインターネットインターフェイスを備えたことを特徴とする。
【００１１】
又、前記通信用プロセッサのソフトウエアが、ファームウエア，ネットワークインターフェイスドライバを含むリアルタイムＯＳ，ｆｔｔｐ，ｔｔｐ等のインターネットプロトコルを含むミドルソフト，通信タスクで構成されているものである。
【００１２】
又、前記制御用プロセッサのソフトウエアが、ファームウエア，制御対象インターフェイスドライバを含むリアルタイムＯＳ，ミドルソフト，制御タスクで構成されているものである。
【００１３】
【発明の実施の形態】
以下、本発明の一実施例をプラント制御用のコントローラを例にとり、図１から図５により説明する。図１に示すように、本実施例のコントローラ１００
（ＣＰＵボード１００ともいう）には、システムバス２００を介してプラントインターフェイス３００が接続されている。コントローラ１００のネットワークインターフェイス１５０には、インターネット１０を介してプラント制御の状態を監視するためのプラント監視用の端末２０が接続され、コントローラ１００のプラントインターフェイス３００（制御対象インターフェイス３００ともいう）は制御対象であるプラント４００に接続されている。ここで、インターネット１０は、イントラネットであってもよい。
【００１４】
コントローラ１００には、通信用プロセッサ１１０と制御用プロセッサ１２０の２つのプロセッサが設けられ、この２つのプロセッサは、それぞれゲートアレイにて実現されたブリッジＬＳＩ１３０に接続され、ブリッジＬＳＩ１３０を介してメモリ１４０に接続されている。制御用プロセッサ１２０は、ブリッジ
ＬＳＩ１３０を介してシステムバスインターフェイス１６０に接続されている。システムバスインターフェイス１６０に接続されたシステムバス２００およびプラントインターフェイス３００を経由して制御対象であるプラント４００の制御，監視を行い、後述するように、制御状態はフィードバックされ、メモリ１４０に記憶される。このデータの送受信は互いにアドレス指定により行われる。
【００１５】
一方、通信用プロセッサ１１０は、ブリッジＬＳＩ１３０を介してネットワークインターフェイス１５０に接続されている。ブリッジＬＳＩ１３０は、制御用プロセッサ１２０とシステムバスインターフェイス１６０，メモリ１４０の接続切替え、システムバスインターフェイス１６０とメモリ１４０との接続切断、通信用プロセッサ１１０とネットワークインターフェイス１５０，メモリ１４０の接続切替え、ネットワークインターフェイス１５０とメモリとの接続切断を行う。この接続切替え、接続切断は、制御用プロセッサ１２０，通信用プロセッサ
１１０，端末２０等がセットアップとデータを有する構成の制御信号をブリッジＬＳＩ１３０に送信してブリッジＬＳＩ１３０内部の設定を切替えることにより行う。
【００１６】
このように、制御用プロセッサ１２０は、リアルタイムな制御を保証するために、通信処理を行わないようにして、通信用プロセッサ１１０が通信処理を行うようになっており、所謂、機能分散のマルチプロセッサとなっている。通信用プロセッサ１１０は、インターネット１０を介して接続された端末２０に、メモリ１４０に記憶されている最新のプラント情報を送信する。このように、プラント監視用の端末２０をインターネット１０へ接続し、ネットワークインターフェイス１５０を介して、通信用プロセッサ１１０とインターネット１０を接続しているので、コントローラの設置箇所の自由度が増し、プラント監視・制御を所望の場所から行えることができる。
【００１７】
コントローラ１００に設けられた通信用プロセッサ１１０と制御用プロセッサ１２０の２つのプロセッサのソフトウエア構成を図２により説明する。
【００１８】
通信用プロセッサ１１０は、ファームウエア１１１，リアルタイムＯＳ１１２，ミドルソフト１１４，通信タスク１１６のソフトウエアを有し、リアルタイムＯＳ１１２にはネットワークインターフェイスドライバ１１３が、ミドルソフト１１４には通信タスク１１６処理を専門に行うためのｈｔｔｐ，ｆｔｐ等のインターネットプロトコル１１５が設けられている。
【００１９】
制御用プロセッサ１２０は、ファームウエア１２１，リアルタイムＯＳ１２２，ミドルソフト１２４，制御タスク１２５のソフトウエアを有し、リアルタイムＯＳ１２２にはプラントインターフェイスドライバ１２３（制御対象プラントインターフェイスドライバ１２３ともいう）が設けられている。リアルタイム
ＯＳ１１２及びリアルタイムＯＳ１２２間にはプロセッサ間割り込み１０１インターフェイスが設けられている。
【００２０】
通信用プロセッサ１１０のファームウエア１１１，制御用プロセッサ１２０のファームウエア１２１は共に、電源投入時の初期化処理，自己診断等を行う。
【００２１】
このように、通信用プロセッサ１１０は、通信タスク１１６処理を専門に行うためのｈｔｔｐ，ｆｔｐ等のインターネットプロトコルが設けられるミドルソフト１１４を介してインターネット１０へ接続され、制御用プロセッサ１２０は、制御タスク１２５処理を専門に行うためのミドルソフト１２４を介してプラント４００へ接続されているので、従来は、ＣＰＵ内部にｈｔｔｐを実装すれば、通信と制御をシリアルに処理する必要があり、通信と制御をシリアルに処理するため、コントローラでリアルタイムな制御ができないという問題を解決できる。
【００２２】
２つのプロセッサは、通常は独立して動作しているが、監視・制御のため、互いに連絡や同期を取る必要がある場合は、リアルタイムＯＳ１１２とリアルタイムＯＳ１２２間でプロセッサ間割り込み１０１が行われる。なお、このプロセッサ間割り込みの代りに、メモリインターフェイスによる連絡を用いても良い。
【００２３】
次に、このように構成されたソフトウエアの具体的な処理の流れを説明する。図３に制御用プロセッサ１２０の制御の処理フローを示す。
【００２４】
制御用プロセッサ１２０は、Ｓ５００で、ファームウエア１２１による初期化が完了した後、制御開始の指示により、オペレータ等が予めメモリ１４０にダウンロードした制御プログラムをメモリ１４０から読み込み処理を開始する。
【００２５】
処理が開始されると、この制御プログラムに従い、Ｓ５１０で、プラントの状態データを取り込むために、システムバス２００上のプラントインターフェイス３００に対して、リード要求を行う。リード要求を受けたプラントインターフェイス３００は、Ｓ５２０で、プラント制御対象の入力データ、すなわちプラントの状態データを取り込む。
【００２６】
Ｓ５３０で、取り込んだ状態データをＣＰＵ１００へ応答データとして転送する。データを受け取った制御用プロセッサ１２０は、Ｓ５４０で、リード値をメモリ１４０へ記憶させる（退避するともいう）と共に、Ｓ５５０で、制御プログラムに従いリードデータを元に演算処理を行う。Ｓ５６０で、その演算結果を制御指示としてプラントインターフェイス３００へデータライト要求を行う。データライト要求を受けたプラントインターフェイス３００は、Ｓ５７０で、この要求に従いプラント制御対象へデータを出力して必要な制御を行う。
【００２７】
このように、制御用プロセッサ１２０は、Ｓ５１０からＳ５７０までの処理を、数ミリ秒から数百ミリ秒の周期で繰り返すことで制御のリアルタイム性を保証している。
【００２８】
次に、通信用プロセッサ１１０の通信の処理フローについて図４，図５により説明する。図４に、通信用プロセッサ１１０の監視の処理フローを示し、図５に、操作の処理フローの例を示す。
【００２９】
図４に示すように、通信用プロセッサ１１０も、制御用プロセッサ１２０と同様に、ファームウエア１１１による初期化が完了した後、Ｓ６００で、通信プログラムをメモリ１４０から読み込み、Ｓ６１０で、端末２０からの要求を待つ。
【００３０】
Ｓ６２０で、端末２０からデータ転送要求を受けると、通信用プロセッサ110は、Ｓ６３０で、データ転送要求に従いメモリ１４０に記憶している（退避しているともいう）プラント状態のデータをリードし、Ｓ６４０で、ブリッジＬＳＩ１３０，ネットワークインターフェイス１５０およびインターネット１０を介して、端末２０へデータを転送する。
【００３１】
ここで、インターネット１０を介した通信処理は、通信用プロセッサ１１０で処理されるため、制御用プロセッサ１２０の制御プログラム処理を阻害しないようにでき、プラントの監視を行うことができる。この結果、制御用プロセッサ
１２０の一定周期の処理が何らかの理由で阻害された場合、制御のリアルタイム性が保証されなくなり、プラントの装置破壊や、最悪の場合停電や断水等の社会的損害を与えるのを防止できる。
【００３２】
ここで、通信用プロセッサ１１０が、Ｓ６３０で、メモリリード処理を行う場合、制御用プロセッサ１２０との間でメモリバス競合が発生すると、一定周期の処理が阻害され、制御のリアルタイム性を損なう恐れがある。このため、本実施例では、制御用プロセッサ１２０と通信用プロセッサ１１０の両方からのメモリアクセスに対しては、ブリッジＬＳＩ１３０にてメモリアクセス時のオーバヘッドを吸収して、メモリバスの転送性能を向上させている。又、制御用プロセッサ１２０に内蔵されているキャッシュメモリに一時記憶させてキャッシュメモリを有効活用するようプログラムを作成している、あるいはメモリバス競合が発生すると、通信用プロセッサからの一度のメモリアクセスの量を制限しているので、メモリバス競合が発生した場合でも制御のリアルタイム性を保証することができる。
【００３３】
次に、インターネット経由でプラントの操作を行う例を図５にて説明する。通信用プロセッサ１１０の初期化およびプログラム読み込みについては、図４に示す監視の場合と同様に行われる。
【００３４】
図４に監視データを見て、監視者（オペレータともいう）がプラント制御パラメータを変更する必要が生じた場合、Ｓ７００で、端末２０上の操作画面等にてパラメータ変更の指示を行う。このパラメータ変更の指示は、Ｓ７１０で、端末２０からインターネット１０経由で対象となるコントローラ１００へ送信される。
【００３５】
通信用プロセッサ１１０は、Ｓ７２０で、端末２０からのパラメータ変更要求を受信すると、Ｓ７３０で、制御用プロセッサ１２０にプロセッサ間割り込み信号１０１を行い、パラメータ変更が必要であることを連絡する。
【００３６】
制御用プロセッサ１２０は、一定周期で制御プログラム処理を行っているが、この一連の処理が完了するまでの間は割り込み禁止状態で動作し、一連の処理の完了後は、Ｓ７４０で、割り込み受付け可能として、このタイミングで、プロセッサ間割り込み信号１０１を受付け、通信用プロセッサ１１０へパラメータ変更を許可する応答を行う。
【００３７】
パラメータ変更を許可する応答を受けた通信用プロセッサ１１０は、端末２０からの要求に従い、Ｓ７５０で、メモリ１４０のパラメータ領域のデータを変更し、再度プロセッサ間割り込み信号１０１を行い、制御用プロセッサ１２０へパラメータ変更が完了したことを応答すると共に、Ｓ７６０で、端末２０へパラメータ変更が完了したことを応答する。
【００３８】
ここで、パラメータ変更によるメモリ１４０へのアクセスの時間を演算し、メモリ１４０へのアクセスの時間が制御用プロセッサ１２０のリアルタイム処理に影響を与える恐れがあると判断される場合は、変更するパラメータの量に制限を設け、制御周期時間から変更するパラメータの量を設定して制御用プロセッサ
１２０へパラメータ変更を行う。この結果、端末から制御パラメータを変更する場合でも制御のリアルタイム性を保証することができる。
【００３９】
【発明の効果】
本発明によれば、コントローラに２つのＣＰＵモジュールを設け、ブリッジ
ＬＳＩによりメモリとの間を切替えて制御用プロセッサが通常通信処理を行なわないようにしているので、制御のリアルタイム性を保証しつつ、インターネットを介した監視，制御が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である制御システムの構成図である。
【図２】本実施例のコントローラの構成図である。
【図３】制御用プロセッサの制御の処理の流れ図である。
【図４】通信用プロセッサの監視の処理の流れ図である。
【図５】通信用プロセッサの操作の処理の流れ図である。
【符号の説明】
１０…インターネット、２０…監視操作端末、１００…コントローラ、１０１…プロセッサ間割り込み信号、１１０…通信用プロセッサ、１１１，１２１…ファームウエア、１１２，１２２…リアルタイムＯＳ、１１３…ネットワークインターフェイスドライバ、１１４，１２４…ミドルソフト、１１５…ｈｔｔｐ，ｆｔｐ等のインターネットプロトコル、１１６…通信タスク、１２０…制御用プロセッサ、１２３…プラントインターフェイスドライバ、１２５…制御タスク、１３０…ブリッジＬＳＩ、１４０…メモリ、１５０…ネットワークインターフェイス、１６０…システムバスインターフェイス、２００…システムバス、３００…プラントインターフェイス、４００…プラント。
Claims (8)
- 制御用プロセッサと、通信用プロセッサと、前記制御用プロセッサ及び通信用プロセッサのそれぞれに接続されたブリッジＬＳＩと、該ブリッジＬＳＩに接続されたメモリと、前記ブリッジＬＳＩに接続され制御対象とシステムバスを介して接続するためのシステムバスインターフェイスと、前記ブリッジＬＳＩに接続され端末とインターネットを介して接続するためのネットワークインターフェイスを備え、前記制御用プロセッサは制御プログラムに従い、前記ブリッジＬＳＩに制御信号を送信してブリッジＬＳＩの内部の設定を切替えて前記プラントインターフェイスに接続を切替えプラントインターフェイス介してプラントの状態データを取込んで前記メモリに記憶し、前記プラントの状態データを演算処理を行い演算結果を制御指示として前記プラントインターフェイスに出力し、前記通信用プロセッサは、前記端末からのデータ転送要求を受信すると前記ブリッジＬＳＩの内部の設定を切替えて前記ネットワークインターフェイスに接続し、前記メモリに記憶されているプラント状態のデータを前記ネットワークインターフェイスを介して前記端末に転送することを特徴とするコントローラ。
- 制御用プロセッサと、通信用プロセッサと、前記制御用プロセッサ及び通信用プロセッサのそれぞれに接続されたブリッジＬＳＩと、該ブリッジＬＳＩと接続されたメモリと、前記制御用プロセッサとブリッジＬＳＩを介して接続され制御用プロセッサが制御対象を監視，制御するためのシステムバスインターフェイスと、前記通信用プロセッサとブリッジＬＳＩを介して接続され通信用プロセッサが端末とインターネット通信するためのインターネットインターフェイスを備え、前記ブリッジＬＳＩは、前記制御用プロセッサの制御信号により内部の設定を切替えて前記制御用プロセッサとシステムバスインターフェイス、メモリの接続切替えを行い、前記プラントインターフェイスに接続を切替えプラントインターフェイス介してプラントの状態データを取込んで前記メモリに記憶し、前記プラントの状態データを演算処理を行い演算結果を制御指示として前記プラントインターフェイスに出力し、前記通信用プロセッサの制御信号により内部の設定を切替えて前記通信用プロセッサとネットワークインターフェイス、メモリの接続切替えを行い、前記ネットワークインターフェイスに接続し、前記メモリに記憶されているプラント状態のデータを前記インターネット通信により前記端末に転送することを特徴とするコントローラ。
- 前記通信用プロセッサのソフトウエアが、ファームウエア，ネットワークインターフェイスドライバを含むリアルタイムＯＳ，ｆｔｔｐ，ｔｔｐ等のインターネットプロトコルを含むミドルソフト、通信タスクで構成されている請求項１又は２に記載のコントローラ。
- 前記制御用プロセッサのソフトウエアが、ファームウエア，制御対象インターフェイスドライバを含むリアルタイムＯＳ，ミドルソフト，制御タスクで構成されている請求項１から３のいずれかに記載のコントローラ。
- 前記制御用プロセッサのリアルタイムＯＳと通信用プロセッサのリアルタイムＯＳの間のプロセッサ間割り込みインターフェイス、又はメモリインターフェイス、又はメモリインターフェイスを設けた請求項１から４のいずれかに記載のコントローラ。
- 前記制御用プロセッサ及び通信用プロセッサの両方からメモリへアクセスのあった時は、ブリッジＬＳＩにてメモリへのアクセスのオーバヘッドを吸収する請求項１から４に記載のコントローラ。
- 前記制御用プロセッサがキャッシュメモリを内蔵しているものであって、前記制御用プロセッサ及び通信用プロセッサの両方からメモリへアクセスのあった時は、前記キャッシュメモリに一時記憶させる請求項１から４のいずれかに記載のコントローラ。
- 前記制御用プロセッサ及び通信用プロセッサの両方からメモリへアクセスのあった時は、前記通信用プロセッサからの一回のメモリアクセス容量を制限する請求項１から４のいずれかに記載のコントローラ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353962A JP4117123B2 (ja) | 2001-11-20 | 2001-11-20 | コントローラ |
| CNB021425345A CN100356747C (zh) | 2001-11-20 | 2002-09-20 | 控制器 |
| KR1020020071917A KR100949168B1 (ko) | 2001-11-20 | 2002-11-19 | 제어기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353962A JP4117123B2 (ja) | 2001-11-20 | 2001-11-20 | コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158780A JP2003158780A (ja) | 2003-05-30 |
| JP4117123B2 true JP4117123B2 (ja) | 2008-07-16 |
Family
ID=19165886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001353962A Expired - Lifetime JP4117123B2 (ja) | 2001-11-20 | 2001-11-20 | コントローラ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4117123B2 (ja) |
| KR (1) | KR100949168B1 (ja) |
| CN (1) | CN100356747C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100377019C (zh) * | 2003-09-02 | 2008-03-26 | 华中科技大学 | 嵌入式多轴运动控制器 |
| US20070073854A1 (en) * | 2005-09-19 | 2007-03-29 | Tobias Lindquist | Communication terminals having multiple processors and methods of operating the same |
| JP2009143459A (ja) * | 2007-12-17 | 2009-07-02 | Hitachi Ltd | 車載エレクトロニクス・システム及び自動車 |
| JP2009164665A (ja) * | 2007-12-28 | 2009-07-23 | Mitsubishi Electric Corp | 通信システム及び通信アダプタ |
| JP6442843B2 (ja) * | 2014-03-14 | 2018-12-26 | オムロン株式会社 | 制御装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0573508A (ja) * | 1991-09-17 | 1993-03-26 | Matsushita Graphic Commun Syst Inc | マルチプロセツサシステム |
| JPH0685867A (ja) * | 1992-09-03 | 1994-03-25 | Fujitsu Ltd | リモートパワーオン制御方式 |
| JPH07219607A (ja) * | 1994-02-02 | 1995-08-18 | Mitsubishi Heavy Ind Ltd | デジタル制御装置 |
| CN1137646A (zh) * | 1995-06-05 | 1996-12-11 | 北京航空航天大学 | 结点互连适配器 |
| WO1997000480A1 (en) * | 1995-06-15 | 1997-01-03 | Intel Corporation | Architecture for an i/o processor that integrates a pci to pci bridge |
| BE1009813A3 (nl) * | 1995-09-29 | 1997-08-05 | Philips Electronics Nv | Programmeerbare logische controller. |
| US5717691A (en) * | 1995-10-30 | 1998-02-10 | Nec Usa, Inc. | Multimedia network interface for asynchronous transfer mode communication system |
| US5982362A (en) * | 1996-05-30 | 1999-11-09 | Control Technology Corporation | Video interface architecture for programmable industrial control systems |
| JP3327123B2 (ja) * | 1996-06-04 | 2002-09-24 | トヨタ自動車株式会社 | 作業用ロボットの統合制御システム |
| KR100196386B1 (ko) * | 1996-12-04 | 1999-06-15 | 김형벽 | 선박 자동화 제어용 메인 프로세서 모듈 |
| JPH10228418A (ja) * | 1997-02-18 | 1998-08-25 | Canon Inc | メモリ制御装置及びメモリ制御方法 |
| KR100481995B1 (ko) * | 1997-07-29 | 2005-07-07 | 삼성중공업 주식회사 | 타겟 시스템 |
| JPH11146466A (ja) * | 1997-11-11 | 1999-05-28 | Toshiba Corp | プラント監視制御システム |
| US6205152B1 (en) * | 1997-12-31 | 2001-03-20 | Samsung Electronics Co., Ltd. | Frame relay-to-ATM interface circuit and method of operation |
| US6272398B1 (en) * | 1998-09-21 | 2001-08-07 | Siebolt Hettinga | Processor-based process control system with intuitive programming capabilities |
| JP2001014026A (ja) * | 1999-06-30 | 2001-01-19 | Matsushita Electric Works Ltd | 運転管理装置、運転管理システム、運転管理装置のプログラムを記録した記録媒体 |
-
2001
- 2001-11-20 JP JP2001353962A patent/JP4117123B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-20 CN CNB021425345A patent/CN100356747C/zh not_active Expired - Fee Related
- 2002-11-19 KR KR1020020071917A patent/KR100949168B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158780A (ja) | 2003-05-30 |
| KR100949168B1 (ko) | 2010-03-23 |
| CN100356747C (zh) | 2007-12-19 |
| CN1420661A (zh) | 2003-05-28 |
| KR20030041804A (ko) | 2003-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4558519B2 (ja) | 情報処理装置およびシステムバス制御方法 | |
| CN110594180A (zh) | 一种服务器散热控制器的控制方法及系统 | |
| JP2004199670A (ja) | データ収集装置及びデータ収集システム | |
| JP4117123B2 (ja) | コントローラ | |
| JP2519276B2 (ja) | 障害情報収集処理方式 | |
| JP2009025896A (ja) | データ処理装置及びデータ処理方法 | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JP2002345144A (ja) | 変電所用保護制御システム | |
| JP3267110B2 (ja) | マイクロコンピュータのデータ転送装置 | |
| JPH05257852A (ja) | プロセスデータ処理システムおよび処理方法 | |
| JP2002171514A (ja) | 遠隔監視システム | |
| JP6144151B2 (ja) | 通信制御方法 | |
| JPS605366A (ja) | 遠隔電源投入・監視装置 | |
| JP4432975B2 (ja) | パケット通信デバイス、パケット通信方法、およびパケット通信プログラム | |
| JP3353819B2 (ja) | インテリジェント系ボードとコンソール端末との接続機構および接続方法 | |
| JP2001229136A (ja) | 制御装置及び制御システム並びにデータ転送装置 | |
| JP2838588B2 (ja) | プロセスデータ処理システム | |
| JP2002055891A (ja) | コンピュータ管理装置 | |
| JPS6027035A (ja) | 入出力装置の遠隔保守方式 | |
| JP2001005505A (ja) | プログラマブル・コントローラ | |
| JP3903688B2 (ja) | バンク切替システム | |
| JP2877188B2 (ja) | データ通信監視システム | |
| JPH03238546A (ja) | 入出力制御方式 | |
| JP2010181922A (ja) | プロセッサ周辺回路 | |
| JPS6152749A (ja) | システム監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060309 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060407 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4117123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |