KR100196386B1 - 선박 자동화 제어용 메인 프로세서 모듈 - Google Patents

선박 자동화 제어용 메인 프로세서 모듈 Download PDF

Info

Publication number
KR100196386B1
KR100196386B1 KR1019960061723A KR19960061723A KR100196386B1 KR 100196386 B1 KR100196386 B1 KR 100196386B1 KR 1019960061723 A KR1019960061723 A KR 1019960061723A KR 19960061723 A KR19960061723 A KR 19960061723A KR 100196386 B1 KR100196386 B1 KR 100196386B1
Authority
KR
South Korea
Prior art keywords
address
processor
control
data
buffer
Prior art date
Application number
KR1019960061723A
Other languages
English (en)
Other versions
KR19980043761A (ko
Inventor
김상철
박충희
임준석
임재열
Original Assignee
김형벽
현대중공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김형벽, 현대중공업주식회사 filed Critical 김형벽
Priority to KR1019960061723A priority Critical patent/KR100196386B1/ko
Publication of KR19980043761A publication Critical patent/KR19980043761A/ko
Application granted granted Critical
Publication of KR100196386B1 publication Critical patent/KR100196386B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41845—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by system universality, reconfigurability, modularity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Medical Informatics (AREA)
  • General Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • Control By Computers (AREA)

Abstract

본 발명은 선박 자동화 제어용 메인 프로세서 모듈에 관한 것으로서, 대형 선박의 부력 조정 시스템이나, 기관실 등의 최적화 제어를 위해 사용하는 선박 자동화 시스템에서, 스테이션 캐비넷안에 센더박스(Sender Box)메인 모듈에 관한 것이다.
종래의 선박 자동화 제어를 위한 시스템은 감시 대상과의 통신 장애에 대한 고려와 군집 여부에 따라서 적절한 방식이 적용되고 있다.
즉, 메인 프로세서 모듈을 가지는 복수의 스테이션 캐비냇과 센더박스를 운용함에 있어, 포인트수가 작을 경우에는 센더박스가 유리하고, 포인트수가 많을 경우에는 중앙 집중화(Centralizing)가 유리하다.
그러나, 중앙 집중화의 경우에는 센서 라인이 복잡해지는 단점이 있고, 센더박스의 경우에는 통신 선로가 복잡해지는 단점이 있다.
본 발명은 종래의 센더박스 또는 중앙집중화의 단점을 해결하고자, 포인트수가 작은 경우에 유리한 센더박스의 메인 보드를 스테이션에서 그 기능적인 모듈로서 분리하여 독립된 프로세서로 운용할 수 있도록 함으로써, 센더박스와 중앙 집중화의 양쪽의 단점을 극복하고 장점을 최대한 확보하는 선박 자동화 제어 시스템 구성을 가능하게 하는 선박 자동화 제어용 메인 프로세서 모듈을 제공한다.

Description

선박 자동화 제어용 메인 프로세서 모듈
본 발명은 선박 자동화 제어용 메인 프로세서 모듈에 관한 것으로서, 대형 선박의 부력 조정 시스템이나, 기관실 등의 최적화 제어를 위해 사용하는 선박 자동화 시스템에서, 스테이션 캐비넷안에 센더박스(Sender Box)메인 모듈에 관한 것이다.
종래의 선박 자동화 제어를 위한 시스템은 감시 대상과의 통신 장애에 대한 고려와 군집 여부에 따라서 적절한 방식이 적용되고 있다.
즉, 메인 프로세서 모듈을 가지는 복수의 스테이션 캐비냇과 센더박스를 운용함에 있어, 포인트수가 작을 경우에는 센더박스가 유리하고, 포인트수가 많을 경우에는 중앙 집중화(Centralizing)가 유리하다.
그러나, 중앙 집중화의 경우에는 센서 라인이 복잡해지는 단점이 있고, 센더박스의 경우에는 통신 선로가 복잡해지는 단점이 있다.
본 발명은 종래의 센더박스 또는 중앙집중화의 단점을 해결하고자, 포인트수가 작은 경우에 유리한 센더박스의 메인 보드를 스테이션에서 그 기능적인 모듈로서 분리하여 독립된 프로세서로 운용할 수 있도록 함으로써, 센더박스와 중앙 집중화의 양쪽의 단점을 극복하고 장점을 최대한 확보하는 선박 자동화 제어 시스템 구성을 가능하게 하는 선박 자동화 제어용 메인 프로세서 모듈을 제공한다.
제 1 도는 본 발명의 선박 자동화 제어용 메인 프로세서 모듈의 블럭 구성도
도면 제 1 도에 도시된 바와같이,
입출력 제어를 전담하는 I/O전담 프로세서(1)와, 상기 프로세서(1)에서 출력되는 어드레스를 래치하는 어드레스 래치(2)와, 상기 프로세서(1)의 데이타를 래치하는 데이타 래치(3)와, 상기 어드레스 래치에 의한 어드레스 지정과 리드/라이트 콘트롤(R/W) 및 칩선택 제어(CS)를 받아서 정보들이 저장되고 또 출력되는 램(RAM) 및 롬(ROM)으로 이루어지는 기억부(4)와, 상기 어드레스 래치에 의한 어드레스를 디코딩하여 기억부(4)와 버스 콘트롤러(16) 등의 칩선택 제어를 수행하는 어드레스 디코더(5)와, 상기 어드레스 래치에 의한 어드레스 신호가 저장되는 어드레스 버퍼(6)와, 상기 데이타 래치에 의한 데이타가 저장되는 데이타 버퍼(7)와, 상기 어드레스 버퍼(6) 및 데이타 버퍼(7)에 의한 어드레스 지정과 어드레스 버퍼(9) 및 데이타 버퍼(10)에 의한 어드레스 지정에 대응하여 입출력 또는 통신에 관련된 데이타들이 저장되고 또 출력되는 버퍼 메모리(8)와, 상기 버퍼 메모리(8)의 통신 전담 프로세싱에 관련된 어드레스를 지정하기 위한 어드레스 버퍼(9)와, 상기 버퍼 메모리(8)의 통신 전담 프로세싱에 관련된 데이타를 저장하는 데이타 버퍼(10)와, 통신 전담 프로세서(13)에서 필요로 하는 정보들이 저장되고 또 출력되는 램 및 롬으로 이루어진 기억부(11)와, 상기 기억부(11)에 프로세서(13)의 어드레스를 공급하기 위한 어드레스 래치(12)와, 통신 처리를 전담하는 통신 전담 프로세서(13)와, 상기 어드레스 래치(12)의 어드레스를 디코딩하여 버퍼(9,10)의 칩선택과 버스 콘트롤러(16)의 칩선택을 제어하는 어드레스 디코더(14)와, 상기 통신 전담 프로세서(13)와 연결되어 직렬 통신 제어를 수행하는 직렬 통신 제어부(15)와, 상기 각각의 데이타와 어드레스 버스의 제어 및 통신과 입출력 핸드쉐이크(Handshake) 제어를 수행하는 버스 콘트롤러(16)와, 상기 버스 콘트롤러(16)에 의해서 상기 버퍼 메모리(8)의 핸드쉐이크를 위한 리드 라이트 제어신호(AR/AW)(BR/BW)를 출력하는 게이트회로(17,18)와, 상기 프로세서(1)의 입출력 인터럽트를 처리하기 위한 인터럽트 콘트롤러(19)와, 상기 인터럽트 콘트롤러에 연결되어 작동하는 타이머(20)와, 상기 프로세서(1)에 의한 입출력 어드레스 디코딩을 수행하는 I/O어드레스 디코더(21)와, 상기 I/O어드레스 디코더(21)의 제어를 받아 동작하며 입출력 인터페이스 처리를 담당하는 I/O인터페이스(22)를 포함하여 구성됨을 특징으로 한다.
상기한 바와같이 구성된 본 발명의 선박 자동화 제어용 메인 프로세서 모듈의 동작은 다음과 같이 이루어진다.
I/O전담 프로세서(1)는 I/O인터페이스(22)를 통한 입출력 처리를 전담한다.
이 것을 위해서 출력하는 어드레스는 어드레스 래치(2)를 통하여 기억부(4)의 롬 또는 램 어드레스를 지정하고, 여기서 출력되는 데이타는 데이타 래치(3)를 통해서 읽어들이며, I/O디코더(21)에 I/O어드레스를 출력하여 I/O인터페이스(22)를 적절하게 제어함으로써 필요한 제반 신호들의 입출력이 이루어지도록 한다.
물론 이때 I/O프로세싱을 위한 인터럽트를 인터럽트 콘트롤러(19)가 수행하고, 인터럽트 처리에 필요한 타이밍 정보는 타이머(20)로부터 구한다.
또, I/O전담 프로세서(1)는 어드레스 디코더(5)를 통해서 상기 기억부(4)의칩선택(CS)을 수행함과 함께, 버스 콘트롤러(16)도 제어하여 버퍼 메모리(8)에 디한 통신 전담 프로세서(13)와의 핸드 쉐이크와 버스 콘트롤이 이루어질 수 있도록 한다.
버스 콘트롤러(16)는 버퍼 메모리(8)의 핸드쉐이크를 위한 리드 라이트 신호(AR/AW)(BR/BW)를 출력하여 게이트 회로(17,18)를 통해서 버퍼 메모리(8)에 공급함으로써 적절한 타이밍에서 I/O전담 프로세서 또는 통신 전담 프로세서(13)에 의한 버퍼 메모리(8)의 공유가 가능하게 한다.
I/O전담 프로세서(1)가 버퍼 메모리(8)에 데이타를 저정하거나 또는 읽어낼 경우에는 어드레스 버퍼(6)를 통해서 어드레스를 지정하고 데이타 버퍼(7)를 통해서 데이타의 입출력을 수행한다.
통신 전담 프로세서(13)가 버퍼 메모리(8)에 데이타를 저장하거나 또는 읽어낼 경우에는 어드레스 버퍼(9)를 통해서 어드레스를 지정하고 데이타 버퍼(10)를 통해서 데이타 입출력을 수행한다.
즉, 통신 전담 프로세서(13)에서 출력된 어드레스를 어드레스 래치(12)에 래치하여 램 또는 롬으로 이루어진 기억부(11)의 데이타 액세스를 수행하는 한편, 어드레스 버퍼(9)를 통해서 버퍼 메모리(8)의 어드레스를 지정하고, 데이타 버퍼(10)를 이용해서 필요한 데이타를 저장하게 하거나 읽어낸다.
이때 어드레스 디코더(14)에 칩선택을 위한 어드레스를 출력함으로써 기억부(11)의 칩선택(CS)과 버스 콘트롤러(16)의 칩선택(CS)이 적절한 타이밍에서 이루어질 수 있도록 한다.
그리고, 상기한 바와같이 처리된 데이타를 전송하거나 또는 수신하기 위해서 통신 전담 프로세서(13)는 직렬 통신 제어부(15)에 인터럽트(INTR), 칩선택(CS), 리드라이트 제어(R/W)를 수행하여 적절한 데이타의 송신(Tx1,Tx2) 또는 수신(Rx1,Rx2)이 이루어질 수 있도록 한다.
여기서 처리되는 데이타는 선박 자동화 제어에 필요한 각종 포인트의 감시정보들이 된다.
상기한 바와같이 본 발명의 선박 자동화 제어용 메인 프로세서 모듈은 센더박스 메인 보드로서 I/O전담 프로세서와 통신 전담 프로세서를 가지고, 스테이션에서 센더박스의 기능적인 모듈을 보드로서 독립하여 운용할 수 있게 하므로, 통신 선로의 간소화는 물론, 각종 포인트에서의 감지라인을 줄여서 선박 자동화 시스템 전체의 효율적인 운용을 가능하게 한다.

Claims (1)

  1. 입출력 제어를 전담하는 I/O전담 프로세서(1)와, 상기 프로세서(1)에서 출력되는 어드레스를 래치하는 어드레스 래치(2)와, 상기 프로세서(1)의 데이타를 래치하는 데이타 래치(3)와, 상기 어드레스 래치에 의한 어드레스 지정과 리드/라이트 콘트롤(R/W) 및 칩선택 제어(CS)를 받아서 정보들이 저장되고 또 출력되는 램(RAM) 및 롬(ROM)으로 이루어지는 기억부(4)와, 상기 어드레스 래치에 의한 어드레스를 디코딩하여 기억부(4)와 버스 콘트롤러(16) 등의 칩선택 제어를 수행하는 어드레스 디코더(5)와, 상기 어드레스 래치에 의한 어드레스 신호가 저장되는 어드레스 버퍼(6)와, 상기 데이타 래치에 의한 데이타가 저장되는 데이타 버퍼(7)와, 상기 어드레스 버퍼(6) 및 데이타 버퍼(7)에 의한 어드레스 지정과 어드레스 버퍼(9) 및 데이타 버퍼(10)에 의한 어드레스 지정에 대응하여 입출력 또는 통신에 관련된 데이타들이 저장되고 또 출력되는 버퍼 메모리(8)와, 상기 버퍼 메모리(8)의 통신 전담 프로세싱에 관련된 어드레스를 지정하기 위한 어드레스 버퍼(9)와, 상기 버퍼 메모리(8)의 통신 전담 프로세싱에 관련된 데이타를 저장하는 데이타 버퍼(10)와, 통신 전담 프로세서(13)에서 필요로 하는 정보들이 저장되고 또 출력되는 램 및 롬으로 이루어진 기억부(11)와, 상기 기억부(11)에 프로세서(13)의 어드레스를 공급하기 위한 어드레스 래치(12)와, 통신 처리를 전담하는 통신 전담 프로세서(13)와, 상기 어드레스 래치(12)의 어드레스를 디코딩하여 버퍼(9,10)의 칩선택과 버스 콘트롤러(16)의 칩선택을 제어하는 어드레스 디코더(14)와, 상기 통신 전담 프로세서(13)와 연결되어 직렬 통신 제어를 수행하는 직렬 통신 제어부(15)와, 상기 각각의 데이타와 어드레스 버스의 제어 및 통신과 입출력 핸드쉐이크(Handshake) 제어를 수행하는 버스 콘트롤러(16)와, 상기 버스 콘트롤러(16)에 의해서 상기 버퍼 메모리(8)의 핸드쉐이크를 위한 리드 라이트 제어신호(AR/AW)(BR/BW)를 출력하는 게이트회로(17,18)와, 상기 프로세서(1)의 입출력 인터럽트를 처리하기 위한 인터럽트 콘트롤러(19)와, 상기 인터럽트 콘트롤러에 연결되어 작동하는 타이머(20)와, 상기 프로세서(1)에 의한 입출력 어드레스 디코딩을 수행하는 I/O어드레스 디코더(21)와, 상기 I/O어드레스 디코더(21)의 제어를 받아 동작하며 입출력 인터페이스 처리를 담당하는 I/O인터페이스(22)를 포함하여 구성됨을 특징으로 하는 선박 자동화 제어용 메인 프로세서 모듈.
KR1019960061723A 1996-12-04 1996-12-04 선박 자동화 제어용 메인 프로세서 모듈 KR100196386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061723A KR100196386B1 (ko) 1996-12-04 1996-12-04 선박 자동화 제어용 메인 프로세서 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061723A KR100196386B1 (ko) 1996-12-04 1996-12-04 선박 자동화 제어용 메인 프로세서 모듈

Publications (2)

Publication Number Publication Date
KR19980043761A KR19980043761A (ko) 1998-09-05
KR100196386B1 true KR100196386B1 (ko) 1999-06-15

Family

ID=19485740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061723A KR100196386B1 (ko) 1996-12-04 1996-12-04 선박 자동화 제어용 메인 프로세서 모듈

Country Status (1)

Country Link
KR (1) KR100196386B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117123B2 (ja) * 2001-11-20 2008-07-16 株式会社日立製作所 コントローラ
KR100685443B1 (ko) * 2002-04-10 2007-02-23 현대중공업 주식회사 선박 자동화 제어용 원격단말장치

Also Published As

Publication number Publication date
KR19980043761A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
KR100196386B1 (ko) 선박 자동화 제어용 메인 프로세서 모듈
US5444852A (en) I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space
KR940001593B1 (ko) 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템
US4718003A (en) Method and apparatus for exchanging data between data processing units
US7136956B2 (en) Semiconductor device
KR100196385B1 (ko) 선박 자동화 제어용 통신모듈
US5796672A (en) Method and circuit for routing data to registers in an integrated circuit
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR0167169B1 (ko) 데이타 송수신장치
JP3635810B2 (ja) シーケンサのｉ／ｏ切り替え装置
KR100339653B1 (ko) 전전자 교환기 내 제어 보드의 이중화 장치
KR19990047147A (ko) 선박 자동화 제어용 이중 통신 모듈
KR100819968B1 (ko) 반도체 메모리 시스템 및 반도체 메모리 칩
KR20020049331A (ko) 주변 프로세서와 디바이스 제어 장치간의 정합 장치
KR100434160B1 (ko) 교환시스템의 데이터 실시간 처리 장치 및 방법
KR960009916B1 (ko) 감시제어부와 모듈간의 정보교환버스 구조
KR0175606B1 (ko) 피.씨. 메인 프로세서와 피.씨. 카드 사이의 데이타 인터페이스장치
KR100260830B1 (ko) 피씨(pc)의 선박 자동화 제어용 통신 프로세서 카드
KR100496479B1 (ko) 어드레스 신호 디코딩 회로
KR0127559Y1 (ko) 버퍼를 이용한 메모리 엑세스 장치
KR0183349B1 (ko) 이기종 프로세서 모듈간의 데이타 인터페이스 콘트롤러
KR100307400B1 (ko) 통신 시스템에서의 프로세서간 데이터 전송장치
KR950020230A (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
KR0157915B1 (ko) 메모리 피씨 카드 컨트롤러의 어드레스 처리장치
JPS6093509A (ja) プログラマブル・コントロ−ラの入出力モジユ−ル

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020215

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee