KR0157915B1 - 메모리 피씨 카드 컨트롤러의 어드레스 처리장치 - Google Patents

메모리 피씨 카드 컨트롤러의 어드레스 처리장치 Download PDF

Info

Publication number
KR0157915B1
KR0157915B1 KR1019950045511A KR19950045511A KR0157915B1 KR 0157915 B1 KR0157915 B1 KR 0157915B1 KR 1019950045511 A KR1019950045511 A KR 1019950045511A KR 19950045511 A KR19950045511 A KR 19950045511A KR 0157915 B1 KR0157915 B1 KR 0157915B1
Authority
KR
South Korea
Prior art keywords
card
memory
address
host computer
same type
Prior art date
Application number
KR1019950045511A
Other languages
English (en)
Other versions
KR970029100A (ko
Inventor
최훈배
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950045511A priority Critical patent/KR0157915B1/ko
Publication of KR970029100A publication Critical patent/KR970029100A/ko
Application granted granted Critical
Publication of KR0157915B1 publication Critical patent/KR0157915B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 메모리 피씨 카드를 제어하는 컨트롤러에 관한 것으로, 듀얼 소켓 인터페이스에 의하여 동종의 메모리 피씨 카드가 삽입되어 있으면 호스트 컴퓨터로 하여금 두 카드를 각각 처리하는 것이 아니라 하나의 메모리 피씨 카드를 처리하는 것으로 인식하도록 제어함으로써 메모리 피씨 카드의 효율을 증가시킴과 아울러 필요시에 각각 독립적으로 운영될 수 있도록 하는데 목적이 있는 것으로, 이와같은 목적은 호스트 컴퓨터로부터 어드레스 데이타를 입력받아 메모리 피씨 카드를 지정하는 어드레스로 변환하여 출력하는 주소변환부와, 호스트 컴퓨터로부터 제어신호를 입력받아 상기 주소변환부의 어드레스의 전송 타이밍 및 메모리 피씨 카드의 제어신호를 출력하는 전송제어부로 구성된 컨트롤러의 어드레스 처리장치에 있어서, 슬롯에 삽입된 메모리 피씨 카드가 동종의 카드인지를 판단하는 등가 비교부와, 상기 등가 비교부에 의해 동종의 카드라고 판단되면 호스트 컴퓨터로부터 입력되는 어드레스 데이타를 시리얼적으로 결합하여 가상의 하나의 메모리 피씨 카드처럼 처리하는 결합부를 더 포함하여 구성함으로써 달성되는 것이다.

Description

메모리 피씨 카드 컨트롤러의 어드레스 처리장치
제1도는 종래의 메모리 피씨카드의 컨트롤러를 나타낸 블럭도.
제2도는 제1도 어드레스 처리부의 내부 블럭도.
제3도는 본 발명 메모리 피씨카드 컨트롤러의 어드레스 처리장치를 나타낸 블럭도.
제4도는 제3도의 세부 블럭도.
제5도는 본 발명에 의한 호스트 컴퓨터와 메모리 피씨카드의 결합 사용의 일예를 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
100 : 호스트 컴퓨터 200 : 컨트롤러
210 : 인터페이스부 220 : 어드레스 처리부
221 : 주소 변환부 222 : 전송제어부
223 : 결합부 223-1 : 디멀티플렉서
223-2 : 비교기 223-3 : 멀티플렉서
223-4 : 감산기 224 : 등가 비교부
230 : 제1슬롯 인터페이스부 240 : 제2슬롯 인터페이스부
310 : 제1슬롯 320 : 제2슬롯
410 : 제1카드 420 : 제2카드
본 발명은 메모리 피씨 카드를 제어하는 컨트롤러에 관한 것으로, 특히 동종(同種)의 메모리 카드들을 프로그램적으로 결합함으로써 메모리 피씨 카드의 효율을 증가시킬 수 있는 메모리 피씨 카드 컨트롤러의 어드레스 처리장치에 관한 것이다.
일반적으로 듀얼 소켓 인터페이스가 가능한 피씨(PC)의 파워-온 상태에서 메모리 피씨 카드를 슬롯에 삽입 또는 제거시키면 컨트롤러의 중재 역할로 인해 호스트 컴퓨터는 재부팅을 하지 않고도 두개의 동종의 메모리 피씨 카드 존재 여부를 인식하여 데이타를 교류할 수 있다.
이때 각 슬롯에 삽입된 메모리 피씨 카드들은 서로 독립적으로 운영되고, 호스트 컴퓨터의 입장에서는 이 두개의 동종의 메모리 피씨 카드를 피씨내의 입출력 디바이스중의 하나같이 인식하여 데이타의 입출력을 처리하게 된다.
또한, 이러한 기능을 수행하기 위해서는 호스트 컴퓨터내에 소켓 서비스 카드 서비스 드라이버(Socket Service Card Service Driver)들이 내장되어 있어야 한다.
이러한 호스트 컴퓨터와 메모리 피씨 카드의 중재역할을 담당하는 메모리 피씨 카드 컨트롤러는 제1도에 도시된 바와 같이, 호스트 컴퓨터(100)와 인터페이스하는 인터페이스부(210)와, 호스트 컴퓨터(100)와 동종의 메모리 피씨 카드(410,420)의 데이타를 액서스(access)하는 어드레스 처리부(220)와, 상기 어드레스 처리부(220)와 메모리 피씨 카드(410,420)의 슬롯(310,320)과 인터페이스하는 슬롯 인터페이스부(230,240)로 구성되며, 이를 설명하면 다음과 같다.
시스템의 파워-온 상태에서 제1슬롯(310)에 제1메모리 피씨 카드(410)가 삽입되면 컨트롤러(200)의 제1슬롯 인터페이스부(230)를 통하여 어드레스 처리부(220)에서 이를 인식하여 상기 제1메모리 피씨 카드(410)내의 CIS(Card Information System)를 읽어들인다.
상기 CIS는 디바이스 인포메이션 터플(Device Information Tuple)을 비롯한 장치의 특성을 나타내는 여러가지 정보들로 구성되어 있다.
그러므로 어드레스 처리부(220)는 이러한 정보들을 읽어들인 후 호스트 컴퓨터(100)에서 메모리 피씨 카드(410,420)를 완전히 액서스할 수 있도록 컨트롤러(200)내의 여러 레지스터들을 셋업(setup)시키게 되면, 상기 호스트 컴퓨터(100)는 메모리 피씨 카드(410,420)의 특성(DRAM SRAM, FLASH RAM, FAX/MODEM, LAN,...)에 맞게 데이타를 리드/라이트 할 수 있게 된다.
또한, 상기 CIS내의 디바이스 인포메이션 터플내에는 디바이스 타입을 나타내는 바이트가 있는데, 이는 상위 4비트에 따라 Oh : NULL, 1h : ROM, 2h : OTPROM, 3h : EPROM, 4h : EEPROM, 5h : FLASH RAM, 6h : SRAM, 7h : DRAM, 8∼Ch : Reserved, Dh : FUNCSPEC, Eh : EXTEND, Fh : Reserved를 나타낸다.
제2도는 컨트롤러(200)의 어드레스 처리부(220)의 내부 블럭도로서, 호스트 컴퓨터(100)로부터 어드레스 데이타(HADD)를 입력받아 메모리 피씨 카드(410,420)를 지정하는 어드레스(ADD1,ADD2)로 변환하여 출력하는 주소변환부(221)와, 호스트 컴퓨터(100)로부터 제어신호(HCS)를 입력받아 상기 주소변환부(221)의 어드레스(ADD1,ADD2)의 전송 타이밍 및 메모리 피씨 카드(410,420)의 제어신호(CS1,CS2)를 출력하는 전송제어부(222)로 구성되며, 이를 설명하면 다음과 같다.
주소변환부(221)는 인터페이스부(210)를 통해 입력되는 호스트 컴퓨터(100)로부터의 어드레스 데이타(HADD)를 입력받아 통신하고자 하는 메모리 피씨 카드(410,420)를 지정하는 어드레스(ADD1)로 변환하여 출력하게 되면, 전송제어부(222)에서는 이에따라 상기 호스트 컴퓨터(100)로부터 출력되는 제어신호(HCS)를 입력받아 상기 주소변환부(221)의 어드레스(ADD1,ADD2)를 전송할 타이밍을 결정하고, 또한 상기 메모리 피씨 카드(410,420)를 제어하는 각종 제어신호(CS1,CS2)를 제1슬롯 인터페이스부(230) 또는 제2슬롯 인터페이스부(240)로 출력함으로써 선택된 메모리 피씨 카드(410,420)를 제어하게 된다.
그런데, 이러한 듀얼 소켓 인터페이스에서 각 슬롯에 삽입된 카드들은 서로 독립적으로 호스트 컴퓨터에 의해 운영되므로 한 슬롯에 메모리 피씨 카드가 삽입되었을때 삽입된 카드 용량보다 큰 데이타는 호스트 컴퓨터와 카드간에 데이타를 리드/라이트할 수 없게 된다.
예를들어 동종의 10M 바이트의 메모리 피씨 카드 두개가 있어도 15M 바이트의 데이타를 저장하거나 리드/라이트 액서스를 하지 못한다는 문제점이 있었다.
따라서, 본 발명은 이러한 문제점을 감안하여 듀얼 소켓 인터페이스에 의하여 동종의 메모리 피씨 카드가 삽입되어 있으면 호스트 컴퓨터로 하여금 두 카드를 각각 처리하는 것이 아니라 하나의 메모리 피씨 카드를 처리하는 것으로 인식하도록 제어함과 아울러 필요시에 각각 독립적으로도 운영될 수 있도록 하는데 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 상세히 설명한다.
본 발명 메모리 피씨 카드 컨트롤러의 어드레스 처리장치는 제3도에 도시한 바와 같이, 호스트 컴퓨터(100)로부터 어드레스 데이타(HADD)를 입력받아 메모리 피씨 카드(410,420)를 지정하는 어드레스(ADD1,ADD2)로 변환하여 출력하는 주소변환부(221)와, 호스트 컴퓨터(100)로부터 제어신호(HCS)를 입력받아 상기 주소변환부(221)의 어드레스(ADD1,ADD2)의 전송 타이밍 및 메모리 피씨 카드(410,420)의 제어신호(CS1,CS2)를 출력하는 전송제어부(222)로 구성된 컨트롤러의 어드레스 처리장치에 있어서, 슬롯(310,320)에 삽입된 메모리 피씨 카드(410,420)가 동종의 카드인지를 판단하는 등가 비교부(224)와, 상기 등가 비교부(224)에 의해 동종의 카드라고 판단되면 호스트 컴퓨터(100)로부터 입력되는 어드레스 데이타(HADD)를 시리얼적으로 결합하여 가상의 하나의 메모리 피씨 카드처럼 처리하는 결합부(223)를 더 포함하여 구성한다.
이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
시스템이 파워-온 상태에서 동종의 메모리 피씨 카드(410,420), 예를 들면 SRAM 대 SRAM 또는 FLASH RAM 대 FLASH RAM 카드가 두 슬롯(310,320)에 각각 삽입되었을때 등가 비교부(224)는 각 카드내의 CIS의 디바이스 인포메이션 터플이 세번째 바이트의 상위 4비트를 서로 비교하여 동종의 카드인지를 판별하게 되는데, 동종의 카드라면 결합부(223)에서 이의 판별신호를 입력받아 두개의 메모리 피씨 카드(410,420)를 가상의 하나의 메모리 피씨 카드처럼 처리하도록 호스트 컴퓨터(100)로부터 입력되는 어드레스 데이타(HADD)를 시리얼적으로 결합하게 된다.
이렇게 어드레스 데이타(HADD)가 처리되어 설정이 되었으면, 호스트 컴퓨터(100)는 두 메모리 피씨 카드(410,420)의 용량을 합한 양에 해당하는 어드레스 데이타를 가지면서 두 메모리 피씨 카드(410,420)를 하나의 메모리 카드처럼 처리한다.
여기서, 비록 동종의 메모리 피씨 카드가 각 슬롯에 삽입되어 있다 할지라도 독립적으로 운영하고 싶으면 결합부(223)를 제어함으로써 가능하게 된다.
제4도는 상기 결합부(223) 및 등가 비교부(224)의 상세 블럭도로서, 평상 동작시에는 호스트 컴퓨터(100)로부터 인가되는 어드레스 데이타(HADD)는 제1멀티플렉서(223-1)에 입력되어 출력단자(Y0)를 통해 그대로 출력됨으로써 호스트 컴퓨터(100)는 두개의 메모리 피씨 카드(410,420)를 각각 독립적으로 운영하게 된다.
그러나, 메모리 피씨 카드를 결합하는 경우에 등가 비교기(224)는 메모리 피씨 카드(410,420)의 CIS내의 디바이스 타입 신호(DTS1,DTS2)를 비교하게 되는데, 그 비교값이 동일하면 로직 하이를 출력하게 되며, 앤드게이트(AND)는 상기 등가 비교기(224)의 출력신호 및 외부 인에이블신호(En)을 입력받아 두 신호 모두 로직 하이이면 이를 앤드 조합하여 로직 하이의 신호를 상기 제1멀티플렉서(223-1)의 출력선택단자(So)로 인가한다.
그러면, 상기 디멀티플렉서(223-1)는 출력단자(Y1)를 통해 상기 어드레스 데이타(HADD)를 출력하게 되며, 비교기(223-2)에서는 상기 제1멀티플렉서(223-1)의 출력 및 제1메모리 피씨 카드(410)의 크기에 대한 신호(A)를 입력받아 이를 비교하게 되는데, 상기 디멀티플렉서(223-1)에서 출력되는 어드레스 데이타(HADD)값이 메모리 피씨 카드(410)의 크기에 대한 신호(A)보다 크다면 로직 하이가 출력된다.
이 비교기(223-2)는 멀티플렉서(223-3)의 선택단자(S0)에 인가되어 상기 디멀티플렉서(223-1)에서 출력되는 어드레스 데이타(HADD)를 상기 비교기(223-2)의 출력을 참조하여 출력단자(Y0) 또는 출력단자(Y1)로 내보내게 된다.
이때, 출력단자(Y1)에서 출력되는 어드레스 데이타(HADD)는 감산기(223-4)로 입력되어 제1메모리 피씨 카드(410)의 크기에 대한 신호(A)만큼 감산되어 출력됨으로써 상기 멀티플렉서(223-3)에서 출력되는 어드레스(ADD1)와 감산기(223-4)에서 출력되는 어드레스(ADD2)는 주소변환부(221)로 입력되어 각 메모리 피씨 카드(410,420)로 입력되는 것이다.
제5도는 본 발명에 의한 호스트 컴퓨터와 메모리 피씨 카드의 결합 사용의 일예를 나타낸 도로서, 호스트 컴퓨터(100)로부터 인가되는 어드레스 데이타(HADD)가 컨트롤러(200)의 결합부(223)를 통해 시리얼적으로 합해져서 제1메모리 피씨 카드(410)와 제2메모리 피씨 카드(420)에 동일하게 입력되어 두개의 메모리 카드를 하나의 메모리 카드처럼 통합하여 사용하는 일예를 보인 것이다.
이와같이 본 발명은 두개의 메모리 피씨 카드에 인가되는 어드레스를 변환하여 호스트 컴퓨터로 하여금 마치 하나의 메모리 피씨 카드처럼 인식하도록 함으로써 용량이 큰 고가의 메모리 피씨 카드를 굳이 사용하지 않아도 하나의 메모리 카드보다 용량이 큰 데이타를 저장할 수 있게 되는 효과가 있게 된다.

Claims (3)

  1. 호스트 컴퓨터로부터 어드레스 데이타를 입력받아 메모리 피씨 카드를 지정하는 어드레스로 변환하여 출력하는 주소변환부와, 호스트 컴퓨터로부터 제어신호를 입력받아 상기 주소변환부의 어드레스의 전송 타이밍 및 메모리 피씨 카드의 제어신호를 출력하는 전송제어부로 구성된 컨트롤러의 어드레스 처리장치에 있어서, 슬롯에 삽입된 메모리 피씨 카드가 동종의 카드인지를 판단하는 등가 비교부와, 상기 등가 비교부에 의해 동종의 카드라고 판단되면 호스트 컴퓨터로부터 입력되는 어드레스 데이타를 시리얼적으로 결합하여 가상의 하나의 메모리 피씨 카드처럼 처리하는 결합부를 더 포함하여 구성한 것을 특징으로 하는 메모리 피씨 카드 컨트롤러의 어드레스 처리장치.
  2. 제1항에 있어서, 등가 비교기는 각 메모리 피씨 카드의 카드 인포메이션 시스템내의 디바이스 타입 신호를 입력받아 비교하는 것을 특징으로 하는 메모리 피씨 카드 컨트롤러의 어드레스 처리장치.
  3. 제1항에 있어서, 결합부는 외부 신호에 의해 호스트 컴퓨터가 각 메모리 피씨 카드를 독립적으로 운영할 수 있도록 하는 것을 특징으로 하는 메모리 피씨 카드 컨트롤러의 어드레스 처리장치.
KR1019950045511A 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치 KR0157915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045511A KR0157915B1 (ko) 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045511A KR0157915B1 (ko) 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치

Publications (2)

Publication Number Publication Date
KR970029100A KR970029100A (ko) 1997-06-26
KR0157915B1 true KR0157915B1 (ko) 1998-12-15

Family

ID=19436957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045511A KR0157915B1 (ko) 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치

Country Status (1)

Country Link
KR (1) KR0157915B1 (ko)

Also Published As

Publication number Publication date
KR970029100A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
EP0233373B1 (en) Programmable communication card
US3959775A (en) Multiprocessing system implemented with microprocessors
JPS6253097A (ja) 制御デ−タ伝送方式
EP0321156A3 (en) Data transfer controller
US5375218A (en) DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots
US7043592B2 (en) External bus controller
US5444852A (en) I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space
KR0157915B1 (ko) 메모리 피씨 카드 컨트롤러의 어드레스 처리장치
KR100251712B1 (ko) 전전자교환기에서 엑스.25 프로토콜 통신을 위한 엑스.25망정합장치
EP0473059A2 (en) Communication control system
US5218683A (en) Method and apparatus for concealing the enablement of a device by modifying a status word
KR960001023B1 (ko) 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치
US5379395A (en) Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories
JPH11266447A (ja) 集積回路及び集積化方法
US20030093594A1 (en) Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller
US5823871A (en) Interface control device for use with TV game equipment
JPH0715670B2 (ja) デ−タ処理装置
JPH1063617A (ja) シリアル通信装置
EP0814412B1 (en) A digital signal processor and a method for interfacing a digital signal processor
KR100703387B1 (ko) 메인프로세서를 이용한 td-버스와 p-버스 정합장치
CA2025511C (en) Method and apparatus for concealing the enablement of a device by modifying a status word
JP4860811B2 (ja) マイクロコンピュータ
JP2003345732A (ja) シリアル通信装置
KR100192774B1 (ko) 고속 중형 컴퓨터의 메모리구조 자동 인지장치
US6822949B1 (en) Register control apparatus for W-CDMA WLL separation type terminal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee