KR970029100A - 메모리 피씨카드 컨트롤러의 어드레스 처리장치 - Google Patents

메모리 피씨카드 컨트롤러의 어드레스 처리장치 Download PDF

Info

Publication number
KR970029100A
KR970029100A KR1019950045511A KR19950045511A KR970029100A KR 970029100 A KR970029100 A KR 970029100A KR 1019950045511 A KR1019950045511 A KR 1019950045511A KR 19950045511 A KR19950045511 A KR 19950045511A KR 970029100 A KR970029100 A KR 970029100A
Authority
KR
South Korea
Prior art keywords
card
memory
address
host computer
same type
Prior art date
Application number
KR1019950045511A
Other languages
English (en)
Other versions
KR0157915B1 (ko
Inventor
최훈배
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950045511A priority Critical patent/KR0157915B1/ko
Publication of KR970029100A publication Critical patent/KR970029100A/ko
Application granted granted Critical
Publication of KR0157915B1 publication Critical patent/KR0157915B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 메모리 피씨 카드를 제어하는 컨트롤러에 관한 것으로, 듀얼 소켓 인터페이스에 의하여 동종의 메모리 피씨 카드가 삽입되어 있으면 호스트 컴퓨터로 하여금 두 카드를 각각 처리하는 것이 아니라 하나의 메모리 피씨 카드를 처리하는 것으로 인식하도록 제어함으로써 메모리 피씨 카드의 효율을 증가시킴과 아울러 필요시에 각각 독립적으로도 운영될 수 있도록 하는데 목적이 있는 것으로, 이와 같은 목적은 호스트 컴퓨터로부터 어드레스 데이타를 입력받아 메모리 피씨 카드를 지정하는 어드레스로 변환하여 출력하는 주소변환부와, 호스트 컴퓨터로부터 제어신호를 입력받아 상기 주소변환부의 어드레스의 전송 타이밍 및 메모리 피씨 카드의 제어신호를 출력하는 전송제어부로 구성된 컨트롤러의 어드레스 처리장치에 있어서, 슬롯에 삽입된 메모리 피씨 카드가 동종의 카드인지를 판단하는 등가 비교부와, 상기 등가 비교부에 의해 동종의 카드라고 판단되면 호스트 컴퓨터로부터 입력되는 어드레스 데이타로 시리얼적으로 결합하여 가상의 하나의 메모리 피씨 카드처럼 처리하는 결합부를 더 포함하여 구성함으로써 달성되는 것이다.

Description

메모리 피씨 카드 컨트롤러의 어드레스 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 메모리 피씨 카드 컨트롤러의 어드레스 처리장치를 나타낸 블럭도,
제4도는 제3도의 세부 블럭도.

Claims (3)

  1. 호스트 컴퓨터로부터 어드레스 데이타를 입력받아 메모리 피씨 카드를 지정하는 어드레스로 변환하여 출력하는 주소변환부와, 호스트 컴퓨터로부터 제어신호를 입력받아 상기 주소변환부의 어드레스의 전송 타이밍 및 메모리 피씨 카드의 제어신호를 출력하는 전송제어부로 구성된 컨트롤러의 어드레스 처리장치에 있어서, 슬롯에 삽입된 메모리 피씨 카드가 동종의 카드인지를 판단하는 등가 비교부와, 상기 등가 비교부에 의해 동종의 카드라고 판단되면 호스트 컴퓨터로부터 입력되는 어드레스 데이타를 시리얼적으로 결합하여 가상의 하나의 메모리 피씨 카드처럼 처리하는 결합부를 더 포함하여 구성한 것을 특징으로 하는 메모리 피씨 카드 컨트롤러의 어드레스 처리장치.
  2. 제1항에 있어서, 등가 비교기는 각 메모리 피씨 카드의 카드 인포메이션 시스템내의 디바이스 타입 신호를 입력받아 비교하는 것을 특징으로 하는 메모리 피씨 카드 컨트롤러의 어드레스 처리장치.
  3. 제1항에 있어서, 결합부는 외부 신호에 의해 호스트 컴퓨터가 각 메모리 피씨 카드를 독립적으로도 운영할 수 있도록 하는 것을 특징으로 하는 메모리 피씨 카드 컨트롤러의 어드레스 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950045511A 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치 KR0157915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045511A KR0157915B1 (ko) 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045511A KR0157915B1 (ko) 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치

Publications (2)

Publication Number Publication Date
KR970029100A true KR970029100A (ko) 1997-06-26
KR0157915B1 KR0157915B1 (ko) 1998-12-15

Family

ID=19436957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045511A KR0157915B1 (ko) 1995-11-30 1995-11-30 메모리 피씨 카드 컨트롤러의 어드레스 처리장치

Country Status (1)

Country Link
KR (1) KR0157915B1 (ko)

Also Published As

Publication number Publication date
KR0157915B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
US5043877A (en) Architecture converter for slave elements
US6219724B1 (en) Direct memory access controller
JPH1083375A (ja) Ｓｃｓｉシステム
KR970007654A (ko) 콘트롤러에서의 데이터 전송 방법 및 장치
CA2239168A1 (en) Method and system for data transfer
WO1998030948A3 (en) Apparatus and method for operably connecting a processor cache to a digital signal processor
KR970029100A (ko) 메모리 피씨카드 컨트롤러의 어드레스 처리장치
JPH03204749A (ja) プログラマブルコネクタ装置
KR930006905A (ko) 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템
JPH08316973A (ja) 通信処理手段
US5823871A (en) Interface control device for use with TV game equipment
GB2228813A (en) Data array conversion
JPH08161258A (ja) データ処理装置
KR100496479B1 (ko) 어드레스 신호 디코딩 회로
KR100360472B1 (ko) 컴퓨터시스템의인터럽트확장장치
SU1508220A1 (ru) Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств
JP2982811B2 (ja) アクセス制御装置
KR960024861A (ko) 프린터의 병렬 인터페이스 제어장치 및 방법
KR970049252A (ko) 버스 시스템의 보드 격리회로
KR970049679A (ko) 퍼스널 컴퓨터의 데이터 수신장치
KR970049316A (ko) 브이엠이(vme)버스시스템으로 구축한 비디오트리거보드
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR930014084A (ko) Rs-232c 통신방식 변환장치
KR20040056297A (ko) 직접 메모리 액세스 기능을 구비한 광대역 입출력 장치 및그 방법
KR970029094A (ko) 시스템 제어기의 프로세서 데이타 처리회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee