KR970007654A - 콘트롤러에서의 데이터 전송 방법 및 장치 - Google Patents

콘트롤러에서의 데이터 전송 방법 및 장치 Download PDF

Info

Publication number
KR970007654A
KR970007654A KR1019960030026A KR19960030026A KR970007654A KR 970007654 A KR970007654 A KR 970007654A KR 1019960030026 A KR1019960030026 A KR 1019960030026A KR 19960030026 A KR19960030026 A KR 19960030026A KR 970007654 A KR970007654 A KR 970007654A
Authority
KR
South Korea
Prior art keywords
bus
memory device
processor
pci local
data
Prior art date
Application number
KR1019960030026A
Other languages
English (en)
Other versions
KR100271119B1 (ko
Inventor
데니스 이 게이츠
존 알 클뢰프너
브렛 에스 웨버
Original Assignee
베일리 웨인 피
심비오스 로직 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베일리 웨인 피, 심비오스 로직 인코퍼레이티드 filed Critical 베일리 웨인 피
Publication of KR970007654A publication Critical patent/KR970007654A/ko
Application granted granted Critical
Publication of KR100271119B1 publication Critical patent/KR100271119B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 분야
콘트롤러에서의 데이터 전송 방법 및 장치.
2. 발명이 해결하고자 하는 기술적 과제
종래의 디스크 어레이 콘트롤러에서는 2개의 독립적인 DRAM 서비시스템이 제공되어야 하고, 이것은 비용이 많이 드는 단점이 있으며, 또한 종래의 PCI-기반 디스크 어레이 콘트롤러 구조에서는 PCI 로컬 버스의 대역폭의 일부가 프로세서와ISA 버스에 접속된 자원 사이의 데이터 전송과 같이 PCI 로컬 버스를 통한 비-디스크 어레이-관련 데이터 전송에 의해 소비된다는 단점을 해결하고자 함.
3. 발명의 해결방법의 요지
내부의 제1 버스를 가진 프로세서를 제공하는 단계, 제2 버스를 제공하는 단계, 제2 버스에 메모리 장치를 접속하는 단계, 제2 버스에 디스크 드라이브를 접속하는 단계, 제1 및 제2 버스를 통해 메모리 장치와 프로세서 사이에서 제1 데이터를전송하는 단계, 및 제2 버스를 통해 메모리 장치와 디스크 드라이브 사이에서 제2 데이터를 전송하는 단계를 포함하는 콘트롤러에서의 데이터 전송 방법이 개시되어 있으며, 또한 디스크 어레이 콘트롤러 구조도 개시되어 있다.
4. 발명의 중요한 용도
개인용 컴퓨터에 이용됨

Description

콘트롤러에서의 데이터 전송 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 PCI-기반 디스크 어레이 콘트롤러의 제1실시예의 블록도, 제4도는 PCI-기반 디스크 어레이 콘트롤러의 제2실시예의 블록도.

Claims (20)

  1. 콘트롤러에서 데이터를 전송하는 방법에 있어서, 내부의 제1 버스를 가진 프로세서를 제공하는 단계, 제2버스를 제공하는 단계, 상기 제2 버스에 메모리 장치를 접속하는 단계, 상기 제2 버스에 디스크 드라이브를 접속하는 단계, 상기 제1 및 제2 버스를 통해 상기 메모리 장치와 상기 프로세서 사이에서 제1 데이터를 전송하는 단계, 및 상기 제2버스를 통해 상기 메모리 장치와 상기 디스크 드라이브 사이에서 제2 데이터를 전송하는 단계를 포함해서 이루어진 데이터 전송 방법.
  2. 제1항에 있어서, 상기 제1 데이터 전송 단계는, 프로세서의 버스트 모드 펫치 사이클에 따라 제1 및 제2버스를 통해 상기 메모리 장치와 상기 프로세서 사이에서 제1 데이터를 전송하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  3. 제1항에 있어서, 상기 제1 데이터 전송 단계는, 프로세서의 버스트 모드 펫치 사이클에 따라 제1 및 제2버스를 통해 상기 메모리 장치로 부터의 프로세서-실행가능 코드를 상기 프로세서로 전송하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  4. 제1항에 있어서, 상기 메모리 장치 접속 단계는, 상기 메모리 장치와 상기 제2 버스 사이에 RAID 패리티보조 회로를 삽입하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  5. 제1항에 있어서, 상기 디스크 드라이브 접속 단계는, 상기 디스크 드라이브와 상기 제2 버스 사이에 입력/출력 프로세서를 삽입하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  6. 제1항에 있어서, 상기 프로세서는 인텔 80486 마이크로프로세서인 것을 특징으로 하는 데이터 전송 방법.
  7. 제1항에 있어서, 상기 제2 버스는 PCI 로컬 버스인 것을 특징으로 하는 데이터 전송 방법.
  8. 제7항에 있어서, 상기 제1 데이터 전송 단계는, 프로세서의 하나 또는 그 이상의 버스트 모드 펫치 사이클을 하나 또는 그 이상의 PCI 로컬 버스 사이클로 변환하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  9. 제1항에 있어서, 상기 메모리 장치는 DRAM인 것을 특징으로 하는 데이터 전송 방법.
  10. 디스크 어레이 콘트롤러에서 데이터를 전송하는 방법에 있어서, 내부 버스를 가진 마이크로프로세서를 제공하는 단계, PCI 로컬 버스를 제공하는 단계, 상기 PCI 로컬 버스에 메모리 장치를 접속하는 단계, 및 마이크로프로세서의 버스트 모드 펫치 사이클에 따라 상기 PCI 로컬 버스와 상기 내부 버스를 통해 상기 메모리 장치와 상기 마이크로프로세서 사이에서 데이터를 전송하는 단계를 포함해서 이루어진 데이터 전송 방법.
  11. 제10항에 있어서, 상기 접속 단계는, 상기 메모리 장치와 상기 PCI 로컬 버스 사이에 RAID 패리티 보조회로를 삽입하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  12. 제11항에 있어서, 상기 PCI 로컬 버스에 디스크 드라이브를 접속하는 단계를 더 포함하는 것을 특징으로하는 데이터 전송 방법.
  13. 제12항에 있어서, 상기 디스크 드라이브 접속 단계는, 상기 디스크 드라이브와 상기 PCI 로컬 버스 사이에 입력/출력 프로세서를 삽입하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  14. 제10항에 있어서, 상기 마이크로프로세서는 인텔 80486 마이크로프로세서인 것을 특징으로 하는 데이터전송 방법.
  15. 제10항에 있어서, 상기 마이크로프로세서의 버스트 모드 펫치 사이클에 따라 PCI 로컬 버스와 내부 버스를 통해 상기 메모리 장치로 부터의 마이크로프로세서-실행가능 코드를 상기 마이크로프로세서로 전송하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  16. 제10항에 있어서, PCI 로컬 버스에 디스크 드라이브를 접속하는 단계, PCI 로컬 버스를 통해 상기 메모리장치와 상기 디스크 드라이브 사이에서 데이터를 전송하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  17. 내부의 제1 버스를 가진 프로세서, 제2 버스, 상기 제2 버스에 접속된 메모리 장치, 상기 제2 버스에 접속된 디스크 드라이브, 상기 제1 및 제2 버스를 통해 상기 메모리 장치와 상기 프로세서 사이에서 제1 데이터를 전송하기위한 수단, 및 상기 제2 버스를 통해 상기 메모리 장치와 상기 디스크 드라이브 사이에서 제2 데이터를 전송하기 위한 수단을 포함해서 이루어진 콘트롤러.
  18. 제17항에 있어서, 상기 제2 버스는 PCI 로컬 버스이고, 상기 제1 데이터 전송수단은, 상기 프로세서의 하나 또는 그 이상의 버스트 모드 사이클을 하나 또는 그 이상의 PCI 로컬 버스 사이클로 변환하기 위한 수단을 포함하는것을 특징으로 하는 콘트롤러.
  19. 내부 버스를 가진 마이크로프로세서, PCI 로컬 버스, 상기 PCI 로컬 버스에 접속된 메모리 장치, 및 상기 마이크로프로세서의 버스트 모드 펫치 사이클에 따라 상기 PCI 로컬 버스와 상기 내부 버스를 통해 상기 메모리 장치와상기 마이크로프로세서 사이에서 데이터를 전송하기 위한 수단을 포함해서 이루어진 디스크 어레이 콘트롤러.
  20. 제19항에 있어서, 상기 PCI 로컬 버스에 접속된 디스크 드라이브와, 상기 PCI 로컬 버스를 통해 상기 메모리 장치와 상기 디스크 드라이브 사이에서 데이터를 전송하기 위한 수단을 더 포함하는 것을 특징으로 하는 디스크 어레이 콘트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960030026A 1995-07-24 1996-07-24 콘트롤러에서의 데이터 전송 방법 및 장치(method and apparatus for transferring data in a controller having centralized memory) KR100271119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/506,293 US5734848A (en) 1995-07-24 1995-07-24 Method and appartus for transferring data in a controller having centralized memory
US08/506,293 1995-07-24

Publications (2)

Publication Number Publication Date
KR970007654A true KR970007654A (ko) 1997-02-21
KR100271119B1 KR100271119B1 (ko) 2000-11-01

Family

ID=24013993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030026A KR100271119B1 (ko) 1995-07-24 1996-07-24 콘트롤러에서의 데이터 전송 방법 및 장치(method and apparatus for transferring data in a controller having centralized memory)

Country Status (5)

Country Link
US (1) US5734848A (ko)
EP (1) EP0756234B1 (ko)
JP (1) JP3328141B2 (ko)
KR (1) KR100271119B1 (ko)
DE (1) DE69616893T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037293A1 (en) * 2000-10-25 2002-05-10 Inode Technology Inc. Addressing system for use in storage devices

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5884050A (en) * 1996-06-21 1999-03-16 Digital Equipment Corporation Mechanism for high bandwidth DMA transfers in a PCI environment
US6067593A (en) * 1997-07-18 2000-05-23 Avido Systems, Inc. Universal memory bus and card
US6138176A (en) * 1997-11-14 2000-10-24 3Ware Disk array controller with automated processor which routes I/O data according to addresses and commands received from disk drive controllers
US6134630A (en) 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
WO1999034273A2 (en) * 1997-12-30 1999-07-08 Lsi Logic Corporation Automated dual scatter/gather list dma
US6836818B1 (en) * 1999-09-29 2004-12-28 Emc Corporation Central processing unit
US6735655B1 (en) 1999-09-29 2004-05-11 Emc Corporation Interrupt request controller
US6543029B1 (en) 1999-09-29 2003-04-01 Emc Corporation Error corrector
US6915394B1 (en) 1999-09-29 2005-07-05 Emc Corporation Microprocessor interface
US6519739B1 (en) 1999-09-29 2003-02-11 Emc Corporation Fault detector
US6581137B1 (en) 1999-09-29 2003-06-17 Emc Corporation Data storage system
US6738845B1 (en) * 1999-11-05 2004-05-18 Analog Devices, Inc. Bus architecture and shared bus arbitration method for a communication device
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7099963B2 (en) * 2003-03-10 2006-08-29 Qlogic Corporation Method and system for monitoring embedded disk controller components
US7080188B2 (en) * 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US9568980B2 (en) * 2012-09-11 2017-02-14 Rambus Inc. Using dynamic bursts to support frequency-agile memory interfaces

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE416331T1 (de) * 1989-08-31 1991-07-04 Yokogawa Electric Corp., Musashino, Tokio/Tokyo Line computer.
GB9018992D0 (en) * 1990-08-31 1990-10-17 Ncr Co Internal bus for work station interfacing means
EP0487901A3 (en) * 1990-11-29 1992-09-23 Hewlett-Packard Company Disk controller using a video ram
US5253348A (en) * 1990-12-28 1993-10-12 Apple Computer, Inc. Method of arbitration for buses operating at different speeds
US5287476A (en) * 1991-06-07 1994-02-15 International Business Machines Corp. Personal computer system with storage controller controlling data transfer
US5257391A (en) * 1991-08-16 1993-10-26 Ncr Corporation Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
US5289418A (en) * 1992-02-14 1994-02-22 Extended Systems, Inc. Memory apparatus with built-in parity generation
US5379384A (en) * 1992-06-05 1995-01-03 Intel Corporation Configuration data loopback in a bus bridge circuit
US5392407A (en) * 1992-12-24 1995-02-21 Ncr Corporation Multi-port processor with peripheral component interconnect port and rambus port
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5548711A (en) * 1993-08-26 1996-08-20 Emc Corporation Method and apparatus for fault tolerant fast writes through buffer dumping
US5572660A (en) * 1993-10-27 1996-11-05 Dell Usa, L.P. System and method for selective write-back caching within a disk array subsystem
US5542053A (en) * 1994-11-30 1996-07-30 International Business Machines Corporation Bridge interface between two buses of a computer system with a direct memory access controller programmed by a scatter/gather programmer
US5608876A (en) * 1995-05-22 1997-03-04 International Business Machines Corporation Add-in board with enable-disable expansion ROM for PCI bus computers
US5603051A (en) * 1995-06-06 1997-02-11 Hewlett-Packard Company Input/output processor with a local memory providing shared resources for a plurality of input/output interfaces on an I/O bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037293A1 (en) * 2000-10-25 2002-05-10 Inode Technology Inc. Addressing system for use in storage devices
US7069409B2 (en) 2000-10-25 2006-06-27 Grape Technology, Inc. System for addressing a data storage unit used in a computer

Also Published As

Publication number Publication date
EP0756234A1 (en) 1997-01-29
JPH09128322A (ja) 1997-05-16
EP0756234B1 (en) 2001-11-14
DE69616893T2 (de) 2002-04-11
US5734848A (en) 1998-03-31
KR100271119B1 (ko) 2000-11-01
DE69616893D1 (de) 2001-12-20
JP3328141B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
KR970007654A (ko) 콘트롤러에서의 데이터 전송 방법 및 장치
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR970007655A (ko) 콘트롤러에서의 데이터 전송 방법 및 장치
KR970705119A (ko) 그레이 스케일 변조 데이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러(Display Controller Capable of Accessing an External Memory for Gray Scale Modulation Data)
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
KR960009411A (ko) 인터버스 버퍼
KR950033878A (ko) 버스 시스템
KR970029127A (ko) 버스 인터페이스 논리회로 시스템 및 데이타 동기화 방법
KR100291409B1 (ko) 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치
WO1998030948A3 (en) Apparatus and method for operably connecting a processor cache to a digital signal processor
KR950704742A (ko) 파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System)
KR910003475A (ko) 시퀀스 제어장치
KR950022421A (ko) 데이타 배열위치가 상이한 두 버스 사이의 마스터측 전송 제어장치
KR940022288A (ko) 이기종 버스시스템에서의 버스쉐어링방법
KR200167746Y1 (ko) 전전자교환기의 ipc 데이타 접속 장치
EP0851425A3 (en) Method and apparatus for using EDO memory devices in a memory system designed for FPM memory devices
KR960039747A (ko) Atm 단말카드를 이용한 영상 데이타 전송장치
KR970016985A (ko) 고속의 데이타 전송방법
KR960042393A (ko) 범용 측정기와 처리 시스템간 인터페이스 장치
TW275677B (en) Peripheral access architecture in computer system
KR960015248A (ko) 시스템 메모리와 데이타 버퍼램 간의 데이타 전송 방법
JPS5730060A (en) Address space expansion system
KR970002687A (ko) 통신 방법 및 통신 장치
KR960024861A (ko) 프린터의 병렬 인터페이스 제어장치 및 방법
KR940012151A (ko) 어드레스 확장 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee