KR970705119A - 그레이 스케일 변조 데이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러(Display Controller Capable of Accessing an External Memory for Gray Scale Modulation Data) - Google Patents
그레이 스케일 변조 데이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러(Display Controller Capable of Accessing an External Memory for Gray Scale Modulation Data) Download PDFInfo
- Publication number
- KR970705119A KR970705119A KR1019970700543A KR19970700543A KR970705119A KR 970705119 A KR970705119 A KR 970705119A KR 1019970700543 A KR1019970700543 A KR 1019970700543A KR 19970700543 A KR19970700543 A KR 19970700543A KR 970705119 A KR970705119 A KR 970705119A
- Authority
- KR
- South Korea
- Prior art keywords
- modulation data
- data
- amount
- modulation
- bus interface
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
디스플레이 콘트롤러는 데이타를 외부 소스에서 디스플레이 콘트롤러로 전송하는 데이타 버스 인터페이스를 포함한다. 데이타 버스 인터페이스에 접속된 변조데이타 레지스터는 데이타 버스 인터페이스를 통해 제1양의 변조 데이타를 수신하다. 변조 데이타 레지스터에 접속된 디코더는 제1양의 변조 데이타를 수신하며, 디스플레이 데이타를 생성하기 위해 제1양의 변조 데이타에 따라 그래픽 데이타를 디코딩한다. 변조 데이타 어드레스 카운터는 데이타 버스 인터페이스를 통해 전송되는 변조 데이타의 양을 카운트하고, 변조 데이타의 사전 프로그래밍된 전체량이 상기 데이타 버스 인터페이스를 통해 전송될때 로드 변조 데이타 신호를 생성한다. 디스플레이 콘트롤러를 사용하여 외부 메모리로 부터의 변조 데이타를 엑세스하는 방법 또한 개시된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 LCD디스플레이에 접속된 본 발명에 따른 디스플레이 콘트롤러를 도시하는 블록도이다.
Claims (10)
- 데이타를 외부 소스에서 디스플레이 콘트롤러로 전송하는 데이타 버스 인터페이스와: 상기 데이타 버스 인터페이스에 접속되며 상기 데이타 버스 인터페이스를 통해 제1양의 변조 데이타를 수신하는 변조 데이타 레지스터와: 상기 변조 데이타 레지스터에 접속되고, 상기 제1양의 변조 데이타를 수신하며, 디스플레이 데이타를 생성하기 위해 상기 제1양의 변조 데이타에 따라 그래픽 데이타를 디코딩하는 디코더와: 상기 데이타 버스 인터페이스를 통해 전송되는 변조 데이타의 양을 카운트하고, 변조 데이타의 사전 프로그래밍된 전체량이 상기 데이타 버스 인터페이스를 통해 전송될 때 로드 변조 데이타 신호를 생성하는 변조 데이타 어드레스 카운터를 구비하는 것을 특징으로 하는 디스플레이 콘트롤러.
- 제1항에 있어서, 상기 변조 데이타 어드레스 카운터는 상기 변조 데이타의 사전 프로그래밍된 전체량을 설정하기 위해 사용되는 입력을 포함하며, 상기 변조데이타의 사전 프로그래밍된 전체량은 변조 데이타를 기억하도록 할당된 외부 메모리내의 공간의 양을 나타내는 것을 특징으로 하는 디스플레이 콘트롤러.
- 제2항에 있어서, 상기 변조 데이타 어드레스 카운터의 입력에 접속되고 상기 변조 데이타의 사전 프로그래밍된 전체량을 설정하기 위해 사용되는 구조 레지스터를 추가로 포함하는 것을 특징으로 하는 디스플레이 콘트롤러.
- 제1항에 있어서, 상기 데이타 버스 인터페이스를 통해 상기 제1양의 변조 데이타의 전송을 개시하도록 사용하는 데이타 요청 신호를 생성하는 직접 메모리 액세스(DMA) 인터페이스 제어 블록을 추가로 포함하는 것을 특징으로 하는 디스플레이 콘트롤러.
- 제1항에 있어서, 상기 변조 데이타 어드레스 카운터에 접속되며 상기 로드 변조 데이타 신호에 응답하여 CPU인터럽트를 발생하는 인터럽트 발생 회로를 추가로 포함하는 것을 특징으로 하는 디스플레이 콘트롤러.
- 데이타를 외부 소스에서 디스플레이 콘트롤러로 전송하는 데이타 버스 인터페이스와: 상기 데이타 버스 인터페이스를 통해 제1양의 변조 데이타의전송을 개시하도록 사용되는 데이타 요청 신호를 생성하는 직접 메모리 액세스(DMA) 인터페이스 제어 블록과; 상기 데이타 버스 인터페이스에 접속되며 상기 데이타 버스 인터페이스를 통해 상기 제1양의 변조 데이타를 수신하는 변조 데이타 레지스터와; 상기 변조 데이타 레지스터에 접속되고, 상기 제1양의 변조 데이타를 수신하며, 디스플레이 데이타를 생성하기 위해 상기 제1양의 변조 데이타에 따라 그래픽 데이타를 디코딩하는 디코더와; 상기 데이타 버스 인터페이스를 통해 전송되는 변조 데이타의 양을 카운트하고, 변조데이타의 사전 프로그래밍된 전체량의 상기 데이타 버스 인터페이스를 통해 전송될 때 로드 변조 데이타 신호를 생성하는 변조 데이타 어드레스 카운터와; 상기 변조 데이타 어드레스 카운터에 접속되며 상기 로드 변조 데이타 신호에 응답하여 CPU인터럽트를 발생하는 인터럽트 발생 회로를 구비하는 것을 특징으로 하는 디스플레이 콘트롤러.
- 제6항에 있어서, 상기 변조 데이타 어드레스 카운터는 상기 변조 데이타의 사전 프로그래밍된 전체량을 설정하기 위해 사용되는 입력을 포함하며, 상기 변조데이타의 사전 프로그래밍된 전체량은 변조 데이타를 기억하도록 할당된 외부 메모리내의 공간의 양을 나타내는 것을 특징으로 하는 디스플레이 콘트롤러.
- 제7항에 있어서, 상기 변조 데이타 어드레스 카운터의 입력에 접속되고 상기 변조 데이타의 사전 프로그래밍된 전체량을 설정하기 위해 사용되는 구조 레지스터를 추가로 포함하는 것을 특징으로 하는 디스플레이 콘트롤러.
- 디스플레이 콘트롤러를 사용하여 외부 메모리로 부터의 변조 데이타를 액세스하는 방법에 있어서, 외부 메모리에서 디스플레이 콘트롤러로의 제1양의 변조 데이타의 전송을 개시시키는 데이타 요청 신호를 생성하는 단계와: 상기 제1양의 변조 데이타를 디코더로 전송하는단계와; 디스플레이 데이타를 생성하기 위해 상기 제1양의 변조 데이타에 따라 그래픽 데이타를 디코딩하는 단계와; 상기 제1양의 변조 데이타를 변조 데이타 레지스터에 수신하는 단계와; 상기 디스플레이 코드롤러의 전송되는 변조 데이타의 양을 카운트하는 단계와: 상기 디스플레이 콘트롤러로 전송되는 변조 데이타의 사전 프로그래밍된 전체량에 응답하여 로드 변조 데이타 신호를 생성하는 단계와: 상기 로드 변조 데이타 신호에 응답하여 CPU 인터럽트를 발생하는 단계를 포함하는 것을 특징으로 하는 외부 메모리로 부터의 변조 데이타를 액세스하는 방법.
- 제9항에 있어서, 상기 변조 데이타의 사전 프로그래밍된 전체량을 설정하는 단계를 추가로 포함하는 것을 특징으로 하는 외부 메모리로 부터의 변조 데이타를 액세스하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/451,319 | 1995-05-26 | ||
US08/451,319 US5900886A (en) | 1995-05-26 | 1995-05-26 | Display controller capable of accessing an external memory for gray scale modulation data |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970705119A true KR970705119A (ko) | 1997-09-06 |
KR100365168B1 KR100365168B1 (ko) | 2003-03-06 |
Family
ID=23791743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970700543A KR100365168B1 (ko) | 1995-05-26 | 1996-05-23 | 그레이 스케일 변조 테이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5900886A (ko) |
EP (1) | EP0772862A1 (ko) |
KR (1) | KR100365168B1 (ko) |
WO (1) | WO1996037877A1 (ko) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3758294B2 (ja) * | 1997-04-10 | 2006-03-22 | 株式会社富士通ゼネラル | ディスプレイ装置の動画補正方法及び動画補正回路 |
DE69807304T2 (de) * | 1997-11-26 | 2003-04-10 | Motorola, Inc. | Flüssigkristallanzeigesteuergerät mit Unterrahmen-Steuerung |
US7012600B2 (en) | 1999-04-30 | 2006-03-14 | E Ink Corporation | Methods for driving bistable electro-optic displays, and apparatus for use therein |
JP3853105B2 (ja) * | 1999-05-24 | 2006-12-06 | 富士写真フイルム株式会社 | カラーモニタのモノクロ画像表示方法およびこれに用いる画像表示装置 |
US6661393B2 (en) * | 1999-08-05 | 2003-12-09 | Microvision, Inc. | Scanned display with variation compensation |
US7324646B1 (en) | 1999-10-29 | 2008-01-29 | Sarnoff Corporation | Method and apparatus for film anti-piracy |
US7634089B1 (en) | 1999-10-29 | 2009-12-15 | Sarnoff Corporation | Cinema anti-piracy measures |
JP3620434B2 (ja) * | 2000-07-26 | 2005-02-16 | 株式会社日立製作所 | 情報処理システム |
US6657633B1 (en) * | 2000-09-19 | 2003-12-02 | Garmin International, Inc | DMA computer system for driving an LCD display in a GPS receiver |
US7215339B1 (en) | 2000-09-28 | 2007-05-08 | Rockwell Automation Technologies, Inc. | Method and apparatus for video underflow detection in a raster engine |
US6831647B1 (en) * | 2000-09-28 | 2004-12-14 | Rockwell Automation Technologies, Inc. | Raster engine with bounded video signature analyzer |
US7453468B2 (en) * | 2000-11-29 | 2008-11-18 | Xerox Corporation | Intelligent color to texture converter |
US20020063716A1 (en) * | 2000-11-30 | 2002-05-30 | Palm, Inc. | Control of color depth in a computing device |
US7028164B2 (en) * | 2000-12-29 | 2006-04-11 | Stmicroelectronics, Inc. | Instruction fetch apparatus for wide issue processors and method of operation |
WO2002086855A1 (en) * | 2001-04-18 | 2002-10-31 | Kent Displays, Inc. | Active matrix addressed bistable reflective cholesteric displays and graphic controllers and operating methods therefor |
US20030093591A1 (en) * | 2001-11-09 | 2003-05-15 | David Hohl | System and method for fast data transfer to display driver |
US20030093751A1 (en) * | 2001-11-09 | 2003-05-15 | David Hohl | System and method for fast cyclic redundancy calculation |
KR100922796B1 (ko) | 2003-02-05 | 2009-10-21 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 로딩방법 및 장치 |
US7071908B2 (en) * | 2003-05-20 | 2006-07-04 | Kagutech, Ltd. | Digital backplane |
US7995050B2 (en) * | 2006-12-27 | 2011-08-09 | Hewlett-Packard Development Company, L.P. | Power saving display |
CN101221306B (zh) * | 2007-01-12 | 2012-11-21 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
WO2011099376A1 (en) * | 2010-02-12 | 2011-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
CN102148010A (zh) * | 2011-04-26 | 2011-08-10 | 西安交通大学 | 一种基于片内ram的彩色led灰度显示控制系统及方法 |
CN103425444B (zh) * | 2012-05-25 | 2016-12-21 | 华为技术有限公司 | 显示控制方法、系统及显示设备 |
JP2014032399A (ja) | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
KR20140013931A (ko) | 2012-07-26 | 2014-02-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
US9146887B2 (en) * | 2012-09-21 | 2015-09-29 | Atmel Corporation | Automating digital display |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3873815A (en) * | 1973-03-19 | 1975-03-25 | Farinon Electric | Frequency division by an odd integer factor |
US4287805A (en) * | 1980-04-28 | 1981-09-08 | Norlin Industries, Inc. | Digital envelope modulator for digital waveform |
US4434420A (en) * | 1982-06-21 | 1984-02-28 | Motorola, Inc. | Interline spacing adjustment circuit in a scanning CRT visual display system |
US4642794A (en) * | 1983-09-27 | 1987-02-10 | Motorola Computer Systems, Inc. | Video update FIFO buffer |
US4642789A (en) * | 1983-09-27 | 1987-02-10 | Motorola Computer Systems, Inc. | Video memory controller |
US4799053A (en) * | 1986-04-28 | 1989-01-17 | Texas Instruments Incorporated | Color palette having multiplexed color look up table loading |
US5172108A (en) * | 1988-02-15 | 1992-12-15 | Nec Corporation | Multilevel image display method and system |
US4942553A (en) * | 1988-05-12 | 1990-07-17 | Zilog, Inc. | System for providing notification of impending FIFO overruns and underruns |
US5196839A (en) * | 1988-09-16 | 1993-03-23 | Chips And Technologies, Inc. | Gray scales method and circuitry for flat panel graphics display |
US5027330A (en) * | 1988-12-30 | 1991-06-25 | At&T Bell Laboratories | FIFO memory arrangement including a memory location fill indication |
JP2804059B2 (ja) * | 1989-01-30 | 1998-09-24 | 株式会社日立製作所 | 液晶表示装置 |
US5185602A (en) * | 1989-04-10 | 1993-02-09 | Cirrus Logic, Inc. | Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays |
JPH07101335B2 (ja) * | 1989-04-15 | 1995-11-01 | シャープ株式会社 | 表示装置の駆動回路 |
US5204953A (en) * | 1989-08-04 | 1993-04-20 | Intel Corporation | One clock address pipelining in segmentation unit |
US5084841A (en) * | 1989-08-14 | 1992-01-28 | Texas Instruments Incorporated | Programmable status flag generator FIFO using gray code |
US5254981A (en) * | 1989-09-15 | 1993-10-19 | Copytele, Inc. | Electrophoretic display employing gray scale capability utilizing area modulation |
JPH03177893A (ja) * | 1989-12-06 | 1991-08-01 | Toshiba Corp | マルチウィンドウ表示装置 |
US5278956A (en) * | 1990-01-22 | 1994-01-11 | Vlsi Technology, Inc. | Variable sized FIFO memory and programmable trigger level therefor for use in a UART or the like |
JP2720607B2 (ja) * | 1990-03-02 | 1998-03-04 | 株式会社日立製作所 | 表示装置、階調表示方法及び駆動回路 |
US5259006A (en) * | 1990-04-18 | 1993-11-02 | Quickturn Systems, Incorporated | Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like |
US5293468A (en) * | 1990-06-27 | 1994-03-08 | Texas Instruments Incorporated | Controlled delay devices, systems and methods |
JP2703417B2 (ja) * | 1991-04-05 | 1998-01-26 | 富士通株式会社 | 受信バッファ |
FI91197C (fi) * | 1991-04-26 | 1994-05-25 | Icl Personal Systems Oy | Menetelmä videonäyttölaitteella näytettävän kuvan paikan ja/tai koon säätämiseksi sekä menetelmä videonäyttölaitteen synkronoimiseksi videosignaaliin |
CA2065979C (en) * | 1991-06-10 | 1999-01-19 | Stephen Patrick Thompson | Mode dependent minimum fifo fill level controls processor access to video memory |
US5307056A (en) * | 1991-09-06 | 1994-04-26 | Texas Instruments Incorporated | Dynamic memory allocation for frame buffer for spatial light modulator |
US5189319A (en) * | 1991-10-10 | 1993-02-23 | Intel Corporation | Power reducing buffer/latch circuit |
EP0537397B1 (en) * | 1991-10-17 | 1997-02-05 | International Business Machines Corporation | Adaptive FIFO memory controller |
DE69201947T2 (de) * | 1992-01-23 | 1995-12-07 | Tektronix Holland Nv | Verfahren zur Anzeige einer Wellenform wenigstens eines Eingangssignals und von Attributinformationen auf dem Schirm einer Kathodenstrahlröhre eines Oszilloskops und ein Oszilloskop zur Anwendung des Verfahrens. |
US5389948A (en) * | 1992-02-14 | 1995-02-14 | Industrial Technology Research Institute | Dithering circuit and method |
US5254888A (en) * | 1992-03-27 | 1993-10-19 | Picopower Technology Inc. | Switchable clock circuit for microprocessors to thereby save power |
US5335322A (en) * | 1992-03-31 | 1994-08-02 | Vlsi Technology, Inc. | Computer display system using system memory in place or dedicated display memory and method therefor |
US5557733A (en) * | 1993-04-02 | 1996-09-17 | Vlsi Technology, Inc. | Caching FIFO and method therefor |
JPH0720833A (ja) * | 1993-06-17 | 1995-01-24 | Hitachi Ltd | グラフィックスコンピュータ |
US5821918A (en) * | 1993-07-29 | 1998-10-13 | S3 Incorporated | Video processing apparatus, systems and methods |
JP2790007B2 (ja) * | 1993-07-29 | 1998-08-27 | 日本電気株式会社 | 画像メモリアクセス制御方式 |
US5537128A (en) * | 1993-08-04 | 1996-07-16 | Cirrus Logic, Inc. | Shared memory for split-panel LCD display systems |
US5534889A (en) * | 1993-09-10 | 1996-07-09 | Compaq Computer Corporation | Circuit for controlling bias voltage used to regulate contrast in a display panel |
JP2958229B2 (ja) * | 1993-12-22 | 1999-10-06 | キヤノン株式会社 | 印刷装置及びその制御方法 |
US5404473A (en) * | 1994-03-01 | 1995-04-04 | Intel Corporation | Apparatus and method for handling string operations in a pipelined processor |
US5506809A (en) * | 1994-06-29 | 1996-04-09 | Sharp Kabushiki Kaisha | Predictive status flag generation in a first-in first-out (FIFO) memory device method and apparatus |
-
1995
- 1995-05-26 US US08/451,319 patent/US5900886A/en not_active Expired - Lifetime
-
1996
- 1996-05-23 WO PCT/US1996/007587 patent/WO1996037877A1/en active IP Right Grant
- 1996-05-23 EP EP96920446A patent/EP0772862A1/en not_active Withdrawn
- 1996-05-23 KR KR1019970700543A patent/KR100365168B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0772862A1 (en) | 1997-05-14 |
KR100365168B1 (ko) | 2003-03-06 |
WO1996037877A1 (en) | 1996-11-28 |
US5900886A (en) | 1999-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970705119A (ko) | 그레이 스케일 변조 데이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러(Display Controller Capable of Accessing an External Memory for Gray Scale Modulation Data) | |
KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
KR850007129A (ko) | 버스제어수단을 갖춘 마이크로 컴퓨터 시스템 | |
KR970007654A (ko) | 콘트롤러에서의 데이터 전송 방법 및 장치 | |
KR960042321A (ko) | 버스팅 직접 기억 접근 방식의 디스플레이 제어 장치를 가지는 데이타 처리 시스템 | |
KR860700300A (ko) | 입력 기억 회로 수단 및 그 분배 사용방법 | |
JP3342352B2 (ja) | 表示用メモリ制御装置 | |
TW413776B (en) | Processor or core logic unit with internal register for peripheral status | |
KR940004735B1 (ko) | 그래픽 처리 시스템 | |
KR950015104A (ko) | 버스 감시기를 이용한 불가분 싸이클 지원방법 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
KR930013952A (ko) | 톨러런트 컴퓨터의 scsi를 이용한 인터페이스 장치 | |
KR940002723A (ko) | 다중 프로세서의 인터페이스 장치 | |
GB2016757A (en) | Display Terminal | |
KR960025067A (ko) | 인터럽트 제어장치 | |
KR890006510Y1 (ko) | 메모리 블록 데이타 이송 장치 | |
KR970705116A (ko) | 공유 시스템 메모리로부터 그래픽 데이타를 액세스할 수 있는 디스플레이 컨트롤러(Display Controller Capable of Accessing Graphics Data from a Shared System Memory) | |
JP2003186666A (ja) | マイクロコンピュータおよびdma制御回路 | |
KR940012151A (ko) | 어드레스 확장 장치 | |
KR880006605A (ko) | 컴퓨터용 메모리 구성장치 | |
KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
JPH0437930A (ja) | 画像処理装置 | |
KR960024861A (ko) | 프린터의 병렬 인터페이스 제어장치 및 방법 | |
JPS5979334A (ja) | レジスタアクセス装置 | |
KR970076277A (ko) | 시스템 버스의 모니터링 장치 및 그 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 13 |
|
EXPY | Expiration of term |