KR100360472B1 - 컴퓨터시스템의인터럽트확장장치 - Google Patents
컴퓨터시스템의인터럽트확장장치 Download PDFInfo
- Publication number
- KR100360472B1 KR100360472B1 KR1019950037448A KR19950037448A KR100360472B1 KR 100360472 B1 KR100360472 B1 KR 100360472B1 KR 1019950037448 A KR1019950037448 A KR 1019950037448A KR 19950037448 A KR19950037448 A KR 19950037448A KR 100360472 B1 KR100360472 B1 KR 100360472B1
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- interrupt request
- boards
- unique number
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명은 시스템 버스를 통해 다수의 보드가 인터럽트 신호선을 공유하는 구조를 갖는 컴퓨터 시스템의 인터럽트 확장 장치에 관한 것으로서, 인터럽트를 요구하는 인터럽트 요구소자; 인터럽트요구신호를 어써트하는 드라이버; 슬롯고유번호를 저장하는 슬롯고유번호 저장부; 출력단자의 제어하에 데이터 버스로 슬롯고유번호와 인터럽트 요구소자의 인터럽트 요구 정보를 출력하는 버퍼; 입출력 읽기신호가 인에이블된 상태에서 슬롯고유번호와 어드레스를 비교하여, 일치하면 버퍼의 출력단자를 인에이블 시키고 드라이버의 인터럽트 요구신호를 클리어하는 디코더; 및 인터럽트 요구신호가 인에이블 되면 슬롯에 장착된 보드들을 액세스하여 입출력 어드레스와 데이터버스의 값이 같고 버퍼의 인터럽트 요구 정보값이 유효하면 인터럽트 서비스를 하는 주 중앙처리장치 보드를 포함함을 특징으로 한다.
본 발명에 의하면 컴퓨터 시스템에서 버스에 제공된 인터럽트 신호를 다수의 보드가 공동으로 사용하여 인터럽트를 확장할 수 있다.
Description
본 발명은 컴퓨터 시스템의 인터럽트 확장장치에 관한 것으로서, 특히 시스템 버스를 통해 다수의 보드가 인터럽트 신호선을 공유하는 구조를 갖는 컴퓨터 시스템의 인터럽트 확장 장치에 관한 것이다.
초기 IBM 퍼스널 컴퓨터(Personal Computer:이하 PC라 함)가 만들어지면서 시스템 내부에 설치된 인터럽트는 레벨 0 - 15 까지로 정의되어 사용해 왔다. 그러나 이 중 대부분은 PC에서 표준으로 고정되어 사용되고 일부 여분들은 상용 확장기능 보드들 예를 들어 소리(sound) 카드, 통신 카드 등에서 사용되고 있다.
최근 PC가 일반 업무용 이외에 산업용으로도 많이 응용되어 사용되고 있으며 산업용으로 이용할 경우에는 PC에 연결된 여러 기계장치들을 제어하기 위해서 사용되는 보드들은 많은 인터럽트의 사용을 필요로 한다. 그러나 기존에 제공된 한정된 인터럽트들은 일반 상용 보드들에시 표준화되어 사용되고 있으며 두세 개 정도만이 여분으로 남아 있는 실정이다. 그리고 이러한 것도 계속 개발되어 사용되는 상용 보드에서 사용되는 형편이므로 이를 산업용으로 모두 사용할 때는 향후 호환성에 문제가 될 수 있다.
따라서 본 발명은 상술한 문제점을 해결하기 위해 하나의 인터럽트를 여러 보드가 공동으로 사용하게 하여 중앙처리장치가 폴링(polling) 방식으로 이를 식별하여 여러 개의 인터럽트 레벨로 확장하여 사용할 수 있는 인터럽트 확장 장치를 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 시스템 버스를 통해 다수의 보드가 인터럽트 신호선을 공유하는 구조를 갖는 컴퓨터 시스템의 인터럽트 확장 장치는
주 중앙처리장치 보드에게 인터럽트를 걸 필요가 있을 때 주 중앙처리장치 보드에게 인터럽트를 요구하는 인터럽트 요구소자;
상기 인터럽트 요구소자로부터 출력된 인터럽트 요구를 받아 이를 시스템 버스의 인터럽트요구신호를 어써트(assert)시키는 드라이버;
보드가 슬롯에 꽃히게 되면 그 슬롯의 고유번호(ID)를 저장하는 슬롯 고유번호 저장부;
상기 슬롯고유번호 저장부를 통해 저장된 슬롯의 고유번호를 받아들여 이를 저장하고, 또한 상기 인터럽트 요구소자로부터 인터럽트 요구가 있으면 이를 나타내는 정보를 저장하고 있다가 출력단자가 인에이블 되면 상기 저장하고 있는 데이터를 시스템 버스의 데이터 버스로 출력하는 버퍼;
시스템 버스의 어드레스 버스와 입출력 읽기 신호를 받아들여 입출력 읽기신호가 인에이블된 상태에서 상기 슬롯고유번호 저장부에 저장된 슬롯 고유번호와 어드레스를 비교하여 일치하면 상기 버퍼의 출력단자를 인에이블 시키고 또한 상기 드라이버의 클리어(Clear)신호를 인에이블 시켜 드라이버가 시스템 버스로 출력하고 있는 인터럽트 요구신호를 클리어시키는 디코더; 및
시스템 버스에서 인터럽트 요구신호가 인에이블 되면 슬롯에 장착된 보드들의 입출력 어드레스를 발생하여 슬롯에 장착된 보드들을 액세스하여, 액세스한 보드의 입출력 어드레스와 데이터의 값이 같고 상기 버퍼의 인터럽트 요구 정보값이 유효하면 해당보드에 인터럽트 서비스를 하는 주 중앙처리장치 보드를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 제1도는 종래의 컴퓨터 시스템에서 버스를 통해 여러개의 보드가 각기 인터럽트 신호선을 따로따로 할당받아 사용하는 구조를 도시한 것으로서, 보드가 CPU보드에게 인터럽트를 걸 필요가 있으면 자신의 보드에 할당된 인터럽트 신호선을 사용하였다. 이와 같은구조에서는 제한된 인터럽트 신호선으로 인해 인터럽트를 사용할 수 있는 보드 수가 제한이 되는 단점이 있다.
제2도는 상기 제1도에 도시된 종래 구조에 대한 단점을 해결하기 위해 본 발명에서 채택하여 사용하고 있는 구조를 도시한 것으로서, 컴퓨터 시스템에서 버스를 통해 여러개의 보드가 하나의 인터럽트 신호선을 공유하고 있는 구조를 나타내고 있다. 이 구조는 인티럽트를 공유하여 사용하므로써 인터럽트 신호선 수의 제약을 받지 않고 다수의 보드들이 인터럽트를 사용할 수 있다.
제3도는 상기 제2도에 도시된 보드1에서 보드n 까지의 각각의 보드에서 주 CPU보드와 인터페이스하는 블록도를 도시한 것이다. 보드n은 주CPU보드와의 인터럽트를 위해 인터럽트 인터페이스 회로블럭을 가지고 있으며 이 블록에서 인터럽트 요구신호(int-rq)를 주 CPU보드쪽으로 전송한다. 그리고 시스템 버스의 어드레스 버스와 데이터 버스, 그리고 입출력 읽기 신호를 통해 주CPU보드와 보드n이 인터럽트 처리를 위해 통신한다.
그리고 제4도는 상기 제3도에서의 보드 n의 인터럽트 인터페이스 회로 블록에 대한 상세 회로도를 도시한 것이다.
인터럽트 요구소자(40)는 CPU보드에게 인터럽트를 걸 필요가 있을 때 인터럽트를 요구하는 소자이다. 드라이버(41)는 상기 인터럽트 요구소자(40)로부터 출력된 인터럽트 요구를 받아 이를 시스템 버스의 인터럽트 요구신호(int-rq)를 어써트 (assert)시키는 역할을 한다. 슬롯 고유번호 저장부(42)는 보드n이 슬롯에 꽂히게 되면 그 슬롯의 번호를 세팅시키는 역할을 하는 것으로서, 딥(DIP)로 간단히 구현될 수 있다. 예를 들어 슬롯에 16개의 보드가 장착될 수 있다면 4비트의 딥스위치가 필요하게 되고 딥스위치의 온/오프(ON/OFF)를 통해 해당 슬롯 고유번호를 세팅한다. 버퍼(43)는 상기 상기 딥스위치(42)를 통해 세팅된 슬롯 고유번호를 입력으로 받아들여 이를 저장하고, 또한 상기 인터럽트 요구소자(40)로부터 인터럽트 요구가 있으면 한 비트를 할당하여 이를 저장하고 있다가 출력단자가 인에이블 되면 상기 저장하고 있는 데이터를 시스템 버스의 데이터 버스로 출력하는 역할을 한다. 디코더(44)는 시스템 버스의 어드레스 버스와 입출력 읽기 신호(I/O Read)를 받아들여 입출력 읽기신호가 인에이블 된 상태에서 상기 딥스위치(42)의 세팅된 슬롯번호와 어드레스를 비교하여 일치하면 상기 버퍼의 출력단자를 인에이블 시키고 또한 상기 드라이버의 클리어(Clear)신호를 인에이블시켜 드라이버가 시스템 버스로 출력하고 있는 인터럽트 요구신호를 클리어 시키는 블럭이다.
상술한 도면에 대한 설명을 참조하여 본 발명의 동작을 설명하면 다음과 같다. 컴퓨터 시스템은 시스템 버스를 통해서 여러 종류의 기능을 갖는 보드들과 연결되고 시스템 버스에서 제공되는 인터럽트의 개수는 한정이 되어 있다. 이러한 문제점을 개선하기 위한 해결책의 일환으로 하나의 인터럽트 신호선을 각 슬롯에 연결된 보드가 공유하여 16개까지 확장하여 사용할 수 있는 본 발명의 일실시예를 설명한다.
먼저 확장하려고 하는 슬롯의 수가 16개라 가정하고 시스템 버스에 보드를 장착할 때 장착하는 슬롯의 슬롯고유번호를 딥(Dip)스위치(42)로 세팅하여 자신의 위치를 지정한다. 이렇게 슬롯번호가 세팅이 되면 슬롯번호에 대한 정보가 버퍼(43)에 저장되고 또한 디코더(44)에도 입력된다.
그리고 나서 인터럽트 요구소자(40)가 인터럽트를 요구하면 드라이버(41)를 통해 인터럽트 요구신호(int-rq)가 시스템 버스로 출력이 되고, 이는 시스템버스를 통해 다시 주CPU 보드로 입렵된다. 동시에 인터럽트 요구소자(40)에서 인터럽트를 요구하면 버퍼(43)의 D4가 세팅이 된다.
한편 드라이버를 통해 인터럽트 요구신호가 주 CPU 보드로 전달되면 제2도에 도시된 바와 같이 여러 개의 보드들이 인터럽트를 요구할 수가 있으므로 CPU는 어떤 보드에서 인터럽트를 요구했는지 알수가 없으므로 이를 확인할 필요가 있다.
이를 위해 CPU 보드는 입출력 번지 FFF0부터 FFFF번지(FFFX)를 차례대로 읽는다. 그러면 디코더(44)는 입력 어드레스와 딥스위치(42)의 입력상태를 비교하여 같으면 디코더(43)의 /oe 신호선을 인에이블시켜 드라이버(41)의 인터럽트 요구신호를 클리어(clear)시키고, 버퍼의 출력단자를 인에이블 시켜 버퍼에 저장된 슬롯번호의 데이터가 시스템 버스로 출력되게 한다.
그러면 CPU는 데이터 버스에 실린 데이터를 읽어 데이터 버스의 데이터 비트 D0 - D3가 CPU가 읽는 번지와 일치하는지를 비교하고 데이터 버스의 비트 D4가 세팅되어 있으면 인터럽트를 요구한 것으로 인식하여 해당 보드에 인터럽트의 기능을 지원하게 된다.
상술한 바와 같이 본 발명에 의하면 컴퓨터 시스템에서 버스에 제공된 인터럽트 요구신호를 여러 보드들이 공유하여 사용하도록하여 인터럽트를 확장사용할 수 있는 효과를 얻을 수 있다.
제1도는 종래의 컴퓨터 시스템에서 버스를 통해 여러개의 보드가 각기 인터럽트 신호선을 따로따로 할당받아 사용하는 구조를 도시한 도면
제2도는 컴퓨터 시스템에서 버스를 통해 여러개의 보드가 하나의 인터럽트 신호선을 공유하고 있는 구조를 나타낸 도면
제3도는 제2도에 도시된 보드1에서 보드n 까지의 각각의 보드에서 주 CPU보드와 인터페이스하는 블록도
제4도는 제3도에서의 보드 n의 인터럽트 인터페이스 회로 블록에 대한 상세 회로도
Claims (4)
- 동일한 인터럽트 요구선을 사용하여 중앙처리장치에 인터럽트를 요청하는 복수개의 보드 중 어느 한 보드에서 상기 중앙처리장치에 인터럽트를 요청하는 장치에 있어서,상기 중앙처리장치에 인터럽트를 요청하는 보드는 상기 복수개의 보드들 중 다른 보드들과 구별되는 고유번호를 설정 받아 제1주소정보로 저장하는 슬롯 고유번호 저장부;상기 중앙처리장치에 인터럽트를 요구하는 인터럽트 요구신호를 발생시키는 인터럽트 요구소자;상기 인터럽트 요구소자로부터 인터럽트 요구신호를 제공받아 상기 중앙처리장치와 접속되어 있는 인터럽트 요구선에 어써트시키는 드라이버;상기 슬롯 고유번호 저장부로부터 상기 제1주소정보를 제공받아 저장하고 있다가, 제어신호에 따라서 상기 제1주소정보를 데이터 버스로 출력시키는 버퍼; 및상기 중앙처리장치와 접속되어 있는 입출력 읽기 신호선을 통하여 입출력 읽기신호를 전송받으면, 상기 중앙처리장치와 접속되어 있는 어드레스 버스로부터 소정의 고유번호 정보인 제2주소정보를 독출한 후, 상기 제1주소정보와 제2주소정보를 비교하여 양자가 일치하는 경우에는 상기 제어신호를 생성시켜 상기 버퍼에 제공하고, 상기 드라이버의 인터럽트 요구신호를 클리어시키는 디코더; 및상기 인터럽트 요구선을 통하여 인터럽트 요구신호를 전송받고, 상기 복수개의 보드들로 입출력 읽기 신호선을 통하여 입출력 읽기신호를 전송하고, 어드레스 버스로는 상기 보드들의 고유번호를 순차적으로 전송하며, 데이터 버스를 통하여 상기 어드레스 버스로 전송한 고유번호와 동일한 고유번호를 전송받은 후에, 상기 데이터버스를 통하여 전송받은 고유번호의 보드에 인터럽트 서비스를 제공하는 중앙처리장치를 포함하는 것을 특징으로 하는 인터럽트 확장장치.
- 제1항에 있어서, 상기 슬롯 고유번호 저장부는온/오프 설정을 통해 정보를 나타내는 딥(DIP)스위치로 구성됨을 특징으로 하는 컴퓨터 시스템의 인터럽트 확장장치.
- 동일한 인터럽트 요구선을 사용하여 중앙처리장치에 인터럽트를 요청하는 복수개의 보드 중 어느 한 보드에서 상기 중앙처리장치에 인터럽트를 요청하는 방법에 있어서,(a) 상기 중앙처리장치에 인터럽트를 요청하는 보드는 상기 복수개의 보드들 중 다른 보드들과 구별되는 고유번호를 설정 받아 제1주소정보로 저장하는 단계;(b) 상기 중앙처리장치에 인터럽트를 요구하는 인터럽트 요구신호를 발생시키는 단계;(c) 상기 인터럽트 요구신호를 상기 중앙처리장치와 접속되어 있는 인터럽트 요구선에 어써트시키는 단계; 및(d) 상기 중앙처리장치와 접속되어 있는 입출력 읽기 신호선을 통하여 입출력 읽기신호를 전송받는 단계; 및(e) 상기 중앙처리장치로부터 소정 보드의 고유번호를 전송받아 제2주소정보로 저장하고, 상기 제1주소정보와 제2주소정보가 일치하는 경우에는 데이터 버스에 상기 제1주소정보를 인에이블시키고, 상기 인터럽트 요구선의 인터럽트 요구신호를 클리어 시키는 단계를 포함하는 것을 특징으로 하는 인터럽트 요청방법.
- 동일한 인터럽트 요구선을 사용하여 중앙처리장치에 인터럽트를 요청하는 복수개의 보드 중 어느 한 보드에 상기 중앙처리장치에서 인터럽트 서비스를 제공하는 방법에 있어서,(a) 상기 인터럽트 요구선을 통하여 인터럽트 요구신호를 전송받는 단계;(b) 상기 복수개의 보드들로 입출력 신호선을 통하여 입출력 읽기신호를 전송하고, 어드레스 버스로는 상기 보드들의 고유번호를 순차적으로 전송하는 단계;(c) 데이터버스를 통하여 상기 어드레스 버스로 전송한 고유번호와 동일한 고유번호를 전송받는 단계; 및(d) 상기 데이터 버스를 통하여 전송받은 고유번호의 보드에 인터럽트 서비스를 제공하는 단계를 포함하는 것을 특징으로 하는 인터럽트 제공방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950037448A KR100360472B1 (ko) | 1995-10-26 | 1995-10-26 | 컴퓨터시스템의인터럽트확장장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950037448A KR100360472B1 (ko) | 1995-10-26 | 1995-10-26 | 컴퓨터시스템의인터럽트확장장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970022680A KR970022680A (ko) | 1997-05-30 |
KR100360472B1 true KR100360472B1 (ko) | 2003-02-14 |
Family
ID=37490506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950037448A KR100360472B1 (ko) | 1995-10-26 | 1995-10-26 | 컴퓨터시스템의인터럽트확장장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100360472B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR890005052B1 (ko) * | 1984-10-30 | 1989-12-08 | 가부시끼가이샤 도오시바 | 인터럽트 제어시스템 |
-
1995
- 1995-10-26 KR KR1019950037448A patent/KR100360472B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR890005052B1 (ko) * | 1984-10-30 | 1989-12-08 | 가부시끼가이샤 도오시바 | 인터럽트 제어시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR970022680A (ko) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5568619A (en) | Method and apparatus for configuring a bus-to-bus bridge | |
US4373181A (en) | Dynamic device address assignment mechanism for a data processing system | |
US5941965A (en) | Universal docking station | |
KR20050035896A (ko) | 메모리 허브 구조를 가진 메모리 모듈들에 대한 메모리 액세스들을 제어하는 방법 및 시스템 | |
CA2118995A1 (en) | Arbitration Logic for Multiple Bus Computer System | |
US6070204A (en) | Method and apparatus for using universal serial bus keyboard to control DOS operations | |
US5764996A (en) | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses | |
US6212587B1 (en) | Device proxy agent for hiding computing devices on a computer bus | |
JPS61107447A (ja) | 固定アドレス空間を有するデ−タ処理システム | |
US20040205259A1 (en) | Initiator connection tag for simple table lookup | |
US7054983B2 (en) | USB-HUB device and its control method | |
US5684956A (en) | Data transmission system with parallel packet delivery | |
US20050144338A1 (en) | Data transfer apparatus | |
US6000013A (en) | Method and apparatus for connecting memory chips to form a cache memory by assigning each chip a unique identification characteristic | |
US5708813A (en) | Programmable interrupt signal router | |
US5784592A (en) | Computer system which includes a local expansion bus and a dedicated real-time bus for increased multimedia performance | |
KR100360472B1 (ko) | 컴퓨터시스템의인터럽트확장장치 | |
KR950012734B1 (ko) | 컴퓨터 시스템 | |
US6457089B1 (en) | Microprocessor bus structure | |
KR20070102823A (ko) | I2c 프로토콜에서의 어드레스 제어 장치 | |
US6081861A (en) | PCI migration support of ISA adapters | |
CN117093522A (zh) | 复杂可编程逻辑器件及其与基板管理控制器通信方法 | |
US5823871A (en) | Interface control device for use with TV game equipment | |
JPS595478A (ja) | 電子計算機のアドレス装置 | |
US5535396A (en) | Modulator data/control equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080930 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |